JP2882085B2 - フィルムキャリア回路基板及びその製造方法 - Google Patents
フィルムキャリア回路基板及びその製造方法Info
- Publication number
- JP2882085B2 JP2882085B2 JP10578191A JP10578191A JP2882085B2 JP 2882085 B2 JP2882085 B2 JP 2882085B2 JP 10578191 A JP10578191 A JP 10578191A JP 10578191 A JP10578191 A JP 10578191A JP 2882085 B2 JP2882085 B2 JP 2882085B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- film carrier
- lead terminal
- terminal
- carrier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、フィルムキャリア回路
基板並びにその製造方法に関する。
基板並びにその製造方法に関する。
【０００２】
【従来の技術】導電性金属箔によるインナーリード端子
部、アウターリード端子部並びに導体パターンを有し、
所定の位置に半導体集積回路素子を搭載するフィルムキ
ャリア回路基板として、図７に示す様なフィルムキャリ
ア回路基板が知られている。
部、アウターリード端子部並びに導体パターンを有し、
所定の位置に半導体集積回路素子を搭載するフィルムキ
ャリア回路基板として、図７に示す様なフィルムキャリ
ア回路基板が知られている。
【０００３】上記フィルムキャリア回路基板は、長尺の
絶縁性フィルム１、例えばポリイミドテープ等にスプロ
ケットホール６、デバイスホール３を打ち抜いて、導電
性金属箔、例えば銅箔等をラミネートした後、ホトエッ
チングでパターンニングを行ない、インナーリード端子
４、アウターリード端子５等を形成する。このとき前記
パターンは金メッキ処理又は半田メッキ処理等電解メッ
キを行なう場合メッキリードとして継がった状態で形成
される。
絶縁性フィルム１、例えばポリイミドテープ等にスプロ
ケットホール６、デバイスホール３を打ち抜いて、導電
性金属箔、例えば銅箔等をラミネートした後、ホトエッ
チングでパターンニングを行ない、インナーリード端子
４、アウターリード端子５等を形成する。このとき前記
パターンは金メッキ処理又は半田メッキ処理等電解メッ
キを行なう場合メッキリードとして継がった状態で形成
される。
【０００４】この後メッキリードをかいしてパターンは
メッキ処理され、インナーリード端子４と半導体集積回
路素子２が接合される。
メッキ処理され、インナーリード端子４と半導体集積回
路素子２が接合される。
【０００５】しかし、電解メッキによる端子処理の場
合、前記半導体集積回路素子の電気特性試験又はエージ
ング等を行なうために、前記メッキリードを打ち抜き穴
１３により切断し各々のパターンを電気的に独立させて
いた。
合、前記半導体集積回路素子の電気特性試験又はエージ
ング等を行なうために、前記メッキリードを打ち抜き穴
１３により切断し各々のパターンを電気的に独立させて
いた。
【０００６】尚、メッキリード切断の工程は前記導体集
積回路素子２の接合の前及び接合後又は前記半導体集積
回路素子の能動面及びインナーリード接合部を封止した
後、行なわれていた。
積回路素子２の接合の前及び接合後又は前記半導体集積
回路素子の能動面及びインナーリード接合部を封止した
後、行なわれていた。
【０００７】
【発明が解決しようとする課題】しかし、前述の従来技
術では導体パターンの打ち抜きによりメッキリードの切
断を行なっているため、それぞれのフィルムキャリア回
路基板により金型を作成する必要があるが、型の製作に
時間がかかり、又費用もかかる。その上型の共通化がむ
ずかしいという課題がある。
術では導体パターンの打ち抜きによりメッキリードの切
断を行なっているため、それぞれのフィルムキャリア回
路基板により金型を作成する必要があるが、型の製作に
時間がかかり、又費用もかかる。その上型の共通化がむ
ずかしいという課題がある。
【０００８】又、フィルムキャリア回路基板の仕様面か
らも、打ち抜きのためのスペースが必要であり、その分
製品の有効サイズが狭められ小さくなる。
らも、打ち抜きのためのスペースが必要であり、その分
製品の有効サイズが狭められ小さくなる。
【０００９】その上、メッキリードの切断時にフィルム
と共に打ち抜くため、フィルムキャリア回路基板が穴だ
らけになる。又はメッキリードを集合させ打ち抜く場合
にはリードの引き廻しのために、さらに製品有効サイズ
が小さくなってしまうという課題を有する。
と共に打ち抜くため、フィルムキャリア回路基板が穴だ
らけになる。又はメッキリードを集合させ打ち抜く場合
にはリードの引き廻しのために、さらに製品有効サイズ
が小さくなってしまうという課題を有する。
【００１０】そこで本発明はこのような課題を解決する
もので、その目的とするところは、メッキリードの切断
に打ち抜き型を使用せず、製品サイズを有効サイズいっ
ぱいに使用できフィルムキャリアの強度を落とすことの
ないフィルムキャリア回路基板を提供することにある。
もので、その目的とするところは、メッキリードの切断
に打ち抜き型を使用せず、製品サイズを有効サイズいっ
ぱいに使用できフィルムキャリアの強度を落とすことの
ないフィルムキャリア回路基板を提供することにある。
【００１１】
【発明を解決するための手段】本発明のフィルムキャリ
ア回路基板は、長尺形状からなり、長辺を形成する両辺
にそれぞれ沿うように設けられたスプロケットホール、
前記両辺のスプロケットホールに挟まれる位置に設けら
れるデバイスホール、を有する絶縁性フィルムと、前記
デバイスホール内に延設されるとともに前記デバイスホ
ール内にて半導体集積回路素子との接続に用いられるイ
ンナーリード端子と、前記インナーリード端子から前記
スプロケットホールが存在する前記絶縁性フィルムの短
辺方向に延設されるとともに前記インナーリード端子と
電気的に導通したアウターリード端子と、前記アウター
リード端子の延長上で前記スプロケットホールの存在す
る方向に位置するとともに前記アウターリード端子と電
気的に導通したチェック端子と、前記チェック端子の前
記スプロケット配設方向における延長上に位置する切断
部と、を有し、前記チェック端子の配置された位置から
前記スプロケットホールが設けられた位置までの間に
は、前記絶縁性フィルムが途切れることなく連続的に存
在してなることを特徴とする。このようにすることで、
たとえ、メッキリードを利用する際にも打ち抜き穴がな
いため、フィルムキャリア回路基板の強度をそこねるこ
となく各パターン（リード）を電気的に独立させること
ができる。また、打ち抜き穴がないため、定まった製品
有効サイズに対しても最低限のスペースでメッキリード
の切断が可能であり、有効サイズいっぱいに配線パター
ン（リード、チェック端子）を設けることができる。ま
た、更に前記絶縁性フィルムの長辺方向において、前記
デバイスホール内に延設されるとともに前記デバイスホ
ール内にて半導体集積回路素子との接続に用いられるイ
ンナーリード端子と、前記インナーリード端子から前記
スプロケットホールの存在する方向に略平行である前記
絶縁性フィルムの長辺方向に延設されるとともに前記イ
ンナーリード端子に電気的に導通したアウターリード端
子と、前記アウターリード端子の延長上に位置する導体
パターンから電気的な独立を図るための打ち抜き穴と、
を有することを特徴とする。打ち抜き穴の利用も、組み
合わせる事で効果が得られる。特に四方向にリードが引
き回される場合には、フィルムキャリア回路基板の長辺
方向に延設するリードに対しては、スペースの制約が比
較的緩いので、打ち抜き穴を用いてもよく、一方、短辺
方向に延設するリードに対しては最大限利用するべく、
絶縁性フィルムを途切れることなく連続的に存在させる
というものである。一方、本発明におけるフィルムキャ
リア回路基板の製造方法は、電解メッキを行うフィルム
キャリア回路基板の製造方法であって、インナーリード
端子、前記インナーリード端子と電気的に導通し前記イ
ンナーリード端子よりも前記フィルムキャリア回路基板
における外側に位置するアウターリード端子、前記アウ
ターリード端子と電気的に導通し前記アウターリード端
子よりも前記フィルムキャリア回路基板における外側に
位置するチェック端子、前記チェック端子と電気的に導
通し前記チェック端子よりも前記フィルムキャリア回路
基板における外側に位置するメッキリード、に対して電
解メッキを行う工程と、前記電解メッキ工程の後に前記
メッキリードと前記チェック端子との間において、前記
メッキリードから前記リード端子を電気的に独立させる
工程と、を有することを特徴とする。また、前記独立さ
せる工程の後に前記メッキリードを前記フィルムキャリ
ア回路基板から剥離する工程を更に有することを特徴と
する。または、前記独立させる工程では、前記メッキリ
ードと前記チェック端子との間において機械的な切断を
行うことを特徴とする。または、前記独立させる工程で
は、前記メッキリードを切削することにより行うことを
特徴とする。また、前記電気的に独立させる工程では、
スプロケットホールの存在する方向に延設されたリード
に対して行われることを特徴する。
ア回路基板は、長尺形状からなり、長辺を形成する両辺
にそれぞれ沿うように設けられたスプロケットホール、
前記両辺のスプロケットホールに挟まれる位置に設けら
れるデバイスホール、を有する絶縁性フィルムと、前記
デバイスホール内に延設されるとともに前記デバイスホ
ール内にて半導体集積回路素子との接続に用いられるイ
ンナーリード端子と、前記インナーリード端子から前記
スプロケットホールが存在する前記絶縁性フィルムの短
辺方向に延設されるとともに前記インナーリード端子と
電気的に導通したアウターリード端子と、前記アウター
リード端子の延長上で前記スプロケットホールの存在す
る方向に位置するとともに前記アウターリード端子と電
気的に導通したチェック端子と、前記チェック端子の前
記スプロケット配設方向における延長上に位置する切断
部と、を有し、前記チェック端子の配置された位置から
前記スプロケットホールが設けられた位置までの間に
は、前記絶縁性フィルムが途切れることなく連続的に存
在してなることを特徴とする。このようにすることで、
たとえ、メッキリードを利用する際にも打ち抜き穴がな
いため、フィルムキャリア回路基板の強度をそこねるこ
となく各パターン（リード）を電気的に独立させること
ができる。また、打ち抜き穴がないため、定まった製品
有効サイズに対しても最低限のスペースでメッキリード
の切断が可能であり、有効サイズいっぱいに配線パター
ン（リード、チェック端子）を設けることができる。ま
た、更に前記絶縁性フィルムの長辺方向において、前記
デバイスホール内に延設されるとともに前記デバイスホ
ール内にて半導体集積回路素子との接続に用いられるイ
ンナーリード端子と、前記インナーリード端子から前記
スプロケットホールの存在する方向に略平行である前記
絶縁性フィルムの長辺方向に延設されるとともに前記イ
ンナーリード端子に電気的に導通したアウターリード端
子と、前記アウターリード端子の延長上に位置する導体
パターンから電気的な独立を図るための打ち抜き穴と、
を有することを特徴とする。打ち抜き穴の利用も、組み
合わせる事で効果が得られる。特に四方向にリードが引
き回される場合には、フィルムキャリア回路基板の長辺
方向に延設するリードに対しては、スペースの制約が比
較的緩いので、打ち抜き穴を用いてもよく、一方、短辺
方向に延設するリードに対しては最大限利用するべく、
絶縁性フィルムを途切れることなく連続的に存在させる
というものである。一方、本発明におけるフィルムキャ
リア回路基板の製造方法は、電解メッキを行うフィルム
キャリア回路基板の製造方法であって、インナーリード
端子、前記インナーリード端子と電気的に導通し前記イ
ンナーリード端子よりも前記フィルムキャリア回路基板
における外側に位置するアウターリード端子、前記アウ
ターリード端子と電気的に導通し前記アウターリード端
子よりも前記フィルムキャリア回路基板における外側に
位置するチェック端子、前記チェック端子と電気的に導
通し前記チェック端子よりも前記フィルムキャリア回路
基板における外側に位置するメッキリード、に対して電
解メッキを行う工程と、前記電解メッキ工程の後に前記
メッキリードと前記チェック端子との間において、前記
メッキリードから前記リード端子を電気的に独立させる
工程と、を有することを特徴とする。また、前記独立さ
せる工程の後に前記メッキリードを前記フィルムキャリ
ア回路基板から剥離する工程を更に有することを特徴と
する。または、前記独立させる工程では、前記メッキリ
ードと前記チェック端子との間において機械的な切断を
行うことを特徴とする。または、前記独立させる工程で
は、前記メッキリードを切削することにより行うことを
特徴とする。また、前記電気的に独立させる工程では、
スプロケットホールの存在する方向に延設されたリード
に対して行われることを特徴する。
【００１２】
【実施例】図１は本発明の一実施例を示すフィルムキャ
リア回路基板の平面図である。この基板は電解メッキが
行われる回路基板である。１は絶縁性フィルムであり、
長尺形状である。２は半導体集積回路素子、３はデバイ
スホールである。４はインナーリード端子であり、デバ
イスホール３内に延設されるとともにこのホール内にお
いて半導体集積回路素子３との接続に用いられる。５は
アウターリード端子であり、インナーリード端子４と一
体形成されている。６はスプロケットホールであり、絶
縁性フィルムの長辺を形成する両辺にそれぞれ沿うよう
に設けられている。７はチェック端子である。１０はメ
ッキリードである。アウターリード端子５は、インナー
リード端子４からスプロケットホール６が存在する絶縁
フィルム１の短辺方向に延設されるとともにインナーリ
ード端子４と電気的に導通している。チェック端子７
は、アウターリード端子５の延長上でスプロケットホー
ル６の存在する方向に位置すると共にアウターリード端
子５と電気的に導通している。ここで導体パターン８及
びチェック端子７を介したメッキリード１０をスプロケ
ットサイドのメッキリード１０の内側、すなわちチェッ
ク端子７とメッキリード１０との間の切断位置９ａで切
断し（この箇所が切断部）、フィルムキャリアのスプロ
ケットホール６と平行に走るメッキリードを剥離させる
ことにより各々のパターンを電気的に独立させることが
できる。なお、メッキリードを剥離させたので、その下
に位置する絶縁性フィルム１は何ら変化なく、言い換え
るとチェック端子４の配置された位置からスプロケット
ホール６が設けられた位置までの間には、絶縁性フィル
ムが途切れることなく連続的に存在している。
リア回路基板の平面図である。この基板は電解メッキが
行われる回路基板である。１は絶縁性フィルムであり、
長尺形状である。２は半導体集積回路素子、３はデバイ
スホールである。４はインナーリード端子であり、デバ
イスホール３内に延設されるとともにこのホール内にお
いて半導体集積回路素子３との接続に用いられる。５は
アウターリード端子であり、インナーリード端子４と一
体形成されている。６はスプロケットホールであり、絶
縁性フィルムの長辺を形成する両辺にそれぞれ沿うよう
に設けられている。７はチェック端子である。１０はメ
ッキリードである。アウターリード端子５は、インナー
リード端子４からスプロケットホール６が存在する絶縁
フィルム１の短辺方向に延設されるとともにインナーリ
ード端子４と電気的に導通している。チェック端子７
は、アウターリード端子５の延長上でスプロケットホー
ル６の存在する方向に位置すると共にアウターリード端
子５と電気的に導通している。ここで導体パターン８及
びチェック端子７を介したメッキリード１０をスプロケ
ットサイドのメッキリード１０の内側、すなわちチェッ
ク端子７とメッキリード１０との間の切断位置９ａで切
断し（この箇所が切断部）、フィルムキャリアのスプロ
ケットホール６と平行に走るメッキリードを剥離させる
ことにより各々のパターンを電気的に独立させることが
できる。なお、メッキリードを剥離させたので、その下
に位置する絶縁性フィルム１は何ら変化なく、言い換え
るとチェック端子４の配置された位置からスプロケット
ホール６が設けられた位置までの間には、絶縁性フィル
ムが途切れることなく連続的に存在している。
【００１３】図２はメッキリードの切断を説明するため
のものであり、図１のＡ−Ａ断面図である。この図２
は、メッキリードから各々のリードを電気的に独立させ
る工程の一例を説明したものである。図１に示す切断位
置９ａに切断歯１１ａにより導体パターン８及びチェッ
ク端子７を介したメッキリードを切断（機械的切断）す
る。
のものであり、図１のＡ−Ａ断面図である。この図２
は、メッキリードから各々のリードを電気的に独立させ
る工程の一例を説明したものである。図１に示す切断位
置９ａに切断歯１１ａにより導体パターン８及びチェッ
ク端子７を介したメッキリードを切断（機械的切断）す
る。
【００１４】図３は図１のＢ−Ｂ断面図であり図２で切
断されたメッキリードの剥離を行なう。
断されたメッキリードの剥離を行なう。
【００１５】図４は本発明の他の実施例を示すフィルム
キャリア基板の平面図である。フィルムキャリア回路基
板にはデバイスホールの４方向にインナーリードおよび
アウターリードが延在しており、スプロケットホールサ
イドのメッキリードに接続する２方向のアウターリード
は、図１に示す本発明の実施例と同様にメッキリードが
切断位置９で切断され、剥離されて電気的に独立する。
一方他の２方向のアウターリードは、すなわちフィルム
キャリア回路基板の長手方向に延在するアウターリード
は、図７に示す従来技術の実施例と同様にプレス加工に
よる打ち抜き穴１３によって導体パターン８を切断し、
電気的に独立する。このように端子数が多くスプロケッ
トホールサイドのメッキリードに接続できない様な場
合、本発明と従来技術の打ち抜き穴との組み合せで対応
することができる。この場合、パターンの有効サイズの
制限は上下のスプロケットホール方向のため最小限のス
ペースでメッキリードの切断が行なえることに変わりな
い。又、フィルムキャリアテープの長尺方向については
寸法的に余裕があるため打ち抜きの場合でも十分対応で
きる。
キャリア基板の平面図である。フィルムキャリア回路基
板にはデバイスホールの４方向にインナーリードおよび
アウターリードが延在しており、スプロケットホールサ
イドのメッキリードに接続する２方向のアウターリード
は、図１に示す本発明の実施例と同様にメッキリードが
切断位置９で切断され、剥離されて電気的に独立する。
一方他の２方向のアウターリードは、すなわちフィルム
キャリア回路基板の長手方向に延在するアウターリード
は、図７に示す従来技術の実施例と同様にプレス加工に
よる打ち抜き穴１３によって導体パターン８を切断し、
電気的に独立する。このように端子数が多くスプロケッ
トホールサイドのメッキリードに接続できない様な場
合、本発明と従来技術の打ち抜き穴との組み合せで対応
することができる。この場合、パターンの有効サイズの
制限は上下のスプロケットホール方向のため最小限のス
ペースでメッキリードの切断が行なえることに変わりな
い。又、フィルムキャリアテープの長尺方向については
寸法的に余裕があるため打ち抜きの場合でも十分対応で
きる。
【００１６】図５は本発明のさらに他の実施例を示すフ
ィルムキャリア回路基板の実施例を示す平面図である。
この実施例は前記実施例とメッキリードとパターンの独
立方法が異なるもので、他の構成は同様であるので、同
一の構成は同一符号を付して重複した構成の説明を省略
する。この実施例では、スプロケットサイドのメッキリ
ードの内側すなわち、チェック端子との間の切削位置９
ｂを切削刃１１ｂによりメッキリードパターンを削り取
る。尚１０はメッキリードである。
ィルムキャリア回路基板の実施例を示す平面図である。
この実施例は前記実施例とメッキリードとパターンの独
立方法が異なるもので、他の構成は同様であるので、同
一の構成は同一符号を付して重複した構成の説明を省略
する。この実施例では、スプロケットサイドのメッキリ
ードの内側すなわち、チェック端子との間の切削位置９
ｂを切削刃１１ｂによりメッキリードパターンを削り取
る。尚１０はメッキリードである。
【００１７】図６はメッキリードの切削を説明するため
のものであり、図５のＡ−Ａ断面図である。
のものであり、図５のＡ−Ａ断面図である。
【００１８】これまでの実施例の説明において接着材層
を有する３層フィルムキャリアの場合であったが、接着
材層を有せず、直接絶縁フィルムに導電性金属箔が積層
される２層フィルムキャリアテープの場合も同様であ
る。
を有する３層フィルムキャリアの場合であったが、接着
材層を有せず、直接絶縁フィルムに導電性金属箔が積層
される２層フィルムキャリアテープの場合も同様であ
る。
【００１９】
【発明の効果】以上述べたように本発明によれば、メッ
キリード打ち抜きによる、フィルムキャリア回路基板の
打ち抜き穴がなくなるため、フィルムキャリアの強度を
そこねること無く各パターンを電気的に独立させること
ができる。又、定まった製品有効サイズに対しても最低
限のスペースでメッキリード切断が可能なため、有効サ
イズいっぱいに配線パターン及びアウターリード又はチ
ェック端子を設けることができる。
キリード打ち抜きによる、フィルムキャリア回路基板の
打ち抜き穴がなくなるため、フィルムキャリアの強度を
そこねること無く各パターンを電気的に独立させること
ができる。又、定まった製品有効サイズに対しても最低
限のスペースでメッキリード切断が可能なため、有効サ
イズいっぱいに配線パターン及びアウターリード又はチ
ェック端子を設けることができる。
【００２０】又、容易にメッキリードの切断ができるた
め、メッキリード切断の工程を電気的特性チェックの直
前に行なうことで、半導体集積回路素子接合から電気的
特性チェック工程前迄の取り扱い及び環境からの静電気
に対して半導体集積回路素子を保護し、歩留り低下を防
ぐことができるという効果を有する。
め、メッキリード切断の工程を電気的特性チェックの直
前に行なうことで、半導体集積回路素子接合から電気的
特性チェック工程前迄の取り扱い及び環境からの静電気
に対して半導体集積回路素子を保護し、歩留り低下を防
ぐことができるという効果を有する。
【００２１】又、例えば従来技術のようにフィルムキャ
リア回路基板の配線パターンに合わせて、その都度、打
ち抜き型を製作するようなことが回避できるので、フィ
ルムキャリア回路基板が低コストに提供できるという効
果も有する。
リア回路基板の配線パターンに合わせて、その都度、打
ち抜き型を製作するようなことが回避できるので、フィ
ルムキャリア回路基板が低コストに提供できるという効
果も有する。
【図１】本発明の一実施例を示す平面図である。
【図２】同実施例の図１Ａ−Ａ断面方向のメッキリード
切断を説明するための概念図である。
切断を説明するための概念図である。
【図３】同実施例の図１Ｂ−Ｂ断面方向の剥離を説明す
るための概念図である。
るための概念図である。
【図４】本発明の他の実施例を示す平面図である。
【図５】本発明のさらに他の実施例を示す平面図であ
る。
る。
【図６】同実施例の図５Ａ−Ａ断面方向の切削を説明す
るための概念図である。
るための概念図である。
【図７】従来例のフィルムキャリア回路基板の平面図で
ある。
ある。
１ 絶縁性フィルム ２ 半導体集積回路素子 ３ デバイスホール ４ インナーリード端子部 ５ アウターリード端子部 ６ スプロケットホール ７ チェック端子 ８ 導体パターン ９ａ 切断位置 ９ｂ 切削位置 １０ メッキリード １１ａ 切断刃 １１ｂ 切削刃 １２ 接着剤 １３ 打ち抜き穴
Claims (7)
- 【請求項１】長尺形状からなり、長辺を形成する両辺に
それぞれ沿うように設けられたスプロケットホール、前
記両辺のスプロケットホールに挟まれる位置に設けられ
るデバイスホール、を有する絶縁性フィルムと、 前記デバイスホール内に延設されるとともに前記デバイ
スホール内にて半導体集積回路素子との接続に用いられ
るインナーリード端子と、 前記インナーリード端子から前記スプロケットホールが
存在する前記絶縁性フィルムの短辺方向に延設されると
ともに前記インナーリード端子と電気的に導通したアウ
ターリード端子と、 前記アウターリード端子の延長上で前記スプロケットホ
ールの存在する方向に位置するとともに前記アウターリ
ード端子と電気的に導通したチェック端子と、 前記チェック端子の前記スプロケット配設方向における
延長上に位置する切断部と、 を有し、 前記チェック端子の配置された位置から前記スプロケッ
トホールが設けられた位置までの間には、前記絶縁性フ
ィルムが途切れることなく連続的に存在してなることを
特徴とするフィルムキャリア回路基板。 - 【請求項２】請求項１記載のフィルムキャリア回路基板
であって、更に前記絶縁性フィルムの長辺方向におい
て、 前記デバイスホール内に延設されるとともに前記デバイ
スホール内にて半導体集積回路素子との接続に用いられ
るインナーリード端子と、 前記インナーリード端子から前記スプロケットホールの
存在する方向に略平行である前記絶縁性フィルムの長辺
方向に延設されるとともに前記インナーリード端子に電
気的に導通したアウターリード端子と、 前記アウターリード端子の延長上に位置する導体パター
ンから電気的な独立を図るための打ち抜き穴と、 を有することを特徴とするフィルムキャリア回路基板。 - 【請求項３】電解メッキを行うフィルムキャリア回路基
板の製造方法であって、 インナーリード端子、前記インナーリード端子と電気的
に導通し前記インナーリード端子よりも前記フィルムキ
ャリア回路基板における外側に位置するアウターリード
端子、前記アウターリード端子と電気的に導通し前記ア
ウターリード端子よりも前記フィルムキャリア回路基板
における外側に位置するチェック端子、前記チェック端
子と電気的に導通し前記チェック端子よりも前記フィル
ムキャリア回路基板における外側に位置するメッキリー
ド、に対して電解メッキを行う工程と、 前記電解メッキ工程の後に前記メッキリードと前記チェ
ック端子との間において、前記メッキリードから前記リ
ード端子を電気的に独立させる工程と、 を有することを特徴とするフィルムキャリア回路基板の
製造方法。 - 【請求項４】請求項３記載のフィルムキャリア回路基板
の製造方法であって、 前記独立させる工程の後に前記メッキリードを前記フィ
ルムキャリア回路基板から剥離する工程を更に有するこ
とを特徴とするフィルムキャリア回路基板の製造方法。 - 【請求項５】請求項３または４記載のフィルムキャリア
回路基板の製造方法であって、 前記独立させる工程では、前記メッキリードと前記チェ
ック端子との間において機械的な切断を行うことを特徴
とするフィルムキャリア回路基板の製造方法。 - 【請求項６】請求項３記載のフィルムキャリア回路基板
の製造方法であって、 前記独立させる工程では、前記メッキリードを切削する
ことにより行うことを特徴とするフィルムキャリア回路
基板の製造方法。 - 【請求項７】請求項３乃至６のいずれかに記載のフィル
ムキャリア回路基板の製造方法であって、 前記電気的に独立させる工程では、スプロケットホール
の存在する方向に延設されたリードに対して行われるこ
とを特徴するフィルムキャリア回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10578191A JP2882085B2 (ja) | 1990-05-25 | 1991-05-10 | フィルムキャリア回路基板及びその製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13672590 | 1990-05-25 | ||
| JP2-136725 | 1990-05-25 | ||
| JP2-165332 | 1990-06-22 | ||
| JP16533290 | 1990-06-22 | ||
| JP10578191A JP2882085B2 (ja) | 1990-05-25 | 1991-05-10 | フィルムキャリア回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04226045A JPH04226045A (ja) | 1992-08-14 |
| JP2882085B2 true JP2882085B2 (ja) | 1999-04-12 |
Family
ID=27310575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10578191A Expired - Fee Related JP2882085B2 (ja) | 1990-05-25 | 1991-05-10 | フィルムキャリア回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882085B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4786976B2 (ja) * | 2005-09-13 | 2011-10-05 | パナソニック株式会社 | 配線基板及びその製造方法、並びに半導体装置 |
| JP4864126B2 (ja) * | 2009-08-26 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | Ｔｃｐ型半導体装置 |
-
1991
- 1991-05-10 JP JP10578191A patent/JP2882085B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04226045A (ja) | 1992-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| WO2006112337A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| KR100326834B1 (ko) | 와이어본딩반도체장치및반도체패키지 | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JP3301896B2 (ja) | チップキャリア用基板及びその製造方法 | |
| JP2882085B2 (ja) | フィルムキャリア回路基板及びその製造方法 | |
| JP3632024B2 (ja) | チップパッケージ及びその製造方法 | |
| US7171744B2 (en) | Substrate frame | |
| EP0287681A1 (en) | Multi-layer printed circuit board and a method of fabricating the same | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| CN110278657B (zh) | 复合电路板及其制造方法 | |
| JP2670700B2 (ja) | プリント基板、及びプリント基板製造方法 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JPH05102621A (ja) | 導電パターン | |
| JP6804115B1 (ja) | プリント基板 | |
| KR100821596B1 (ko) | 다층 배선 기판 및 다층 배선 기판을 이용한 반도체 장치 | |
| JPH0786752A (ja) | 電子部品搭載用基板 | |
| JPH0519974Y2 (ja) | ||
| JP2766361B2 (ja) | 半導体装置 | |
| JPS5821198Y2 (ja) | 印刷配線 | |
| JPH04239794A (ja) | 回路基板の製造方法 | |
| JPH06314885A (ja) | プリント多層配線基板モジュール | |
| KR20040011363A (ko) | 집적 회로 장치 및 전자 장치 | |
| JPH0964542A (ja) | 多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090205 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100205 |
|
| LAPS | Cancellation because of no payment of annual fees |