KR100821596B1 - 다층 배선 기판 및 다층 배선 기판을 이용한 반도체 장치 - Google Patents

다층 배선 기판 및 다층 배선 기판을 이용한 반도체 장치 Download PDF

Info

Publication number
KR100821596B1
KR100821596B1 KR1020010035226A KR20010035226A KR100821596B1 KR 100821596 B1 KR100821596 B1 KR 100821596B1 KR 1020010035226 A KR1020010035226 A KR 1020010035226A KR 20010035226 A KR20010035226 A KR 20010035226A KR 100821596 B1 KR100821596 B1 KR 100821596B1
Authority
KR
South Korea
Prior art keywords
wiring
insulating layer
layer
wiring board
opening
Prior art date
Application number
KR1020010035226A
Other languages
English (en)
Other versions
KR20020000499A (ko
Inventor
구리하라다카시
호리우치미치오
미즈노시게루
다마다테유카
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20020000499A publication Critical patent/KR20020000499A/ko
Application granted granted Critical
Publication of KR100821596B1 publication Critical patent/KR100821596B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

다층 배선 기판은 각각의 기판이 판상 또는 시트상의 절연층과 절연층의 일면에만 형성된 배선층을 구비하는 복수의 배선 기판을 구비하고, 상기 복수의 배선 기판은 상기 절연층과 배선층이 교대로 배치되도록 적층되고, 적어도 1쌍의 상기 배선층이 상기 절연층을 관통하도록 형성된 접속부에 의해 전기적으로 서로 접속되는 절연층의 각각의 표면에 배치되며, 상기 접속부는 상기 절연층을 관통하도록 형성된 개구부의 영역으로 뻗는 상기 배선층의 일부와, 상기 개구부에 배치되고 상기 배선층의 일부를 적층 구조체에 인접하는 절연층에 형성된 배선 기판과 전기적으로 접속하는 저융점 금속부로 되는 것을 특징으로 한다.
다층 배선 기판, 땜납 페이스트

Description

다층 배선 기판 및 다층 배선 기판을 이용한 반도체 장치{MULTI-LAYER WIRING SUBSTRATE AND SEMICONDUCTOR DEVICE USING THE MULTI-LAYER WIRING SUBSTRATE}
도 1은 다층 배선 기판을 제조하기 위한 단일층의 배선 기판의 단면도.
도 2는 도 1에 나타낸 배선 기판의 평면도.
도 3은 도 1에 나타낸 배선 기판에 땜납부를 형성한 상태를 나타내는 단면도.
도 4는 도 3에 나타낸 배선 기판을 다층으로 배치한 상태를 나타내는 단면도.
도 5는 도 4에 나타낸 적층된 배선 기판에 대해 리플로 처리(reflow process)를 함으로써 다층 배선 기판을 구성한 상태를 나타내는 단면도.
도 6은 다른 실시예에서 배선 기판을 다층으로 배치한 상태를 나타내는 단면도.
도 7은 도 6에 나타낸 다른 실시예에서, 리플로 처리를 함으로써 다층 배선 기판을 구성한 상태를 나타내는 단면도.
도 8은 도 7의 다층 배선 기판의 층간 접속부를 나타내는 사시도.
도 9는 본 발명에 관한 반도체 장치의 1 실시예의 구성을 설명하기 위한 도면으로, 배선층측으로부터 본 부분 평면도.
도 10은 도 9의 W-W단면도.
도 11a ~ 도 11d는 종래의 다층 배선 기판의 제조 방법을 설명하기 위한 설명도.
도 12는 땜납 볼을 사용한 종래의 다층 배선 기판을 설명하기 위한 도면.
도 13은 도 12의 A에서 나타낸 부분을 확대한 도면.
본 발명은 다층 배선 기판과 이를 이용한 반도체 장치에 관한 것이다.
반도체 패키지와 함께 사용되는 종래의 다층 배선 기판의 구성과 그 제조 방법을 도 11a ~ 도 11d에 의거해 설명한다.
먼저, 폴리이미드 등의 수지재로 구성된, 판상 또는 시트 상으로 형성된 절연 기판(절연층)(10)의 양면에 동박 등의 도체층을 형성한다.
이 절연 기판(1O)의 도체층을 에칭하여, 도 11a에 나타낸 바와 같이 절연 기판(10)의 양면에 소정의 회로 패턴(배선층)(12)이 형성된 배선 기판(14)을 얻는다.
다음에, 적층되는 배선 기판(14)의 배선층(12)끼리 전기적으로 접속하려고 하는 부위에, 배선층(12) 및 절연 기판(10)을 관통하는 스루홀(through hole)(16)을 도 11b에 나타낸 바와 같이 형성한다.
다음에, 스루홀(16)의 내주면 및 이 스루홀(16)에 대응하는 배선층(12)의 표면 부분에, 도 11c에 나타낸 바와 같이, 예를 들면, 동도금(18)을 실시하여, 절연 기판(10)의 양면의 배선층(12)끼리 전기적으로 접속하는 접속부(소위, 비어)(18)를 형성한다. 또한, 스루홀(16)의 내주면에 도금을 실시하는 경우는 먼저 무전해 도금을 실시하고, 이어서 전해 도금을 실시하도록 한다.
그리고 복수의 배선 기판(14)끼리 접착재(21)에 의해 적층한다.
그리고, 적층된 각 배선 기판(14)의 배선층(12) 사이를 전기적으로 접속하기 위해서, 도 11d에 나타낸 바와 같이 각 절연 기판(10)의 접속부(18)끼리 적층 방향으로 동일 직선 상에 배치해 두고, 가열 용해시켜 유동상태로 한 땜납 등의 합금(제 1 도체)(22)을 배치된 각 접속부(18) 내에 흘러 들어가게 함으로써, 각 접속부(18)끼리 도통하게 한다. 이에 따라 각 배선 기판(14)의 배선층(12)이 층간에서 전기적으로 접속된 다층 배선 기판(23)이 얻어진다.
또한, 땜납 볼을 사용해 층간의 전기적인 접속을 하는 예로서, 도 12 및 도 13에 나타낸 바와 같은 다층의 반도체 장치가 알려져 있다. 도 12는 이와 같은 반도체 장치의 전체를 나타낸 측면 단면도이고, 도 13은 도 12의 A로 나타낸 부분의 확대도이다. 도 12 및 도 13에 나타낸 이 종래예에서는 폴리이미드 등의 수지재로 되는 절연 기판(10)에 일면에 동으로 되는 회로 패턴(배선층)(12)이 형성되어 있고, 그 위에 반도체 칩(40)이 탑재되어 있다. 이와 같은 반도체 패키지가 다층으로 형성되어, 다층의 반도체 장치가 형성된다. 절연 기판(10)에는 이를 관통하여 뻗는 스루홀(16)과 각 절연기판의 일면에 형성되어 노출되는 배선층(12)이 설치된다. 층간의 전기적 접속은 스루홀(16)에 도입된 리플로 가능한 땜납 볼(15)에 의해 이루어짐으로써, 땜납 볼이 인접하는 절연 기판(10) 상에서 배선층(12)과 접촉하게 된다. 도 13에 있어서, 20은 절연 기판(예를 들면, 폴리이미드)(10)과 배선층(예를 들면, 동)(12) 사이를 접합하는 접착재이고, 17은 솔더 레지스트이다.
그러나, 도 11a ~ 도 11d에 나타낸 종래의 다층 배선 기판의 제조 공정에서는 절연층의 양면에 도체층이 형성된 배선 기판을 재료로서 사용하여야만 하므로, 부품 비용이 높아진다는 과제가 있다. 또한, 접속부의 형성 공정에 있어서, 무전해 도금 처리가 필요하기 때문에, 제조 비용이 상승하는 과제도 있다. 또한, 절연층의 양면에 도체층이 형성된 배선 기판을 적층하는 구조이기 때문에, 적층 후의 다층 배선 기판이 두껍게 되는 과제가 생긴다.
도 12 및 도 13에 나타낸 종래의 다층의 반도체 장치에서는 일면에 배선층을 갖는 절연 기판을 사용할 수 있으므로, 비용은 삭감할 수 있지만, 층간의 전기적인 접속을 하는 땜납(15)에 의해 다층 배선 기판이나 반도체 소자의 층간 간격을 유지하여야 하고, 두께가 충분히 얇은 다층 배선 기판이나 반도체 장치를 얻는 것은 곤란하다는 과제가 있다.
여기서, 본 발명의 목적은 절연층의 양면에 도체층이 형성된 배선 기판을 사용하거나 무전해(electroless) 도금 처리하는 일이 없이, 염가의 비용으로 제조할 수 있고, 두께를 충분히 얇게 할 수 있는 다층 배선 기판과 반도체 장치를 제공하는 것이다.
본 발명은 상기 과제를 해결하기 위해서 다음의 구성을 구비한다. 즉 본 발명에 관한 다층 배선 기판은 배선층과 절연층이 교대로 적층되고, 절연층의 표리에 배치된 적어도 1쌍의 배선층끼리 절연층을 관통해 형성된 접속부를 통해서 전기적으로 접속되어 이루어지는 다층 배선 기판에 있어서, 배선층 및 절연층은 판상 또는 시트상의 절연층의 한쪽의 표면에만 배선층이 형성된 배선 기판을, 배선층과 절연층이 교대로 위치하도록 적층해 형성되고, 접속부는 배선 기판의 절연층을 관통해 형성된 개구부의 영역 내에, 배선 기판의 배선층을 일부를 연장시켜 연장부(extension)를 형성하고, 연장부와 배선 기판의 절연층에 인접해 적층된 다른 배선 기판의 배선층이 저융점 금속부를 통해서 전기적으로 접속되어 있는 것을 특징으로 한다.
개구부는 절연층에 형성된 스루홀인 것을 특징으로 한다. 또는 개구부는 절연층의 테두리부에 형성된 노치(cut-away portion)인 것을 특징으로 한다.
저융점 금속부는 땜납 볼 또는 땜납 페이스트 또는 이들 양자를 원료로 하는 재료인 것을 특징으로 한다.
또한, 본 발명에 관한 반도체 장치는 각 배선 기판의 절연층에 반도체 소자를 수용하기 위한 오목부(recess)가 형성되고 배선층은 일단측이 반도체 소자의 전극 단자에 전기적으로 접속되는 리드부로 형성되고 타단측이 개구부의 영역 내에 뻗는 연장부로 형성되는 다층 배선 기판과, 수용 오목부 내에 전극 단자 형성면이 배선층측을 향하도록 수용되고 전극 단자에 배선층의 리드부가 접속된 반도체 소자를 구비하는 것을 특징으로 한다.
(실시예)
도 1 ~ 도 8을 참조해 다층 배선 기판 및 본 실시예의 다층 배선 기판을 사용한 반도체 장치의 바람직한 실시예에 대해서 설명한다. 또한, 종래예와 동일한 구성에 대해서는 동일한 부호를 붙이고, 상세한 설명을 생략한다.
도 1 및 도 2는 다층 배선 기판을 제조하기 위한 1층의 배선 기판(26)을 나타낸 것이다. 도 1은 단면도, 도 2는 상면에서 본 도면이다. 이 배선 기판(26)은 예를 들면, 폴리이미드 등의 수지재로 되는 판상 또는 시트상의 절연층으로서의 절연 기판(10)의 한쪽의 표면(도 1의 상면)에만, 예를 들면, 동으로 되는 배선층(12)이 형성되어 있다. 또한, 부호(20)는 절연 기판(예를 들면, 폴리이미드)(10)과 배선층(예를 들면, 동)(12) 사이를 접합하는 접착재다. 그리고, 이와 같은 배선 기판(26)이 다층으로 적층되면, 도 5에 나타낸 바와 같이, 절연 기판(10)과 배선층(12)이 교대로 위치하도록 적층된다.
배선 기판(26)에는 상기 배선 기판의 배선층(12)과, 인접하는 배선 기판의 배선층 사이를 서로 전기적으로 접속하기 위한 접속부(28)가 형성된다. 이 접속부(28)는 절연 기판(10)의 앞면과 뒷면을 접속하도록 형성된 개구부(16)(도 1의 실시예에서는 스루홀)의 영역 내에, 절연 기판(10)의 상면에 형성되어 있는 배선층(12)의 일부를 연장시켜 되는 연장부(30)가 형성된다. 즉, 도 2에 나타낸 바와 같이, 스루홀(16)의 영역 내에 연장하고 있는 배선층(12)의 일부인 연장부(30)가 스루홀(16) 영역의 주요부를 차지하는 크기로 된다. 또한, 스루홀(16)의 영역 내에 위치하는 배선층(12)의 연장부(30)는 개구부(16)의 내측으로 꺾여 굽혀지는 일이 없이, 배선 기판(10)의 상면에 형성된 배선층(12)의 부분과 평면 상에서 동일면에 위치하고 있다.
이와 같은 구성을 갖는 배선 기판(26)은 주지의 방법으로 제조할 수 있다. 예를 들면, 한쪽의 면에 동박 등의 도체층이 일체적으로 형성된 절연층으로서의 절연 기판(10)을 준비한다. 이 도체층을, 포토리소그래피법 등을 이용해 에칭하여, 소정 패턴의 배선층(12)이 형성된 배선 기판(26)을 얻는다. 스루홀(16)은 절연 기판(10)의 한쪽의 면에 배선층(12)을 형성하기 전에, 미리 절연 기판(10)에 드릴링 등으로 형성하여도 좋고, 또한, 절연 기판(10)의 한쪽의 면에 배선층(12)을 형성한 후에, 레이저 등을 이용해 천공(穿孔)함으로써 스루홀(16)을 형성해도 좋다.
스루홀(16)은 도 1 및 도 2의 실시예에서는 그 구체적인 평면의 단면 형상이 원형으로 형성되어 있지만, 원형에 한정하지 않고, 사각형이나 다른 다각형, 또는 임의의 형상이어도 좋은 것은 말할 것도 없다.
그리고, 절연 기판(10)의 스루홀(16) 내에 저융점 금속으로서의 땜납 볼을 공급하고, 배선층(12)의 연장부(30)에 땜납 볼을 탑재한다. 땜납 볼을 리플로함으로써, 도 3에 나타낸 바와 같이, 땜납부(32)가 배선층(12)의 연장부(30)로부터 탈락하지 않도록 이 연장부(30)에 형성된다.
도 4는 도 3에 나타낸 바와 같은 땜납부(32)를 형성시킨 배선 기판(26)을 적층한 상태를 나타낸다. 적층했을 때에 인접하는 배선 기판(26)의 배선층(12)을 서로 전기적으로 접속하기 위해서, 필요한 배선 기판(26)의 접속부인 스루홀(16)의 위치를 맞추어 겹쳐 쌓는다. 이 상태에서 리플로함으로써, 땜납부(32)를 용해시킨다. 도 5에 나타낸 바와 같이, 인접하는 배선 기판(26)의 배선층(12)끼리 결합되고, 층간의 배선층 상호간의 전기적인 접속이 달성된다.
또한, 도 4 및 도 5에서는 상층, 중층 및 하층의 3개의 층에 걸쳐, 각 층의 배선 기판(26)상의 배선층(12)이 상하 방향의 소정의 위치에서 전기적으로 접속된 실시예를 나타내고 있지만, 본 발명은 이와 같이 3층에 걸쳐 동일한 위치에서 접속될 필요는 없다. 즉, 본 발명의 기본 개념상 적어도 2개의 층에서 서로의 배선층끼리 전기적으로 접속되도록 구성되면 된다.
도 1 ~ 도 5의 실시예에서는 저융점 금속으로서 땜납 볼에서 유래된 땜납부(32)를 이용하고 있지만, 땜납 페이스트를 이용할 수도 있다. 땜납 페이스트를 이용하는 경우는 도 3에 있어서, 땜납 볼에서 유래된 땜납부(32)에 대신하여, 땜납 페이스트를 스루홀(16) 내에 충전하여, 배선층(12)의 연장부에 접합시킨다. 배선 기판의 적층 후에는 땜납 볼의 경우와 마찬가지로 땜납 페이스트를 리플로함으로써, 인접하는 배선 기판(26)의 배선층(12)끼리 땜납을 통해서 결합하여, 층 사이의 배선층 상호간의 전기적 접속이 달성된다. 단, 층간의 접속에 필요한 땜납량을 확보하기 위해서는 땜납 페이스트를 이용하는 것보다 땜납 볼을 이용하는 것이 보다 바람직하다.
도 1 ~ 도 5의 실시예에서는 배선 기판(26)의 배선층(12)끼리의 접속부(28)를, 절연 기판(10)에 형성한 스루홀(16)을 이용해 구성한 것이다. 도 6 ~ 도 8에 나타낸 실시예에서는 배선 기판(26)의 바깥 둘레 부분(테두리부)에, 예를 들면 평면형상이 반원형인 노치(36)를 설치한 것이다.
즉, 도 6 ~ 도 8에 나타낸 바와 같이, 스루홀(16) 대신에 배선 기판(26)의 바깥 둘레 부분(테두리부)에, 예를 들면 평면형상이 반원상인 노치(36)를 설치한다. 그리고, 절연 기판(10)의 한쪽의 면에 형성된 배선층(12)의 일부를, 연장부(30)를 획정하기 위해 노치(36)의 영역 안까지 뻗게 한다. 그리고, 전술한 실시예와 마찬가지로, 각 배선 기판(26)의 노치(36)에 땜납 볼을 공급하고, 땜납부(32)를 배선층(12)의 연장부(30)에 형성한다. 이어서, 도 6에 나타낸 바와 같이, 노치(36)의 내주면끼리 접속되도록 노치(36)와 연장부(30)를 형성한 배선 기판(26)끼리 적층한다. 땜납부(32)를 리플로함으로써, 도 7 및 도 8에 나타낸 바와 같이, 적층한 각 배선 기판(26)의 연장부(30)끼리 전기적으로 접속해 접속부(28)를 구성할 수 있다. 이에 따라 층간에서 배선층(12)끼리 전기적으로 접속된 다층 배선 기판(24)을 얻는 것이 가능하다.
이 구성에 의해서, 종래예에서와 같이 절연층의 양면에 도체층이 형성된 배선 기판에 비해 염가이고 절연층의 일면에만 도체층이 형성된 배선 기판(예를 들면, 일면 동박 테이프 기판 등)을 사용해 다층 배선 기판을 제조할 수 있다. 또한, 절연 기판(절연층)(10)을 관통하여 맞은편의 인접 배선층(12)끼리 서로 층간에서 접속하는 접속부(28)도 무전해 도금 처리를 사용하는 일이 없이 형성할 수 있으므로, 제조 비용을 크게 저감할 수 있고, 제품 비용도 염가로 된다.
<반도체 장치>
다음에, 전술한 구조의 다층 배선 기판(24)을 이용한 반도체 장치의 구조에 대해서 도 9와 도 10을 이용해 설명한다. 또한, 일례로서, 접속부(28)는 각 배선 기판(26)의 바깥 둘레에 노치(36)를 형성하고, 이 노치(36) 내에 배선층(12)의 단부를 연장시켜 형성된 연장부(30)에 땜납부(32)를 형성하여, 적층 시에 리플로한 것이다. 또한, 접속부(28)를 배선 기판(26)의 바깥 둘레에 형성된 노치 대신에 비어(스루홀) 같이 내부 영역에 형성한 구조로 하는 것도 가능하다.
반도체 장치(38)는 절연 기판(10)의 한쪽의 표면에만 배선층(12)이 형성된 배선 기판(26)이 배선층(12)과 절연 기판(10)이 교대로 위치하도록 복수 적층되어 형성된 다층 배선 기판(24)을 이용해 구성되어 있다.
그리고, 각 배선 기판(26)의 절연 기판(10)에는 반도체 소자(40)를 수용하기 위한 수용 오목부(디바이스 홀)(42)가 형성되어 있다. 수용 오목부(42)의 저면(도 10의 상면)에는 평면상의 배선층(12)이 노출함과 동시에, 수용 오목부(42)의 영역 내의 리드부(48)는 리드부 이외의 도체층이 에칭으로 박리되는 결과, 각 배선 기판(26)을 관통하는 윈도우(44)에 형성되어 있다.
각 배선층(12)은 일단측(도 9나 도 10중의 좌단측)이 수용 오목부(42) 내에 연장되어 반도체 소자(40)의 전극 단자(46)에 접속되는 리드부(48)로 형성된다. 리드부(48)의 타단측(도 9나 도 10중의 우단측)이 절연 기판(10)의 바깥 둘레에 형성된 노치(36)의 영역 안으로 뻗어서 연장부(30)가 형성된다.
각 배선 기판(26)의 각각의 수용 오목부(42) 내에는 전극 단자(46)가 형성된 면(전극 단자 형성면)(40a)이 배선층(12)측을 향하게 하여 반도체 소자(40)가 수용된다. 전극 단자 형성면(40a)에 노출하는 전극 단자(46)에 배선층(12)의 리드부(48)가 접속되어 있다.
수용 오목부(42) 내에 반도체 소자(40)가 탑재된 후에, 수용 오목부(42) 내에 수지재(50)가 충전되어 반도체 소자(40)의 측면, 전극 단자 형성면(40a) 및 배선층(12)의 리드부(48)가 봉지된다.
그 후, 각 배선 기판(26)이 대응되는 노치(36)끼리 연통하도록 적층되고, 각 배선 기판(26)의 연통하는 노치(36)의 영역 내에 연장하고 있는 연장부(30)끼리 땜납부(32)를 통해서 전기적으로 접속됨으로써, 반도체 장치(38)를 얻게 된다.
54는 배선층(12)에 반도체 소자(40)를 접착하는 접착층이고, 20은 배선층(12)과 절연 기판(10)을 접착하는 접착층이다.
이 반도체 장치(38)에서는 적층된 각 배선 기판(26)에 수용 오목부(42)가 형성되어 이 수용 오목부(42) 내에 반도체 소자(40)가 탑재되어 있기 때문에, 복수의 서브 반도체 장치(52)가 적층되어 반도체 장치(38)를 형성한다고 생각할 수도 있다. 또한, 수용 오목부(42)가 형성된 각 배선 기판(26)은 단일 반도체 패키지를 구성하는 서브 반도체 장치(52)를 구성한다고도 생각할 수 있다.
본 발명에 관한 다층 배선 기판과 반도체 장치에 의하면, 종래에 사용하고 있던 절연층의 양면에 도체층이 형성된 배선 기판에 비해 염가이고 절연층의 일면에만 도체층이 형성된 배선 기판(예를 들면, 그 일면에만 동박 테이프가 형성된 기판)을 사용해 다층 배선 기판을 제조할 수 있다. 또한, 예를 들면, 도체층을 에칭 등으로 형성하고 서로 인접하는 층의 배선층끼리 층간에서 접속하는 접속부를 무전해 도금 처리를 이용하는 일이 없이 형성할 수 있기 때문에, 제조 비용이 대폭적으로 저감되어 제품 비용도 염가로 됨과 동시에 두께도 얇게 할 수 있다는 효과가 있다. 또 층간의 전기적인 접속을 행할 때에, 배선층의 일부를 꺾어 굽히는 등, 특수의 가공을 할 필요가 없고, 배선층의 연장부끼리 땜납 등의 저융점 금속을 통해서 접속할 수 있어 염가의 구조로 할 수 있다.
상기 설명은 개시된 발명의 바람직한 실시예의 일부에 관한 것으로서, 발명의 정신 및 범주를 벋어나지 않으면서 다양한 변경과 수정이 가능함이 당업자에게 명백할 것이다.

Claims (8)

  1. 각각의 기판이 판상 또는 시트상의 절연층과 상기 절연층의 일면에만 형성된 배선층을 구비하는 복수의 배선 기판을 구비한 다층 배선 기판에 있어서,
    상기 복수의 배선 기판은 상기 절연층과 배선층이 교대로 배치되도록 적층되고,
    상기 절연층의 각 표면에 배치된 적어도 한 쌍의 상기 배선층은 상기 절연층을 관통하도록 형성된 접속부에 의해 전기적으로 서로 접속되며,
    상기 접속부는 상기 절연층을 관통하도록 형성된 개구부의 영역으로 뻗는 상기 배선층의 일부와, 상기 개구부에 배치되고 상기 배선층의 일부를 적층 구조체의 인접 절연층에 형성된 배선 기판과 전기적으로 접속하는 저융점 금속부로 이루어지며,
    상기 배선 기판은 반도체 소자 수용 오목부를 포함하고, 상기 수용 오목부 내부에 상기 배선층의 리드부가 연장하여, 상기 반도체 소자의 접속 단자와의 접속부가 되는 것을 특징으로 하는 다층 배선 기판.
  2. 제1항에 있어서,
    상기 개구부는 상기 절연층에 형성된 스루홀인 것을 특징으로 하는 다층 배선 기판.
  3. 제1항에 있어서,
    상기 개구부는 상기 절연층의 둘레 부분에 형성된 노치(cut-away portion)인 것을 특징으로 하는 다층 배선 기판.
  4. 제1항에 있어서,
    상기 저융점 금속은 땜납 볼 또는 땜납 페이스트인 것을 특징으로 하는 다층 배선 기판.
  5. 각각의 기판이 판상 또는 시트상의 절연층과 절연층의 일면에만 형성된 배선층을 구비하는 복수의 배선 기판을 구비하고,
    상기 복수의 배선 기판은 상기 절연층과 배선층이 교대로 배치되도록 적층되고,
    상기 절연층의 각 표면에 배치된 적어도 한 쌍의 상기 배선층은 상기 절연층을 관통하도록 형성된 접속부에 의해 전기적으로 서로 접속되며,
    상기 접속부는 상기 절연층을 관통하도록 형성된 개구부의 영역으로 뻗는 상기 배선층의 일부와, 상기 개구부에 배치되고 상기 배선층의 일부를 적층 구조체의 인접 절연층에 형성된 배선 기판과 전기적으로 접속하는 저융점 금속부로 이루어지는 다층 배선 기판을 구비한 반도체 장치에 있어서,
    상기 각각의 배선 기판의 상기 절연층은 반도체 소자 수용 오목부를 갖고, 상기 배선층은 그 일단에 상기 반도체 소자의 전극에 전기적으로 접속되는 리드부가 형성되고, 그 타단에 상기 개구부의 영역으로 뻗는 연장부(extension)가 형성되며,
    반도체 소자는 각각 전극 형성면을 갖고, 상기 반도체 소자의 각각은 상기 전극 형성면이 상기 배선층과 대향하고, 상기 반도체 소자의 전극이 배선층의 상기 리드부와 전기적으로 접속하도록 상기 오목부에 수용되는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    다층 배선 기판의 각 절연층의 상기 개구부는 상기 절연층에 형성된 스루홀인 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서,
    다층 배선 기판의 각 절연층의 상기 개구부는 상기 절연층의 둘레 부분에 형성된 노치인 것을 특징으로 하는 반도체 장치.
  8. 제5항에 있어서,
    상기 저융점 금속은 땜납 볼 또는 땜납 페이스트인 것을 특징으로 하는 반도체 장치.
KR1020010035226A 2000-06-23 2001-06-21 다층 배선 기판 및 다층 배선 기판을 이용한 반도체 장치 KR100821596B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-194938 2000-06-23
JP2000194938A JP2002009192A (ja) 2000-06-23 2000-06-23 多層配線基板及び半導体装置

Publications (2)

Publication Number Publication Date
KR20020000499A KR20020000499A (ko) 2002-01-05
KR100821596B1 true KR100821596B1 (ko) 2008-04-14

Family

ID=18693689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010035226A KR100821596B1 (ko) 2000-06-23 2001-06-21 다층 배선 기판 및 다층 배선 기판을 이용한 반도체 장치

Country Status (4)

Country Link
US (1) US6518672B2 (ko)
EP (1) EP1168441A3 (ko)
JP (1) JP2002009192A (ko)
KR (1) KR100821596B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747393B1 (ko) * 2003-04-25 2007-08-07 미쓰이 긴조꾸 고교 가부시키가이샤 전자 부품 실장용 필름 캐리어 테이프와 그 제조 방법 및솔더 레지스트 도포용 스크린
US10854590B2 (en) 2015-12-23 2020-12-01 Intel IP Corporation Semiconductor die package with more than one hanging die

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
JPH05206376A (ja) * 1992-01-27 1993-08-13 Hitachi Ltd 積層マルチチップ半導体装置
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
JP2002514014A (ja) * 1998-05-05 2002-05-14 デンス−パック マイクロシステムズ インコーポレイテッド チップ積層体およびそれの製造方法
JP2014514014A (ja) * 2011-03-03 2014-06-19 ウォーソー・オーソペディック・インコーポレーテッド 脊椎安定化のための椎体間装置とプレート及びそれらを配置するための器械

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
JPH05206376A (ja) * 1992-01-27 1993-08-13 Hitachi Ltd 積層マルチチップ半導体装置
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP2002514014A (ja) * 1998-05-05 2002-05-14 デンス−パック マイクロシステムズ インコーポレイテッド チップ積層体およびそれの製造方法
JP2014514014A (ja) * 2011-03-03 2014-06-19 ウォーソー・オーソペディック・インコーポレーテッド 脊椎安定化のための椎体間装置とプレート及びそれらを配置するための器械

Also Published As

Publication number Publication date
US20010054757A1 (en) 2001-12-27
EP1168441A3 (en) 2005-06-15
KR20020000499A (ko) 2002-01-05
JP2002009192A (ja) 2002-01-11
US6518672B2 (en) 2003-02-11
EP1168441A2 (en) 2002-01-02

Similar Documents

Publication Publication Date Title
JP3492348B2 (ja) 半導体装置用パッケージの製造方法
US5943216A (en) Apparatus for providing a two-sided, cavity, inverted-mounted component circuit board
KR930024134A (ko) 적층 반도체 멀티- 칩 모듈 및 그 제조방법
US7985926B2 (en) Printed circuit board and electronic component device
JPS5826826B2 (ja) 集積回路用セラミック・パッケ−ジ
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
US8546186B2 (en) Planar interconnect structure for hybrid circuits
JP2001189544A (ja) プリント基板及びその電気部品実装方法
KR100821596B1 (ko) 다층 배선 기판 및 다층 배선 기판을 이용한 반도체 장치
JP2003217720A (ja) ピングリッド配列電気コネクタ
JPS63114299A (ja) プリント配線板
KR100774894B1 (ko) 반도체 장치
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP3424685B2 (ja) 電子回路装置とその製造方法
JP2722451B2 (ja) 半導体装置
US6449839B1 (en) Electrical circuit board and a method for making the same
JP2004363351A (ja) 積層型の半導体装置
CN220307461U (zh) 电路板和组合电路板
KR100850457B1 (ko) 양면의 단자가 연결된 기판 및 이를 제조하는 방법
JP2002016330A (ja) 部品実装用基板およびその製造方法
US20040063040A1 (en) Joining member for Z-interconnect in electronic devices without conductive paste
JP2594365B2 (ja) 配線基板及び配線基板の接続方法
US7124503B1 (en) Method for forming multilayer circuit board
JP2001291800A (ja) 電子部品用パッケージ
JPH10233573A (ja) プリント配線板及び部品実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 10