JP2002009192A - 多層配線基板及び半導体装置 - Google Patents

多層配線基板及び半導体装置

Info

Publication number
JP2002009192A
JP2002009192A JP2000194938A JP2000194938A JP2002009192A JP 2002009192 A JP2002009192 A JP 2002009192A JP 2000194938 A JP2000194938 A JP 2000194938A JP 2000194938 A JP2000194938 A JP 2000194938A JP 2002009192 A JP2002009192 A JP 2002009192A
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring board
insulating layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000194938A
Other languages
English (en)
Inventor
Takashi Kurihara
孝 栗原
Michio Horiuchi
道夫 堀内
Shigeru Mizuno
茂 水野
Yuka Tamatate
由香 玉舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000194938A priority Critical patent/JP2002009192A/ja
Priority to US09/880,978 priority patent/US6518672B2/en
Priority to EP01113671A priority patent/EP1168441A3/en
Priority to KR1020010035226A priority patent/KR100821596B1/ko
Publication of JP2002009192A publication Critical patent/JP2002009192A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 配線層（１２）と絶縁層（１０）とが交互に
積層され、絶縁層の表裏に配置された少なくとも１対の
配線層同士が、当該絶縁層を貫通して形成された接続部
（２８）を介して電気的に接続されてなる多層配線基板
において、安価に製造でき、且つ厚さを薄くできる多層
配線基板及び半導体装置を得る。 【解決手段】 複数の配線層及び絶縁層は、板状若しく
はシート状の絶縁層の一方の表面にのみ配線層が形成さ
れた配線基板を、配線層と絶縁層とが交互に位置するよ
うに積層して形成され、接続部は、配線基板の絶縁層を
貫通して形成された開口部（１６）の領域内に、この配
線基板の配線層を一部を延在させて延出部（３０）を形
成し、この延出部と隣接して積層された他の配線基板の
配線層とが低融点金属部（３２）を介して電気的に接続
されている多層配線基板が提供される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多層配線基板と半導
体装置に関する。
【０００２】
【従来の技術】半導体パッケージに使用される従来の多
層配線基板の構成とその製造方法を図１１に基づいて説
明する。まず、ポリイミド等の樹脂材で構成される、板
状若しくはシート状に形成された絶縁基材（絶縁層）１
０の両面に銅箔等の導体層を形成する。
【０００３】この絶縁基材１０の導体層をエッチング
し、図１１（ａ）に示すように絶縁基材１０の両面に所
定の配線パターン（配線層）１２が形成された配線基板
１４を得る。次に、積層される配線基板１４の配線層１
２同士を電気的に接続しようとする部位に、配線層１２
および絶縁基材１０を貫通する透孔１６を図１１（ｂ）
に示すように形成する。
【０００４】次に、透孔１６の内周面およびこの透孔１
６が開口する配線層１２の表面に、図１１（ｃ）に示す
ように、例えば銅めっき１８を施して、絶縁基材１０の
両面の配線層１２同士を電気的に接続する接続部（いわ
ゆるビア）１８を形成する。なお、透孔１６の内周面に
めっきを施す場合は、まず無電解めっきを施し、次いで
電解めっきを施すようにする。
【０００５】そして、複数の配線基板１４同士を接着材
２１によって積層する。そして、積層された各配線基板
１４の配線層１２間を電気的に接続するために、図１１
（ｄ）に示すように各絶縁基材１０の接続部１８同士を
積層方向に同一直線上に配置しておき、例えば加熱溶融
させて流動状態にしたはんだのような合金（第１導体）
２２を連通した各接続部１８内に流し込むことで、各接
続部１８同士を導通させる。これにより、各配線基板１
４の配線層１２が層間で電気的に接続された多層配線基
板２３が得られる。
【０００６】また、半田ボールを使用して層間の電気的
な接続を行う従来例として、図１２及び図１３に示すよ
うな多層の半導体装置が知られている。図１２はこのよ
うな半導体装置の全体を示す側面断面図、図１３は図１
２のＡで示す部分の拡大図である。この従来例では、ポ
リイミド等の樹脂材からなる絶縁基材１０に片面に銅か
らなる配線パターン（配線層）１２が形成されており、
その上に半導体チップ４０が搭載されている。このよう
な半導体パッケージが多層に形成されて、多層の半導体
装置が形成される。層間の電気的な接続は、絶縁基材１
０の両面を貫通するように且つ片面にて配線層１２が露
出されているように形成された透孔１６に半田ボールを
配置し、この半田ボールを隣接する層の絶縁基材１０上
に形成された配線層１２に接触させてリフローすること
により、当該層の配線層１２と隣接する層の配線層１２
と間でリフローされた半田１５を介して電気的に接続さ
れる。なお、図１３において、２１は絶縁基材（例えば
ポリイミド）１０と配線層（例えば銅）との間を接合す
る接着材であり、１７はソルダレジストである。
【０００７】
【発明が解決しようとする課題】しかしながら、図１１
に示す従来の多層配線基板では、絶縁層の両面に導体層
が形成された配線基板を材料として使用しなければなら
ず、部品コストが高くなるという課題がある。また、接
続部の形成工程において、無電解めっき処理が必要であ
るため、製造コストが上昇してしまうという課題もあ
る。また、絶縁層の両面に導体層が形成された配線基板
を積層する構造であるため、積層後の多層配線基板が厚
くなってしまうという課題が生ずる。
【０００８】図１２及び図１３に示す従来の多層の半導
体装置では、片面に配線層を有する絶縁基材を使用する
ことができるので、コストは削減できるものの、層間の
電気的な接続を行う半田１５により多層配線基板や半導
体素子の層間の間隔を維持しなければならず、厚さの十
分に薄い多層配線基板や半導体装置を得ることは困難で
ある、という課題がある。
【０００９】そこで本発明は、絶縁層の両面に導体層が
形成された配線基板や無電解めっき処理を使用すること
なく、安価な製造コストで製造でき、厚さを十分薄くす
ることのできる多層配線基板と半導体装置を提供しよう
とするものである。
【００１０】
【課題を解決するための手段】本発明は、上記課題を解
決するために次の構成を備える。すなわち、本発明に係
る多層配線基板は、配線層と絶縁層とが交互に積層さ
れ、絶縁層の表裏に配置された少なくとも１対の前記配
線層同士が、該絶縁層を貫通して形成された接続部を介
して電気的に接続されてなる多層配線基板において、前
記複数の配線層及び絶縁層は、板状若しくはシート状の
絶縁層の一方の表面にのみ配線層が形成された配線基板
を、配線層と絶縁層とが交互に位置するように積層して
形成され、前記接続部は、配線基板の絶縁層を貫通して
形成された開口部の領域内に、該配線基板の配線層を一
部を延在させて延出部を形成し、該延出部と該配線基板
の絶縁層に隣接して積層された他の配線基板の配線層と
が、低融点金属部を介して電気的に接続されていること
を特徴とする。
【００１１】前記開口部は、前記絶縁層に形成された透
孔であることを特徴とする。或いは、前記開口部は、前
記絶縁層の周縁部に形成された切欠部であることを特徴
とする請求項１に記載の多層配線基板。前記低融点金属
部は半田ボールまたは半田ペーストまたはそれら両者を
由来とする材料であることを特徴とする。
【００１２】また、本発明に係る半導体装置は、前記各
配線基板の絶縁層に半導体素子を収容するための収容凹
部が形成され、配線層は、一端側が前記半導体素子の電
極端子に電気的に接続されるリード部に形成され、他端
側が前記開口部の領域内に延びる延出部に形成された、
上記のような、多層配線基板と、前記収容凹部内に、電
極端子形成面を前記配線層側に向けて収容され、電極端
子に配線層のリード部が接続された半導体素子とを具備
することを特徴とする。
【００１３】
【発明の実施の形態】以下、添付図面を参照して本発明
の多層配線基板及びこの多層配線基板を使用して製造し
た半導体装置の好適な実施の形態について詳細に説明す
る。まず、図１〜図８を参照して本実施形態の多層配線
基板の構成について説明する。なお、従来例と同じ構成
については、同じ符号を付し、詳細な説明を省略する。
【００１４】図１及び図２は多層配線基板を製造するた
めの１層の配線基板２６を示したものであり、図１は断
面図、図２は上面から見た図である。この配線基板２６
は、例えばポリイミド等の樹脂材からなる板状若しくは
シート状の絶縁層としての絶縁基材１０の一方の表面
（図１の上面）にのみ、例えば銅からなる配線層１２が
形成されている。なお、符号２０は絶縁基材（例えばポ
リイミド）１０と配線層（例えば銅）１２との間を接合
する接着材である。そして、このような配線基板２６が
多層に積層されると、図５に示すように、絶縁基材１０
と配線層１２とが交互に位置するように積層されること
となる。
【００１５】配線基板２６には、当該配線基板の配線層
１２と、隣接する配線基板の配線層との間を相互に電気
的に接続するための接続部２８が形成される。この接続
部２８は、絶縁基材１０の表裏を連通するように形成さ
れた開口部１６（図１の実施形態では、透孔）の領域内
に、絶縁基材１０の上面に形成されている配線層１２の
一部を延在させてなる延出部３０が形成される。すなわ
ち、図２に示すように、透孔１６の領域内に延在してい
る配線層１２の一部である延出部３０が透孔１６の開口
部分の主要部を占めるような大きさとされる。また、透
孔１６の領域内に位置する配線層１２の延出部３０は、
開口部１６の内側へ折り曲げられることなく、配線基材
１０の上面に形成された配線層１２の部分と平面上で同
一面に位置している。
【００１６】このような構成を有する配線基板２６は、
周知の方法で製造することができる。例えば、一方の面
に銅箔等の導体層が一体的に形成された絶縁層としての
絶縁基材１０を用意し、この導体層を、フォトリゾグラ
フィ法等を用いてエッチングによりパターニングし、配
線層１２が形成された配線基板２６を得る。透孔１６
は、絶縁基材１０の一方の面に配線層１２を形成する前
に、予め絶縁基材１０にドリリング等で形成しておいて
も良く、また、絶縁基材１０の一方の面に配線層１２を
形成した後において、レーザ等を用いて孔明け加工する
ことにより透孔１６を形成しても良い。
【００１７】透孔１６は、図１及び図２の実施形態で
は、その具体的な平面の断面形状が円形であるように形
成されているが、円形に限らず、四角形や他の多角形、
又はその他の形状であっても良いことは言うまでもな
い。そして、絶縁基材１０の透孔１６内に半田ボールを
供給して、配線層１２の延出部３０に低融点金属として
の半田ボールを搭載して、半田ボールをリフローするこ
とにより、図３に示すように、半田部３２が配線層１２
の延出部３０から脱落しないようにこの延出部３０に形
成される。
【００１８】図４は、図３に示すような半田部３２を形
成させた配線基板２６を、積層するべく積み重ねた状態
を示す。積層した際に隣接する配線基板２６の配線層１
２を相互に電気的に接続するために、必要な配線基板２
６の接続部である透孔１６の位置を合わせて積み重ね
る。この状態で、リフローすることにより、図５に示す
ように、半田部３２が溶融して、隣接する配線基板２６
の配線層１２同士が結合され、層間の配線層相互間の電
気的な接続が達成される。
【００１９】なお、図４及び図５では、上層、中層及び
下層の３つの層にわたって、各層の配線基板２６上の配
線層１２が上下方向の所定の位置にて、電気的に接続さ
れた実施形態を示しているが、本発明は、このように３
層にわたって同じ位置で接続される必要はなく、少なく
とも２つの層において、互いの配線層同士が電気的に接
続されるように構成されれば良い。
【００２０】また、図１〜図５に示した実施形態では、
低融点金属として、半田ボール由来の半田部３２を用い
ているが、半田ペーストを用いることもできる。半田ペ
ーストを用いる場合は、図３において、半田ボール由来
の半田部３２に代えて、半田ペーストを透孔１６内に充
填して、配線層１２の延出部に接合させ、積層後は、半
田ボールの場合と同様に、リフローすることにより、隣
接する配線基板２６の配線層１２同士が半田を介して結
合され、層間の配線層相互間の電気的に接続が達成され
る。ただし、層間の接続に必要な半田量を確保するため
には、半田ペーストを用いるより半田ボールを用いるの
がより好ましい。
【００２１】図１〜図５の実施形態では、配線基板２６
の配線層１２同士の接続部２８を、絶縁基材１０に設け
た透孔１６を用いて構成したものであるが、図６〜図８
に示す実施形態では、配線基板２６の外周縁部分（周縁
部）に、例えば平面形状が半円形の切欠部３６を設けて
行ったものである。即ち、図６〜図８に示すように、透
孔１６に代えて配線基板２６の外周縁部分（周縁部）
に、例えば平面形状が半円状の切欠部３６を設ける。そ
して、絶縁基材１０の一方の面に形成された配線層１２
の一部を前述した延出部３０として切欠部３６の領域内
まで延在させる。そして、前述と同様、各配線基板２６
の切欠部３６に半田ボールを供給し、半田部３２を配線
層１２の延出部３０に形成する。次いで、図６に示すよ
うに、このように切欠部３６と延出部３０を形成した配
線基板２６同士を、切欠部３６の内周面同士が連通する
ように積層し、リフローすることにより、図７及び図８
に示すように、積層した各配線基板２６の延出部３０同
士を電気的に接続して接続部２８を構成することができ
る。これにより、層間で配線層１２同士が電気的に接続
された多層配線基板２４とすることが可能である。
【００２２】この構成により、従来例のように絶縁層の
両面に導体層が形成された配線基板に比べて安価な、絶
縁層の片面にのみ導体層が形成された配線基板（例えば
片面銅箔テープ基板等）を使用して多層配線基板を製造
することができ、しかも絶縁基材（絶縁層）１０を挟ん
で形成された配線層１２同士を層間で接続する接続部２
８も無電解めっき処理を用いることなく形成できるか
ら、製造コストが大幅に低減でき、製品コストも安価に
なる。 （半導体装置）次に、前述した構造の多層配線基板２４
を利用した半導体装置の構造について図９と図１０を用
いて説明する。なお、一例として接続部２８は、各配線
基板２６の外周縁に切欠部３６を形成し、この切欠部３
６内に配線層１２の端部に延在させて形成された延出部
３０に半田部３２を形成して、積層時にリフローしたも
のである。また、接続部２８を図９及び図１０に示すよ
うに配線基板２６の外周縁ではなく、ビア（透孔）のよ
うに内部領域に形成した構造とすることも可能である。
【００２３】半導体装置３８は、絶縁基材１０の一方の
表面にのみ配線層１２が形成された配線基板２６が、配
線層１２と絶縁基材１０とが交互に位置するように複数
積層されて形成された多層配線基板２４を用いて構成さ
れている。そして、各配線基板２６の絶縁基材１０に
は、半導体素子４０を収容するための収容凹部（デバイ
スホール）４２が形成されている。収容凹部４２の底面
（図１０の上面）には、ベタ状の配線層１２が露出する
と共に、収容凹部４２の領域内のリード部は、リード部
以外の導体層がエッチングで剥離される結果、配線基板
２６を貫通する窓部４４に形成されている。
【００２４】また、配線層１２は、一端側（図９や図１
０中の左端側）が収容凹部４２内に延出して半導体素子
４０の電極端子４６に接続されるリード部４８に形成さ
れ、他端側（図９や図１０中の右端側）が絶縁基材１０
の外周縁に形成された切欠部３６の領域内に延出し、こ
の延出部３０が切欠部３６の領域内に延びている。各配
線基板２６の各々の収容凹部４２内には、電極端子４６
が形成された面（電極端子形成面）４０ａを配線層１２
側に向けて半導体素子４０が収容され、電極端子形成面
４０ａに露出する電極端子４６に配線層１２のリード部
４８が接続されている。
【００２５】各配線基板２６は、収容凹部４２内に半導
体素子４０が搭載された後に、収容凹部４２内に樹脂材
５０が充填されて半導体素子４０の側面、電極端子形成
面４０ａおよび配線層１２のリード部４８が封止され
る。そして、各配線基板２６が、対応する切欠部３６同
士が連通するように積層され、各配線基板２６の連通す
る切欠部３６の領域内に延在している延出部３０同士が
半田部３２を介して電気的に接続されることによって、
半導体装置３８となる。
【００２６】なお、５４は配線層１２に半導体素子４０
を接着する接着層であり、５６は配線層１２と絶縁基材
１０とを接着する接着層である。この半導体装置３８に
おいては、積層された各配線基板２６に収容凹部４２が
形成されてこの収容凹部４２内に半導体素子４０が搭載
されているため、複数のサブ半導体装置５２が積層され
て一つの新たな半導体装置３８に構成されたと考えるこ
ともでき、さらに収容凹部４２が形成された各配線基板
２６は各サブ半導体装置５２における半導体パッケージ
とも考えられる。
【００２７】
【発明の効果】本発明に係る多層配線基板と半導体装置
によれば、従来例で使用していた絶縁層の両面に導体層
が形成された配線基板に比べて安価な、絶縁層の片面に
のみ導体層が形成された配線基板を使用して多層配線基
板を製造することができ、しかも導体層をエッチング等
によって形成する配線層同士を層間で接続する接続部も
無電解めっき処理を用いることなく形成できるから、製
造コストが大幅に低減でき、製品コストも安価になると
共に厚みも薄くできるという効果がある。また、層間の
電気的な接続を行なうにあたって、配線層の一部を折り
曲げる等、特殊の加工をする必要がなく、配線層の延出
部同士を半田等の低融点金属を介して接続出来るので安
価な構造とすることができる。
【図面の簡単な説明】
【図１】本発明の多層配線基板を製造するための単一層
の配線基板を断面図で示す。
【図２】図１に示した配線基板の平面図である。
【図３】図１に示した配線基板に半田部を形成した状態
を示す断面図である。
【図４】図３に示す配線基板を多層に配置した状態を示
す断面図である。
【図５】図４に示す多層に配置した配線基板に対してリ
フロー接続を行うことにより多層配線基板を構成した状
態を示す断面図である。
【図６】他の実施形態において配線基板を多層に配置し
た状態を示す断面図である。
【図７】図６に示す他の実施形態において、リフロー接
続を行うことにより多層配線基板を構成した状態を示す
断面図である。
【図８】図７の多層配線基板の層間接続部を示す斜視図
である。
【図９】本発明に係る半導体装置の一実施形態の構成を
説明するための、配線層側から見た要部平面図である。
【図１０】図９のＷ−Ｗ断面図である。
【図１１】従来の多層配線基板の製造方法を説明するた
めの説明図である。
【図１２】半田ボールを使用した従来の多層の半導体装
置を説明するための図である。
【図１３】図１２のＡで示す部分を拡大した図である。
【符号の説明】
１０…絶縁層 １２…配線層 １６…開口部（一例として透孔） ２０…接着材 ２４…多層配線基板 ２６…配線基板 ２８…接続部 ３０…延出部 ３２…半田部 ３６…切欠部 ３８…半導体装置
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年６月１５日（２００１．６．１
５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】また、半田ボールを使用して層間の電気的
な接続を行う従来例として、図１２及び図１３に示すよ
うな多層の半導体装置が知られている。図１２はこのよ
うな半導体装置の全体を示す側面断面図、図１３は図１
２のＡで示す部分の拡大図である。この従来例では、ポ
リイミド等の樹脂材からなる絶縁基材１０に片面に銅か
らなる配線パターン（配線層）１２が形成されており、
その上に半導体チップ４０が搭載されている。このよう
な半導体パッケージが多層に形成されて、多層の半導体
装置が形成される。層間の電気的な接続は、絶縁基材１
０の両面を貫通するように且つ片面にて配線層１２が露
出されているように形成された透孔１６に半田ボールを
配置し、この半田ボールを隣接する層の絶縁基材１０上
に形成された配線層１２に接触させてリフローすること
により、当該層の配線層１２と隣接する層の配線層１２
と間でリフローされた半田１５を介して電気的に接続さ
れる。なお、図１３において、２０は絶縁基材（例えば
ポリイミド）１０と配線層（例えば銅）１２との間を接
合する接着材であり、１７はソルダレジストである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】また、図１〜図５に示した実施形態では、
低融点金属として、半田ボール由来の半田部３２を用い
ているが、半田ペーストを用いることもできる。半田ペ
ーストを用いる場合は、図３において、半田ボール由来
の半田部３２に代えて、半田ペーストを透孔１６内に供
給して、配線層１２の延出部に接合させ、積層後は、半
田ボールの場合と同様に、リフローすることにより、隣
接する配線基板２６の配線層１２同士が半田を介して結
合され、層間の配線層相互間の電気的に接続が達成され
る。ただし、層間の接続に必要な半田量を確保するため
には、半田ペーストを用いるより半田ボールを用いるの
がより好ましい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】なお、５４は配線層１２に半導体素子４０
を接着する接着層であり、２０は配線層１２と絶縁基材
１０とを接着する接着層である。この半導体装置３８に
おいては、積層された各配線基板２６に収容凹部４２が
形成されてこの収容凹部４２内に半導体素子４０が搭載
されているため、複数のサブ半導体装置５２が積層され
て一つの新たな半導体装置３８に構成されたと考えるこ
ともでき、さらに収容凹部４２が形成された各配線基板
２６は各サブ半導体装置５２を構成し、そのものが半導
体パッケージ単体を構成しているとも考えられる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の多層配線基板を製造するための単一層
の配線基板を断面図で示す。
【図２】図１に示した配線基板の平面図である。
【図３】図１に示した配線基板に半田部を形成した状態
を示す断面図である。
【図４】図３に示す配線基板を多層に配置した状態を示
す断面図である。
【図５】図４に示す多層に配置した配線基板に対してリ
フロー接続を行うことにより多層配線基板を構成した状
態を示す断面図である。
【図６】他の実施形態において配線基板を多層に配置し
た状態を示す断面図である。
【図７】図６に示す他の実施形態において、リフロー接
続を行うことにより多層配線基板を構成した状態を示す
断面図である。
【図８】図７の多層配線基板の層間接続部を示す斜視図
である。
【図９】本発明に係る半導体装置の一実施形態の構成を
説明するための、配線層側から見た要部平面図である。
【図１０】図９のＷ−Ｗ断面図である。
【図１１】従来の多層配線基板の製造方法を説明するた
めの説明図である。
【図１２】半田ボールを使用した従来の多層の半導体装
置を説明するための図である。
【図１３】図１２のＡで示す部分を拡大した図である。
【符号の説明】 １０…絶縁層 １２…配線層１５…半田 １６…開口部（一例として透孔）１７…ソルダレジスト ２０…接着材 ２４…多層配線基板 ２６…配線基板 ２８…接続部 ３０…延出部 ３２…半田部 ３６…切欠部 ３８…半導体装置４０…半導体素子 ４０ａ…電極端子形成面 ４２…収容凹部 ４４…窓部 ４６…電極端子 ４８…リード部 ５０…樹脂材 ５２…サブ半導体装置 ５４…接着層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水野 茂 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 玉舘 由香 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 配線層と絶縁層とが交互に積層され、絶
    縁層の表裏に配置された少なくとも１対の前記配線層同
    士が、該絶縁層を貫通して形成された接続部を介して電
    気的に接続されてなる多層配線基板において、 前記複数の配線層及び絶縁層は、板状若しくはシート状
    の絶縁層の一方の表面にのみ配線層が形成された配線基
    板を、配線層と絶縁層とが交互に位置するように積層し
    て形成され、 前記接続部は、配線基板の絶縁層を貫通して形成された
    開口部の領域内に、該配線基板の配線層を一部を延在さ
    せて延出部を形成し、該延出部と該配線基板の絶縁層に
    隣接して積層された他の配線基板の配線層とが、低融点
    金属部を介して電気的に接続されていることを特徴とす
    る多層配線基板。
  2. 【請求項２】 前記開口部は、前記絶縁層に形成された
    透孔であることを特徴とする請求項１に記載の多層配線
    基板。
  3. 【請求項３】 前記開口部は、前記絶縁層の周縁部に形
    成された切欠部であることを特徴とする請求項１に記載
    の多層配線基板。
  4. 【請求項４】 前記低融点金属部は半田ボールまたは半
    田ペーストまたはそれら両者を由来とする材料であるこ
    とを特徴とする請求項１〜３のいずれか１項に記載の多
    層配線基板。
  5. 【請求項５】 前記各配線基板の絶縁層に半導体素子を
    収容するための収容凹部が形成され、配線層は、一端側
    が前記半導体素子の電極端子に電気的に接続されるリー
    ド部に形成され、他端側が前記開口部の領域内に延びる
    延出部に形成された請求項１〜４のいずれか１項に記載
    の多層配線基板と、 前記収容凹部内に、電極端子形成面を前記配線層側に向
    けて収容され、電極端子に配線層のリード部が接続され
    た半導体素子とを具備することを特徴とする半導体装
    置。
JP2000194938A 2000-06-23 2000-06-23 多層配線基板及び半導体装置 Pending JP2002009192A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000194938A JP2002009192A (ja) 2000-06-23 2000-06-23 多層配線基板及び半導体装置
US09/880,978 US6518672B2 (en) 2000-06-23 2001-06-14 Multi-layer wiring board substrate and semiconductor device using the multi-layer wiring substrate
EP01113671A EP1168441A3 (en) 2000-06-23 2001-06-19 Multi-layer wiring substrate and semiconductor device using the multi-layer wiring substrate
KR1020010035226A KR100821596B1 (ko) 2000-06-23 2001-06-21 다층 배선 기판 및 다층 배선 기판을 이용한 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000194938A JP2002009192A (ja) 2000-06-23 2000-06-23 多層配線基板及び半導体装置

Publications (1)

Publication Number Publication Date
JP2002009192A true JP2002009192A (ja) 2002-01-11

Family

ID=18693689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194938A Pending JP2002009192A (ja) 2000-06-23 2000-06-23 多層配線基板及び半導体装置

Country Status (4)

Country Link
US (1) US6518672B2 (ja)
EP (1) EP1168441A3 (ja)
JP (1) JP2002009192A (ja)
KR (1) KR100821596B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747393B1 (ko) * 2003-04-25 2007-08-07 미쓰이 긴조꾸 고교 가부시키가이샤 전자 부품 실장용 필름 캐리어 테이프와 그 제조 방법 및솔더 레지스트 도포용 스크린
WO2017108121A1 (en) * 2015-12-23 2017-06-29 Intel IP Corporation Semiconductor die package with more than one hanging die

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
JP3126784B2 (ja) * 1992-01-27 2001-01-22 株式会社日立製作所 積層マルチチップ半導体装置
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US8454694B2 (en) * 2011-03-03 2013-06-04 Warsaw Orthopedic, Inc. Interbody device and plate for spinal stabilization and instruments for positioning same

Also Published As

Publication number Publication date
US6518672B2 (en) 2003-02-11
EP1168441A3 (en) 2005-06-15
KR100821596B1 (ko) 2008-04-14
EP1168441A2 (en) 2002-01-02
US20010054757A1 (en) 2001-12-27
KR20020000499A (ko) 2002-01-05

Similar Documents

Publication Publication Date Title
JPS5826826B2 (ja) 集積回路用セラミック・パッケ−ジ
JPH08148839A (ja) 混成集積回路装置
JP6519714B2 (ja) 樹脂多層基板、伝送線路、モジュールおよびモジュールの製造方法
US11810703B2 (en) Multilayer coil circuit substrate
EP0287681A1 (en) Multi-layer printed circuit board and a method of fabricating the same
JP5641072B2 (ja) 回路基板
WO2021230226A1 (ja) 回路基板、回路基板の接続構造、および、回路基板の接続構造の製造方法
JP2002009192A (ja) 多層配線基板及び半導体装置
JP2001102743A (ja) 一枚基板化構造
JP2002176263A (ja) プリント配線板
JPS63114299A (ja) プリント配線板
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
JP2005123332A (ja) 回路基板及びその製造方法
JPS5930555Y2 (ja) プリント基板
WO2010125858A1 (ja) 樹脂多層回路基板及び樹脂多層回路基板の製造方法
JP2007266481A (ja) 多層基板
JPS6149499A (ja) フレキシブル多層配線基板
JP4069097B2 (ja) 基板内蔵用電子部品、電子部品内蔵基板、および電子部品内蔵基板の製造方法
JPH06132670A (ja) 金属ベース多層配線基板
JP2508476B2 (ja) 印刷配線基板の接続端子
JPH0964542A (ja) 多層プリント配線板
JPH1056244A (ja) 回路基板
JPH08213743A (ja) 電子部品搭載用基板
JP2002016334A (ja) プリント配線板およびその製造方法
JPH06120629A (ja) 金属ベース多層配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050516

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050603