JP2001339011A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001339011A
JP2001339011A JP2000252846A JP2000252846A JP2001339011A JP 2001339011 A JP2001339011 A JP 2001339011A JP 2000252846 A JP2000252846 A JP 2000252846A JP 2000252846 A JP2000252846 A JP 2000252846A JP 2001339011 A JP2001339011 A JP 2001339011A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
surface
upper surface
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000252846A
Other languages
English (en)
Inventor
Masao Aoki
Michio Horiuchi
Takashi Kurihara
Shigeru Mizuno
Tomio Nagaoka
道夫 堀内
孝 栗原
茂 水野
富夫 永岡
正夫 青木
Original Assignee
Shinko Electric Ind Co Ltd
新光電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000088593 priority Critical
Priority to JP2000-88593 priority
Application filed by Shinko Electric Ind Co Ltd, 新光電気工業株式会社 filed Critical Shinko Electric Ind Co Ltd
Priority to JP2000252846A priority patent/JP2001339011A/ja
Publication of JP2001339011A publication Critical patent/JP2001339011A/ja
Application status is Pending legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856Pre-cured adhesive, i.e. B-stage adhesive
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01038Strontium [Sr]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0133Ternary Alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0134Quaternary Alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/1579Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Abstract

(57)【要約】 【課題】 取り付け高さを低減すると同時に均一化し、
個々のチップ取り付けのための煩雑な工程を必要とせ
ず、製造歩留りを向上し、チップの厚さばらつきに影響
されずに半導体装置の高さを均一化し、電気試験の一括
実行が可能な薄型半導体パッケージとしての半導体装置
およびその製造方法を提供する。 【解決手段】 厚さ方向の貫通孔を有する絶縁性のテー
プ基材の上面に背面を上方に露出して半導体素子が搭載
され、半導体素子の側面周囲は封止樹脂層で封止され、
テープ基材の下面に形成された金属配線がテープ基材の
貫通孔の底部を画定し、厚さ方向の貫通孔を有するソル
ダレジスト層が金属配線およびテープ基材の下面を覆
い、半導体素子のアクティブ面から下方に延びた接続端
子がテープ基材の貫通孔内に挿入され、導電性材料から
成る充填材が接続端子とテープ基材の貫通孔の内壁との
間隙を充填し接続端子と金属配線を電気的に接続してい
る半導体装置。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、薄型パッケージとしての半導体装
置およびその製造方法に関する。

【0002】

【従来の技術】従来、半導体素子(LSI等の半導体チ
ップ)を搭載した薄型パッケージとしての半導体装置
は、多ピン化、接続端子ピッチの縮小、装置全体の薄型
化・小型化に最も良く適応しうるTCP(テープ・キャ
リア・パッケージ)が普及している。

【0003】TCPは、TAB(テープ・オートメイテ
ド・ボンディング)方式により半導体素子を絶縁性のテ
ープ状基材(通常は樹脂フィルム)に搭載して製造され
る。典型的には、先ず、所定パターンの開口部を設けた
樹脂フィルムに銅箔を貼り付けた後、銅箔をエッチング
によりパターニングして所定の銅リードを形成する。次
に、半導体素子(半導体チップ)を樹脂フィルムの開口
部内に位置決めして保持し、チップの複数の接続端子
(一般には金バンプ)と樹脂フィルム上の対応する複数
の銅リードとを接合した後、半導体チップと銅リードの
一部を樹脂封止することにより、1つの半導体パッケー
ジ単位が完成する。そして、樹脂フィルムを断続的に送
りながら各開口部毎に上記の操作を繰り返すことによ
り、1つのフィルム上に多数の半導体パッケージ単位が
形成される。最後に、フィルムの長手方向に沿って多数
形成された各半導体パッケージ単位を相互間で切断分離
することにより、個々の半導体パッケージとしての半導
体装置が得られる。

【0004】図1は、半導体チップとTCPのリードを
接続した後の従来の半導体装置を示す斜視図であり、個
々のTCPをテープから切断する前の状態を示す。TC
P10は、樹脂フィルム(例えばポリイミド樹脂フィル
ム)1を基材として使用し、その上に銅箔のエッチング
により形成したリード2を有している。また、樹脂フィ
ルム1の両側縁には、フィルム送りのためスプロケット
ホール3が開けられている。さらに、樹脂フィルム1の
中央部には、図示されるように半導体チップ4を収容す
るための開口(一般に、「デバイスホール」と呼ばれ
る)5およびウインドウホール9も開けられている。

【0005】半導体チップとパッケージのリードの接続
の状態を、図1の半導体装置の中心部を拡大した図2の
断面図に示す。半導体チップ4は、樹脂フィルム1のデ
バイスホール5に位置決めして配置された後、その電極
上のバンプ(通常、金メッキからなる突起)6にリード
2の先端が接合される。このリードの接合は、通常、専
用のボンディングツールを使用して一括ボンディングで
行われる。なお、銅からなるリード2の先端には、バン
プ6との接合を助けるため、ボンディング工程に先がけ
て予め金メッキなどが施される。最後に、図1には示さ
れていないが、半導体チップ4やリード6を周囲環境の
湿度、汚染などから保護するため、両者を包み込むよう
にして樹脂7で封止する。封止用の樹脂7としては、例
えば、エポキシ樹脂が使用される。

【0006】しかし、上記従来の半導体装置には下記
(a)〜(e)の問題があった。 (a)樹脂フィルムへの半導体チップの取り付け高さの
低減に限界があるため、半導体装置の薄型化に限界があ
る。すなわち、半導体素子の固定は、樹脂フィルムの開
口部内に梁状に細長く突き出た銅リードでなされるた
め、取り付け強度を確保するには、銅リード、その支持
部材となる樹脂フィルム、そして装置全体にある程度以
上の厚さが必要である。仮に樹脂封止部で補強させると
すると、広い範囲を厚く封止しなければならないが、広
い範囲に渡って封止の完全性を確保することは困難であ
り、厚く封止すると薄型化に逆行する。

【0007】(b)半導体装置の薄型化に必要な薄く脆
く反り易い半導体チップは、個々に特別なキャリアを要
するなど取り扱いが非常に煩雑で多数の工程を要するだ
けでなく、製造歩留りの向上も困難である。 (c)個々の半導体チップを1つ1つ樹脂フィルムの開
口部に位置合わせして接合する必要があるので、多数の
半導体パッケージを製造するには製造工程が煩雑で長く
なる。

【0008】(d)半導体チップを複数層に積層した素
子積層型半導体装置は、個々の半導体チップを樹脂フィ
ルムの開口部に位置合わせ・ボンディングして取り付け
る必要があるので、製造工程が更に煩雑で長くなる。 (e)個々のチップに厚さのばらつきがある上、個々の
取り付け高さにもばらつきがある結果、半導体装置に高
さのばらつきが生ずるため、電気的試験を半導体パッケ
ージ単位に切断分離する前に一括して行うことが困難で
ある。

【0009】

【発明が解決しようとする課題】本発明は、上記従来技
術の問題を解消し、取り付け高さを低減すると同時に均
一化し、個々のチップ取り付けのための煩雑な工程を必
要とせず、製造歩留りを向上し、チップの厚さばらつき
に影響されずに半導体装置の高さを均一化し、電気試験
の一括実行が可能な薄型半導体パッケージとしての半導
体装置およびその製造方法を提供することを目的とす
る。

【0010】

【課題を解決するための手段および発明の実施の形態】
上記の目的を達成するために、第1発明の半導体装置
は、下記の部材:厚さ方向の貫通孔を有する絶縁性のテ
ープ基材、該テープ基材の上面に、背面を上方に露出し
且つアクティブ面を下方に向けて搭載された半導体素
子、該半導体素子が搭載された領域以外の前記テープ基
材上面に形成され、該半導体素子の側面周囲を封止する
封止樹脂層、前記テープ基材の下面に形成され且つ該テ
ープ基材の貫通孔の下端を塞いで底部を画定する金属配
線、該金属配線および前記テープ基材の下面を覆い且つ
厚さ方向の貫通孔を有するソルダレジスト層、前記金属
配線の下面から隆起し、前記ソルダレジスト層の貫通孔
を充填して貫通し下方に突出した外部接続端子、前記半
導体素子のアクティブ面から下方に延びて、前記テープ
基材の貫通孔内に挿入された接続端子、および該接続端
子と前記テープ基材の貫通孔の内壁との間隙を充填し、
該接続端子と該金属配線とを電気的に接続する導電性材
料から成る充填材、を含むことを特徴とする。

【0011】上記第1発明の半導体装置を製造する方法
は、複数の半導体パッケージ単位を含み得る面積を有
し、下面に前記金属配線層および前記ソルダレジスト層
を備えた前記テープ基材および該ソルダレジスト層に各
々厚さ方向の前記貫通孔を形成し、該テープ基材の貫通
孔に前記導電性材料を、該貫通孔を不完全に充填する量
で充填し、複数の半導体パッケージ単位を構成する必要
個数の前記半導体素子の前記接続端子を上記テープ基材
の対応する貫通孔に各々挿入して、該接続端子と該貫通
孔の内壁との間隙を該貫通孔のほぼ上端まで該導電性材
料により充填させると共に、該半導体素子を該テープ基
材の上面に接合して搭載し、該半導体素子が搭載された
領域以外の該テープ基材の上面を覆い且つ少なくとも該
半導体素子の側面周囲を封止する封止樹脂層を形成し、
その後、該封止樹脂層の上部および該半導体素子の背面
側部分を研削および研磨して所定の厚さとし、次いで、
該テープ基材を前記半導体パッケージ単位に切り分けて
個々の半導体装置とすることを特徴とする。

【0012】第1発明によれば、半導体素子のアクティ
ブ面から下方に延びて、テープ基材の貫通孔内に挿入さ
れた接続端子、および接続端子とテープ基材の貫通孔の
内壁との間隙を充填し、接続端子と金属配線とを電気的
に接続する導電性材料から成る充填材を備えた構造とし
たことにより、半導体素子をアクティブ面で直接テープ
基材と接合できると同時に、テープ基材の貫通孔に挿入
した接続端子および間隙を充填する導電性材料から成る
充填材により半導体素子を金属配線層に電気的に接続で
きるので、従来技術のように半導体素子をテープ基材の
開口内にリードで固定する構造に比べて、取り付け強度
を容易に確保して従来よりも薄型化することができる。

【0013】第1発明によれば更に、テープ基材上に多
数の半導体素子を固定し、半導体素子の側面周囲を樹脂
封止した状態で、半導体素子の背面および封止樹脂層を
上から研削および研磨して所定値まで高さを低減できる
ので、個々の半導体チップは薄くせずに厚い状態で取り
扱うことができ、従来のように煩雑な工程も特別なキャ
リアも必要とせず、多数の半導体パッケージ単位をテー
プ基材に固定された一体として一括して製造でき、半導
体パッケージとしての半導体装置の高さを薄くかつ均一
に揃えることができ、電気的試験も一括して実行でき、
製造工程を短縮し且つ製品歩留りを向上した上で、従来
よりも薄型化することができる。

【0014】第1発明の一形態による半導体装置は、
前記封止樹脂層および前記封止樹脂層が形成されている
領域の前記テープ基材を貫通し、上端が該封止樹脂層の
上面に露出し、下端が前記金属配線層に電気的に接続し
ている導体柱を更に含む構造か、あるいは前記封止樹
脂層に代えて、前記半導体素子が搭載された領域以外の
前記テープ基材上面に接合され該半導体素子の側面を間
隙を介して取り囲む絶縁性の枠体と、該間隙内を充填し
て該半導体素子の側面周囲を封止する封止樹脂層とを含
み、該枠体および該枠体が接合されている領域の該テー
プ基材を貫通し、上端が該枠体の上面に露出し、下端が
前記金属配線層に電気的に接続している導体柱を更に含
む構造である。

【0015】上記またはの構造は、積層型半導体装
置の製造に適用すると特に有利である。これにより製造
される第1発明の積層型半導体装置は、上記または上
記の半導体装置が複数層に積層され、各層の半導体装
置同士が、前記導体柱の上端と前記外部接続端子の下端
とで相互に電気的に接続されている構造である。第1発
明の半導体装置においては、前記半導体素子のアクティ
ブ面から下方に延びた接続端子は、典型的には金または
銅のバンプから成る。

【0016】第1発明の半導体装置においては、前記ソ
ルダレジスト層の開口を充填して貫通する外部接続端子
は、半導体装置の用途あるいは顧客の要望に応じてペリ
フェラルまたはエリアアレイの形態で配置される。第1
発明の半導体装置においては、前記接続端子と前記テー
プ基材の貫通孔の内壁との間隙を、該貫通孔のほぼ上端
の位置まで前記充填材が充填していることが望ましい。
すなわち、充填材の量は、後から挿入される半導体素子
の接続端子との合計体積が、テープ基材の貫通孔(底部
を金属配線が画定)の容積とほぼ等しくなるように設定
する。これにより、接続端子と金属配線との接続が確実
に成され、同時に、余分な導電性材料が貫通孔上端から
溢れることが防止される。導電性材料としては、低融点
金属または導電性ペーストを用いることができる。

【0017】第1発明の製造方法においては、テープ基
材上に形成された多数の半導体パッケージ単位の高さが
均一に揃っているので、前記封止樹脂層を形成した後、
前記研削および研磨の前または後に、容易に一括して電
気的試験を行うができる。第1発明の製造方法に用いる
テープ基材は、前記複数の半導体パッケージ単位を含み
得るサイズであって、直径2インチから12インチまで
のディスク状であることが望ましい。これにより、同サ
イズの半導体ウェハを処理する既存の研削機や切断機等
の設備を用いることができるので、その分、新規設備の
ための費用を低減できる。

【0018】第2発明の半導体装置は、下記の部材〜
: 上面に金属配線を有する絶縁性テープ基材、 該テープ基材の上面に、背面を上方に露出し且つアク
ティブ面を下方に向けて搭載された半導体素子であっ
て、該アクティブ面から下方へ突起した接続端子の下端
が該金属配線の上面に接続している半導体素子、 該テープ基材の上面に形成され、該半導体素子の側面
周囲を封止し且つ該半導体素子の該アクティブ面と該テ
ープ基材の上面との間隙を充填する封止樹脂層、および 下記(A)および(B)の少なくとも一方: (A)該金属配線の上面から上方に延びて該半導体素子
の側面周囲の封止樹脂層を貫通し上端が上方に露出した
導体柱、および (B)該金属配線の下面から下方に延びて該テープ基材
を貫通し下端が下方に露出した外部接続端子、を含むこ
とを特徴とする。典型的には、前記封止樹脂層の上面と
前記半導体素子の背面が同一平面を成している。

【0019】第2発明の半導体装置の製造方法は、部材
として(A)導体柱と(B)外部接続端子の一方また
は両方を備える3つの場合に応じて、下記の(1)〜
(3)の形態をとる。 (1)部材として(A)導体柱を備えた第2発明の半
導体装置の製造方法は、複数の半導体パッケージ単位を
含み得る面積を有し、上面に前記金属配線を備えたテー
プ基材を準備し、複数の半導体パッケージ単位を構成す
る必要個数の前記半導体素子の前記アクティブ面の前記
接続端子を、上記テープ基材の上記金属配線の上面に接
合することにより、該半導体素子を該テープ基材の上面
に搭載し、該金属配線の上面に下端が接合した導体柱を
形成し、該金属配線および該導体柱を含めて該半導体素
子の側面周囲を封止し且つ該半導体素子の該アクティブ
面と該テープ基材の上面との間隙を充填する封止樹脂層
を形成し、その後、該封止樹脂層の上部および該半導体
素子の背面側部分を研削および研磨して所定の厚さとす
ると共に該導体柱の上端を上方に露出させ、次いで、該
テープ基材を前記半導体パッケージ単位に切り分けて個
々の半導体装置とすることを特徴とする。

【0020】(2)部材として(B)外部接続端子を
備えた第2発明の半導体装置の製造方法は、複数の半導
体パッケージ単位を含み得る面積を有し、上面に前記金
属配線を備え、前記外部接続端子に対応する位置に厚さ
方向の貫通孔を有し、該金属配線の下面が該貫通孔の上
端を画定しているテープ基材を準備し、複数の半導体パ
ッケージ単位を構成する必要個数の前記半導体素子の前
記アクティブ面の前記接続端子を、上記テープ基材の上
記金属配線の上面に接合することにより、該半導体素子
を該テープ基材の上面に搭載し、該金属配線を含めて該
半導体素子の側面周囲を封止し且つ該半導体素子の該ア
クティブ面と該テープ基材の上面との間隙を充填する封
止樹脂層を形成し、その後、下記工程(S1)および
(S2)をこの順または逆順に行い: (S1)該封止樹脂層の上部および該半導体素子の背面
側部分を研削および研磨して所定の厚さとする工程、お
よび (S2)上記貫通孔の上端を画定する上記金属配線の下
面から下方に延びて該貫通孔を充填して下方に下端を露
出した外部接続端子を形成する工程、次いで、該テープ
基材を前記半導体パッケージ単位に切り分けて個々の半
導体装置とすることを特徴とする。

【0021】(3)部材として(A)導体柱および
(B)外部接続端子を備えた第2発明の半導体装置の製
造方法は、複数の半導体パッケージ単位を含み得る面積
を有し、上面に前記金属配線を備え、前記外部接続端子
に対応する位置に厚さ方向の貫通孔を有し、該金属配線
の下面が該貫通孔の上端を画定しているテープ基材を準
備し、複数の半導体パッケージ単位を構成する必要個数
の前記半導体素子の前記アクティブ面の前記接続端子
を、上記テープ基材の上記金属配線の上面に接合するこ
とにより、該半導体素子を該テープ基材の上面に搭載
し、該金属配線の上面に下端が接合した導体柱を形成
し、該金属配線および該導体柱を含めて該半導体素子の
側面周囲を封止し且つ該半導体素子の該アクティブ面と
該テープ基材の上面との間隙を充填する封止樹脂層を形
成し、その後、下記工程(S1)および(S2)をこの
順または逆順に行い: (S1)該封止樹脂層の上部および該半導体素子の背面
側部分を研削および研磨して所定の厚さとする工程、お
よび (S2)上記貫通孔の上端を画定する上記金属配線の下
面から下方に延びて該貫通孔を充填して下方に下端を露
出した外部接続端子を形成する工程、次いで、該テープ
基材を前記半導体パッケージ単位に切り分けて個々の半
導体装置とすることを特徴とする。

【0022】第2発明によれば、半導体素子のアクティ
ブ面から下方に突起した接続端子の下端が、テープ基材
上面にある金属配線の上面に接続された構造としたこと
により、第1発明のようにテープ基材の貫通孔内で充填
材を介して接続端子と金属配線とが接続するよりも更に
簡潔な構造とすることができるので、薄型半導体装置の
生産性を更に高めることができる。

【0023】第2発明においても、第1発明と同様に、
テープ基材上に多数の半導体素子を固定し、半導体素子
の側面周囲を樹脂封止した状態で、半導体素子の背面お
よび封止樹脂層を上から研削および研磨して所定値まで
高さを低減できるので、個々の半導体チップは薄くせず
に厚い状態で取り扱うことができ、従来のように煩雑な
工程も特別なキャリアも必要とせず、多数の半導体パッ
ケージ単位をテープ基材に固定された一体として一括し
て製造でき、半導体パッケージとしての半導体装置の高
さを薄くかつ均一に揃えることができ、電気的試験も一
括して実行でき、製造工程を短縮し且つ製品歩留りを向
上した上で、従来よりも薄型化することができる。

【0024】第3発明の半導体装置は、下記の部材:所
定厚さの樹脂体、該樹脂体の内部に封止され、該樹脂体
の上面に背面を露出し、アクティブ面を下方に向けた半
導体素子、該樹脂体の下面に形成された金属配線、およ
び該半導体素子のアクティブ面から下方に延びて下端が
該金属配線の上面に接続している接続端子、を含むこと
を特徴とする。典型的には、前記樹脂体の上面と前記半
導体素子の背面が同一平面を成している。

【0025】第3発明の半導体装置を製造する第1の方
法は、複数の半導体パッケージ単位を含み得る面積を有
する金属基板の上面に、前記半導体素子のアクティブ面
を下方に向けて前記接続端子の先端を接合することによ
り、該半導体素子を該金属基板に搭載し、該金属基板の
上面全体を樹脂で覆うことにより、内部に該半導体素子
が封止され且つ下面に該金属基板が接合された樹脂体を
形成し、その後、下記工程(S1)および(S2)をこ
の順または逆順に行い: (S1)該樹脂体の上部および該半導体素子の背面側部
分を研削および研磨して所定の厚さとする工程、および (S2)該金属基板をパターニングすることにより、上
面が該接続端子の下端に接続された金属配線を、上記樹
脂体の下面に形成する工程、次いで、該樹脂体を前記半
導体パッケージ単位に切り分けて個々の半導体装置とす
ることを特徴とする。

【0026】第3発明の半導体装置を製造する第2の方
法は、複数の半導体パッケージ単位を含み得る面積を有
する金属基板の上面に、該金属基板とは異種の金属から
成る配線パターンを設けた複合金属板を作製する工程、
上記複合金属板の上記配線パターンの上面に、前記半導
体素子のアクティブ面を下方に向けて前記接続端子の先
端を接合することにより、該半導体素子を該複合金属板
に搭載し、該複合金属板の上面全体を樹脂で覆うことに
より、内部に該半導体素子が封止され且つ下面に該複合
金属板が接合された樹脂体を形成し、その後、下記工程
(S1)および(S2)をこの順または逆順で行い: (S1)該樹脂体の上部および該半導体素子の背面側部
分を研削および研磨して所定の厚さとする工程、および (S2)該複合金属板の該金属基板をエッチングにより
除去し、該配線パターンを残すことにより、上面が該接
続端子の下端に接続された該配線パターンから成る金属
配線を、上記樹脂体の下面に形成する工程、次いで、該
樹脂体を前記半導体パッケージ単位に切り分けて個々の
半導体装置とすることを特徴とする。

【0027】第3発明によれば、テープ基材を含まない
構造としたことにより、第1発明および第2発明よりも
更に薄型化できると同時に、部材数が少なく、より簡潔
な構造であるため更に高い生産性を達成できる。第3発
明においても、一体の樹脂体中に多数の半導体素子を封
止し、半導体素子の背面および樹脂体を上から研削およ
び研磨して所定値まで高さを低減できるので、個々の半
導体チップは薄くせずに厚い状態で取り扱うことがで
き、従来のように煩雑な工程も特別なキャリアも必要と
せず、多数の半導体パッケージ単位を樹脂体中に固定し
た一体として一括して製造でき、半導体パッケージとし
ての半導体装置の高さを薄くかつ均一に揃えることがで
き、電気的試験も一括して実行でき、製造工程を短縮し
且つ製品歩留りを向上した上で、従来よりも薄型化する
ことができる。

【0028】一つの望ましい形態においては、前記金属
配線を含めて前記樹脂体の下面全体を覆うソルダレジス
ト層と、該金属配線の下面に形成され上記ソルダレジス
ト層を貫通して下方に突き出ている接続バンプとを更に
含む。

【0029】別の望ましい形態においては、前記金属配
線の上面から前記樹脂体を貫通して上方に延び、上端が
該樹脂体の上面に露出している複数の導体柱を更に含
む。この形態により、半導体装置が複数層に積層され、
各層の半導体装置同士が、前記導体柱の上端と前記金属
配線の下面とで上記接続バンプを介して相互に電気的に
接続されている素子積層型半導体装置が容易に得られ
る。

【0030】他の望ましい形態においては、前記導体柱
の側面が前記樹脂体の側面に露出している。この形態に
より、半導体装置が側面で相互に接続されており、側方
に隣接する半導体装置同士が、前記樹脂体の側面に露出
した導体柱の側面同士で相互に電気的に接続されている
素子並列型半導体装置が容易に得られる。

【0031】更にもう一つの望ましい形態においては、
前記導体柱の側面が前記樹脂体の側面に露出している。
この形態により、半導体装置が複数層に積層され且つ側
面で相互に接続されており、各層の半導体装置同士が、
前記導体柱の上端と前記金属配線の下面とで接続バンプ
を介して相互に電気的に接続されており、且つ側方に隣
接する半導体装置同士が、前記樹脂体の側面に露出した
導体柱の側面同士で相互に電気的に接続されている素子
積層並列型半導体装置が容易に得られる。

【0032】上記各望ましい形態によれば、個々の半導
体装置を検査し、良品のみを選択し積層および/または
側方接続して素子積層型、素子並列型、素子積層並列型
の半導体装置を製造することができるので、製品歩留り
を更に高めることができる。

【0033】一形態においては、前記樹脂体の内部に封
止され、該金属配線と直接接続しているキャパシタを更
に含むことができる。望ましくは、前記キャパシタは対
向平板型であり、各平板の板面が前記樹脂体の厚さ方向
に対して垂直である。

【0034】一形態においては、前記樹脂体中に無機フ
ィラーが分散している。これにより樹脂体の熱膨脹係数
および熱伝導率を所望値に調製することができる。

【0035】

【実施例】以下、添付図面を参照し本発明を実施例によ
り詳細に説明する。 〔実施例1〕図3(1)および(2)に、第1発明によ
る半導体装置の一例を(1)断面図および(2)上面図
でそれぞれ示す。

【0036】図示した半導体装置20は、厚さ方向の貫
通孔22を有する絶縁性のテープ基材21の上面に、半
導体素子23が背面23Bを上方に露出し且つアクティ
ブ面23Aを下方に向けて接合されている。半導体素子
23が接合された領域21X以外のテープ基材上面領域
21Yには、封止樹脂層24が形成されおり、半導体素
子23の側面周囲を封止している。テープ基材21の下
面に形成された金属配線25が、テープ基材21の貫通
孔22の下端を塞いで底部を画定している。厚さ方向の
貫通孔27を有するソルダレジスト層26が、金属配線
25およびテープ基材21の下面を覆っている。金属配
線25の下面から隆起した外部接続端子28が、ソルダ
レジスト層26の貫通孔27を充填して貫通し下方に突
出している。半導体素子23のアクティブ面23Aから
下方に延びた接続端子29が、テープ基材21の貫通孔
内に挿入されている。接続端子29とテープ基材21の
貫通孔22の内壁との間隙に充填された低融点金属の充
填材30によって、接続端子29と金属配線25とが電
気的に接続されている。

【0037】充填材30としては、低融点金属に代えて
導電ペーストを用いてもよい。導電ペーストとしては、
ポリイミド樹脂やエポキシ樹脂中に銀または銅の粒子を
分散させた銀ペーストまたは銅ペーストが一般的に用い
られる。これらの導電ペーストをスクリーン印刷等によ
り貫通孔内に充填する。図示の例では、半導体素子23
の背面と封止樹脂層24の上面は同一平面上にあるが、
封止樹脂層24が半導体素子23の側面周囲を封止して
いる限り必ずしも同一平面でなくともよく、半導体素子
23の側面から離れた部位では封止樹脂層24の高さが
半導体素子23の背面より低くてもよい。

【0038】図3に示した第1発明の半導体装置の製造
方法の一例を、図4〜図9を参照して以下に説明する。
図4に最初に準備する初期構造を示す。テープ基材21
は、複数の半導体パッケージ単位を含み得る面積を有
し、下面に金属配線層25およびソルダレジスト層26
を備えている。テープ基材21としては、各種の有機材
料あるいは高分子材料を用いることができるが、一般に
ポリイミドフィルム、ガラスやアラミド等の繊維で強化
したエポキシフィルムあるいはBT(ビスマレイミドト
リアジン)フィルム、PPE(ポリフェニレンエーテ
ル)フィルム等の樹脂フィルムあるいは樹脂シートが適
している。テープ基材21の厚さは、基材として必要な
強度および剛性が確保される限り薄い方が半導体装置の
薄型化にとっては望ましく、一般には25μm〜100
μmの範囲、特に75μm前後が用いられる。

【0039】テープ基材21にパンチング等により貫通
孔22を形成した後、片面に金属配線層25を形成する
ための銅箔を貼り付ける。あるいは、テープ基材21と
銅箔とが一体化された銅箔付テープを用い、テープ基材
21部分にレーザ加工を施すことにより、テープ基材2
1を貫通し銅箔を底部とする孔を形成してもよい。銅箔
付テープは、銅箔にポリイミド等の樹脂の塗布により絶
縁層を形成したものである。

【0040】次に、テープ基材21の貫通孔22(金属
配線層25により底部が画定)に、低融点金属の充填材
30を不完全に充填する。すなわち、後工程で半導体素
子21の接続端子29を挿入したときに、充填材30が
接続端子29と貫通孔22の内壁との間隙を貫通孔22
のほぼ上端まで満たすような充填量とする。充填材30
の低融点金属としては、銀−錫合金(Ag−Sn)、鉛
−錫合金(Pb−Sn)、銀−錫−銅合金(Ag−Sn
−Cu)、これらにビスマス(Bi)やアンチモン(S
b)を含む合金等を用いることができる。充填は、銅箔
を給電層として用いた電解めっきにより行うことが望ま
しいが、はんだペーストのスクリーン印刷によって行う
こともできる。

【0041】次いで、上記の銅箔をエッチングによりパ
ターニングして金属配線層25を形成する。金属配線層
25の形成後に、貫通孔27を有するソルダレジスト層
26を形成する。貫通孔27を有するソルダレジスト層
26の形成は、一般的には感光性レジストの塗布、露
光、現像により行う。外部接続端子の個数(貫通孔27
の個数)が少なく、外部接続端子間のピッチが十分大き
い場合には、樹脂のスクリーン印刷によって行うことが
できる。ソルダレジスト層26の貫通孔27は、製造す
る半導体装置20の用途に応じてペリフェラルまたはエ
リアアレイ状に形成する。

【0042】次に、図5に示すように、テープ基材21
の上面に液状あるいは半硬化状態の樹脂から成る絶縁性
コーティング31を塗布する。半硬化状態の絶縁性コー
ティング31は半導体素子を接着する作用がある。次い
で、図6に示すように、硬化前のコーティング31の上
に半導体素子23を配置して接合する。すなわち、複数
の半導体パッケージ単位を構成する必要個数の半導体素
子23の接続端子29をテープ基材21の対応する貫通
孔22に各々挿入して、接続端子29と貫通孔22の内
壁との間隙を貫通孔22のほぼ上端まで低融点金属30
により充填させると共に、半導体素子23をテープ基材
21の上面に接合して搭載する。これは、半導体素子2
3を低融点金属30の融点近傍の温度に加熱して、接続
端子29を貫通孔22内の低融点金属30中に押し込む
ことにより行う。

【0043】半導体素子23の接続端子29は、金また
は銅のバンプとして形成することが望ましい。接続端子
29が周縁領域に配置されている半導体素子23の場合
には、一般にワイヤボンディング法を利用したスタッド
バンプとして接続端子29を形成する。接続端子29が
中央部のアクティブ領域に配置されている半導体素子2
3の場合には、スタッドバンプ形成による機械的衝撃を
避ける観点から、めっき法により接続端子29を形成す
ることが望ましい。めっき法は、半導体素子上に再配線
部を伴いエリアアレイ状にバンプを形成する場合に特に
有利である。スタッドバンプは金で形成することが望ま
しく、めっきバンプは保護めっき層を備えた銅ポストと
して形成することが望ましい。

【0044】接続端子すなわちバンプ29のサイズは、
半導体装置20の設計厚さに応じて任意に設定できる。
一例においては、バンプ29は底部の直径が70μm、
高さ30〜60μmである。その場合、バンプ29の形
成における位置決め精度を考慮すると、バンプ29が挿
入されるテープ基材21の貫通孔22は直径90〜15
0μm程度の範囲が適当である。

【0045】次に、図7に示すように、半導体素子23
が搭載された領域以外のテープ基材21の上面を覆い且
つ少なくとも半導体素子23の側面周囲を封止する封止
樹脂層24を形成する。なお、図7〜図9においては、
非常に薄い絶縁性コーティング31は封止樹脂層24と
一体として図示し、別個の図示は省略した。図7には、
封止樹脂層24は半導体素子23も覆い、全体がほぼ同
一厚さに形成されている態様を示した。ただし別の態様
として、図8に示したように、この工程段階において封
止樹脂層24は半導体素子23を必ずしも覆う必要はな
く、半導体素子23の側面との接触部は封止樹脂層24
の厚さを半導体素子23の高さと同等とし、半導体素子
23から離れた領域ではこれより薄くてもよい。すなわ
ち、この工程段階で形成する封止樹脂層24の厚さは、
次工程で行う研削および研磨後に半導体素子23の側面
周囲を完全に封止できる厚さで残るように設定すればよ
い。

【0046】次に、図9に示すように、封止樹脂層24
の上部および半導体素子23の背面23B側部分を研削
および研磨して所定の厚さとする。これにより、例えば
図7あるいは図8の状態で500μm程度であった半導
体素子23を50〜100μm程度に薄くすることがで
きる。その結果、半導体装置20は、120〜300μ
m程度に薄くできる。これは、従来最も多用されている
TSOP(Thin-Small-Outline Package)の厚さ120
0μm程度と比較すると、1/4以下の厚さである。

【0047】研削および研磨後に、ソルダレジスト層2
6の貫通孔27内に、ソルダレジスト層26の下面から
突き出た外部接続端子28を形成する。これは、はんだ
ボールの搭載またははんだペーストのスクリーン印刷の
後、リフローすることにより行う。最後に、図9に破線
で示した各位置で半導体パッケージ単位uに切り分ける
ことにより、個々の半導体装置20(図3)が得られ
る。

【0048】〔実施例2〕図10(1)および(2)
に、第1発明による半導体装置の他の例を(1)断面図
および(2)上面図でそれぞれ示す。図3に示す実施例
1の構造と対応する部分には図3中と同じ参照番号を付
した。図示した半導体装置40は、図3に示した構造に
加えて、低融点金属の導体(導体柱)32を更に含む。
導体32は、半導体素子23の側面周囲を封止する封止
樹脂層24および封止樹脂層24が形成されている領域
のテープ基材21を貫通し、上端が封止樹脂層24の上
面に露出し、下端が金属配線層25に電気的に接続して
いる。

【0049】図10の半導体装置40は、図11に示し
たように複数層積層して薄型の積層型半導体装置44を
有利に形成できる。すなわち、下層の半導体装置40の
低融点金属の導体32の上端と、上層の半導体装置40
の外部接続端子28の下端とを接続することにより、積
層構造全体として複数(この例では3個)の半導体素子
23を含む一体の回路から成る1つの半導体装置44を
構成する。半導体装置40の積層は、下記のようにして
行うことができる。

【0050】すなわち、半導体装置の外形を有する治具
(外形ガイド)で複数の半導体装置を位置決めしながら
積層し、積層方向に適当な荷重を負荷した状態で一括し
てリフローすることにより積層型半導体装置が得られ
る。あるいは、個々の半導体装置に設けたガイド孔にピ
ンを通して位置決めしながら複数の半導体装置を積層
し、積層方向に適当な荷重を負荷した状態で一括してリ
フローしてもよい。

【0051】図10に示した第1発明の半導体装置の製
造方法の一例を、図12〜16を参照して以下に説明す
る。図4〜図9に示す実施例1の構造に対応する部分に
は図4〜図9中と同じ参照番号を付した。図12に示し
た初期構造は、テープ基材21に貫通孔22の他に貫通
孔33が形成されている以外は、図4に示した実施例1
の初期構造と同様である。貫通孔22は実施例1と同様
に半導体素子23の接続端子29に対応する位置に設け
てあり、貫通孔33は半導体素子23の側面周囲を封止
する封止樹脂層24の形成領域内に設けてある。通常、
貫通孔33は貫通孔22に対して直径が数倍の大きさで
ある。例えば、貫通孔22が直径25〜100μm程度
であるのに対して、貫通孔33は直径500μm程度で
ある。金属配線層25によって底面を画定された貫通孔
33内に、少量のフラックス34を配置する。図12に
示した初期構造の他の部分については、実施例1と同様
の処理によって形成する。

【0052】次に、図13に示したように、貫通孔33
内に、封止樹脂層24の上面から突き出た低融点金属の
導体32を形成する。これは、貫通孔33内のフラック
ス34上に、低融点金属の球(例えば、はんだボール)
を載せ、リフローすることにより行う。その後、実施例
1と同様にして絶縁性のコーティング31を形成する。

【0053】次に、図14に示すように、実施例1と同
様にして、硬化前のコーティング31の上に半導体素子
23を配置して接合する。これに伴い、半導体素子23
のアクティグ面23Aから隆起した接続端子29が、テ
ープ基材21の貫通孔22内に挿入され、低融点金属3
0の中に押し込まれる。次に、図15に示すように、半
導体素子23が搭載された領域以外のテープ基材21の
上面を覆い且つ少なくとも半導体素子23の側面周囲を
封止する封止樹脂層24を形成する。図15〜図16に
おいて、絶縁性のコーティング31は図示を省略した。

【0054】図15には、封止樹脂層24は半導体素子
23も覆い、全体がほぼ同一厚さに形成されている態様
を示した。ただし、実施例1について図8に示したよう
に、この工程段階においては封止樹脂層24は半導体素
子23を必ずしも覆う必要はなく、半導体素子23の側
面との接触部は封止樹脂層24の厚さを半導体素子23
の高さと同等とし、半導体素子23から離れた領域では
これより薄くてもよい。すなわち、この工程段階で形成
する封止樹脂層24の厚さは、次工程で行う研削および
研磨後に半導体素子23の側面周囲を完全に封止できる
厚さで残るように設定すればよい。

【0055】次に、図16に示すように、封止樹脂層2
4の上部、導体32の頂部および半導体素子23の背面
23B側部分を研削および研磨して所定の厚さとする。
研削および研磨後に、ソルダレジスト層26の貫通孔2
7内に、実施例1と同様にして外部接続端子28を形成
する。最後に、図16に破線で示した各位置で半導体パ
ッケージ単位uに切り分けることにより、個々の半導体
装置40(図10)が得られる。

【0056】〔実施例3〕図17(1)および(2)
に、第1発明による半導体装置のもう一つの例を(1)
断面図および(2)上面図でそれぞれ示す。図3に示す
実施例1の構造と対応する部分には図3中と同じ参照番
号を付した。図示した半導体装置60は、図3に示した
構造における封止樹脂層24に代えて、半導体素子23
が搭載された領域以外のテープ基材21上面に接合され
半導体素子23の側面を間隙Gを介して取り囲む絶縁性
の枠体36と、間隙G内を充填して半導体素子23の側
面周囲を封止する封止樹脂層24とを含み、枠体36お
よび枠体36が接合されている領域のテープ基材21を
貫通し、上端が枠体36の上面に露出し、下端が金属配
線層25に電気的に接続している低融点金属の柱状の導
体(導体柱)32を更に含む構造である。

【0057】図17の半導体装置60は、図18に示し
たように複数層積層して薄型の積層型半導体装置66を
有利に形成できる。すなわち、下層の半導体装置60の
低融点金属の柱状の導体32の上端と、上層の半導体装
置60の外部接続端子28の下端とを接続することによ
り、積層構造全体として複数(この例では3個)の半導
体素子23を含む一体の回路から成る1つの半導体装置
66を構成する。半導体装置60の積層は、実施例2と
同様にして行うことができる。

【0058】図17に示した第1発明の半導体装置60
の製造方法の一例を、図19〜22を参照して以下に説
明する。図4〜図9に示す実施例1の構造に対応する部
分には図4〜図9中と同じ参照番号を付した。図19に
示した初期構造は、図4に示した構造に加えて、テープ
基材21の上面に、半導体素子23を搭載する領域に開
口37を有する絶縁性基材36が接合されており、テー
プ基材21および絶縁性基材36を貫通して柱状の導体
32が形成されている。開口37は、図17(2)に示
したように、間隙Gを介して半導体素子23を収容し得
る形状および寸法になっている。テープ基材21の貫通
孔22は実施例1と同様に半導体素子の接続端子29に
対応する位置に設けてある。

【0059】絶縁性基材36はテープ基材21と同じ外
形のテープ状であり、パンチング等により開口37を形
成した後に、テープ基材21の上面に接合される。その
後、柱状導体32を形成する位置に、レーザー加工によ
り絶縁性基材36およびテープ基材21を貫通する貫通
孔を開口する。次いで、金属配線層25にパターニング
する前の銅箔を給電層として用いた孔埋めめっきによ
り、柱状導体32を形成する。図19の初期構造の他の
部分については、実施例1と同様の処理により形成す
る。通常、柱状導体32は貫通孔22に対して直径が数
倍の大きさである。例えば、貫通孔22が直径25〜1
00μm程度であるのに対して、柱状導体32は直径5
00μm程度である。次に、図20に示すように、開口
37内に露出したテープ基材21の上面に絶縁性のコー
ティング31を形成した後、実施例1と同様にして、硬
化前のコーティング31の上に半導体素子23を配置し
て接合する。これに伴い、半導体素子23のアクティグ
面23Aから隆起した接続端子29が、テープ基材21
の貫通孔22内に挿入され、低融点金属30の中に押し
込まれる。

【0060】次に、図21に示すように、半導体素子2
3と絶縁性基材36の開口37との間隙Gを、封止樹脂
層24で封止する。これにより半導体素子23の側面周
囲が封止される。図21〜図22において、絶縁性のコ
ーティング31は図示を省略した。次に、図22に示す
ように、絶縁性基材36の上部、封止樹脂層24の上
部、導体32の頂部および半導体素子23の背面23B
側部分を研削および研磨して所定の厚さとする。

【0061】研削および研磨後に、ソルダレジスト層2
6の貫通孔27内に、実施例1と同様にして外部接続端
子28を形成する。最後に、図22に破線で示した各位
置で半導体パッケージ単位uに切り分けることにより、
個々の半導体装置60(図17)が得られる。 〔実施例4〕図23に、テープ基材21を含む初期構造
として、直径2インチから12インチまでのディスク状
のものを用いて製造した、切り分け前の構造を示す。こ
のような形状および寸法の初期構造を用いることによ
り、同サイズの半導体ウェハを処理する既存の研削機や
切断機等の設備を用いることができるので、その分、新
規設備のための費用を低減できる。図23には、実施例
3の構造の半導体素子を製造する場合を示したが、もち
ろん実施例1および実施例2の場合にも同様に適用でき
る。

【0062】〔実施例5〕図24(1)、(2)および
(3)に、第2発明による半導体装置の一例を(1)断
面図、(2)断面図および(3)上面図でそれぞれ示
す。実施例1〜4の構造と対応する部分には、これら実
施例における参照番号に100を加算した参照番号を付
した(以降の実施例においても同様)。図示した半導体
装置101は、絶縁性テープ基材121の上面に、金属
配線125が形成されており、半導体素子123が背面
123Bを上方に露出しアクティブ面123Aを下方に
向けて搭載されている。半導体素子123のアクティブ
面123Aから下方へ突起した接続端子129の下端が
金属配線125の上面に接続してる。テープ基材121
の上面に形成された封止樹脂層124が、半導体素子1
23の側面周囲を封止し且つ半導体素子123のアクテ
ィブ面123Aとテープ基材121の上面との間隙を充
填している。

【0063】導体柱132が、金属配線125の上面か
ら上方に延びて半導体素子123の側面周囲の封止樹脂
層124を貫通し、上端を上方に露出している。導体柱
132は、図24(1)に示したようにほぼボール状
(より正確にはエンタシス状)であってもよいし、図2
4(2)に示したように直棒状であってもよい。導体柱
132は、銅またはニッケル等の金属の柱またはボール
であり、望ましくははんだ等の低融点金属のボールであ
る。このはんだとしては、銀−錫合金(Ag−Sn)、
鉛−錫合金(Pb−Sn)、銀−錫−銅合金(Ag−S
n−Cu)、これらにビスマス(Bi)やアンチモン
(Sb)を含むはんだを用いることができる。

【0064】図25を参照して、図24に示した半導体
装置101の製造方法を説明する。本実施例は、実施例
1〜4と同様に多数の半導体パッケージ単位について一
括して製造する場合に適用できるが、以下においては、
説明を簡潔にするために、単一の半導体パッケージ単位
について製造する形で説明する。先ず、図25(1)に
示すように、アクティブ面123Aに接続端子129を
備えた半導体素子123と、上面に金属配線125を備
えたテープ基材121を準備する。接続端子129の形
成方法、テープ基材121の材料構成、金属配線125
の形成方法は、実施例1と同様である。

【0065】次に、図25(2)に示すように、半導体
素子123のアクティブ面123Aの接続端子129
を、テープ基材121の金属配線125の上面に接合す
ることにより、半導体素子123をテープ基材121の
上面に搭載する。この接合(搭載)は下記のようにして
行うことができる。予め、めっき等により金属配線12
5の所定位置に形成した金属(はんだ)層に接続端子1
29を加熱圧接するか、または、金属配線125上の金
めっき上に金バンプから成る接続端子129を載せて超
音波印加により直接接合または異方導電性フィルムかペ
ーストを介して接合する。

【0066】次に、図25(3)に示すように、金属配
線125の上面に下端が接合した導体柱132を形成す
る。図示の例では、導体柱132は図24(2)に示し
たほぼボール状(より正確にはエンタシス状)であり、
はんだボールである。はんだボールを用いた導体柱13
2の形成は、金属配線125上面の所定箇所に、はんだ
ボールを搭載するか、またははんだペーストをスクリー
ン印刷した後に、リフローすることにより行うことがで
きる。導体柱132は図24(2)に示した直棒状であ
ってもよい。直棒状の導体柱132の形成は下記のよう
にして行うことができる。表面にはんだめっき、錫(S
n)めっき、インジウム(In)めっき等を施した金
属、好ましくは銅、の棒状体を、金属配線125上面の
所定箇所に加熱加圧により接合するか、または、予め金
属配線125上面の所定箇所にはんだ等のめっきを施し
た上に上記棒状体を搭載し、リフローする。

【0067】次に、図25(4)に示すように、封止樹
脂層124を形成する。封止樹脂層124は、金属配線
125および導体柱132を含めて半導体素子123の
側面周囲を封止し且つ半導体素子123のアクティブ面
123Aとテープ基材121の上面との間隙を充填す
る。封止樹脂層124の形成は、モールディングまたは
ポッティングにより行うことができる。

【0068】次に、図25(5)に示すように、封止樹
脂層124の上部および半導体素子123の背面側部分
を研削および研磨して所定厚さとし、導体柱132の上
端を上方に露出させる。図25(4)の工程で、封止樹
脂層124の上面は半導体素子123の上面(背面)と
同一平面としてあるが、必ずしもその必要はなく、図2
5(5)の研削・研磨により半導体素子123を含めた
全体を所定厚さとしたときに導体柱132の上端が上方
に露出するように封止樹脂層124の厚さを設定すれば
よい。

【0069】図25には単一の半導体パッケージ単位に
ついてのみ示したが、実際には複数の半導体素子パッケ
ージ単位を含み得る面積のテープ基材121を用いて、
図25(1)〜(5)の工程を行うことにより、多数の
半導体パッケージ単位を一括して製造することができ
る。その場合、最後にテープ基材121を半導体パッケ
ージ単位に切り分けて個々の半導体装置101(図2
4)を得ることができる。

【0070】〔実施例6〕図26(1)および(2)
に、第2発明による半導体装置の他の例を(1)断面図
および(2)上面図でそれぞれ示す。本実施例の半導体
装置102においては、実施例5の導体柱132の代わ
りに、外部接続端子128が、金属配線125の下面か
ら下方に延びてテープ基材121を貫通して下方に突出
している。それ以外は実施例5と同じ構造である。外部
接続端子128の材料は、導体柱132に用いるのと同
じ材料から選択できる。

【0071】図27を参照して、図26に示した半導体
装置102の製造方法を説明する。本実施例は、実施例
1〜4と同様に多数の半導体パッケージ単位について一
括して製造する場合に適用できるが、以下においては、
説明を簡潔にするために、単一の半導体パッケージ単位
について製造する形で説明する。先ず、図27(1)に
示すように、アクティブ面123Aに接続端子129を
備えた半導体素子123と、テープ基材121を準備す
る。テープ基材121は、上面に金属配線125を備
え、外部接続端子128に対応する位置に厚さ方向の貫
通孔121Hを有し、金属配線125の下面が貫通孔1
21Hの上端を塞いで画定している。接続端子129の
形成方法、テープ基材121の材料構成、金属配線12
5の形成方法は、実施例1と同様である。貫通孔121
Hの形成方法は、実施例1の貫通孔22と同様である。

【0072】次に、図27(2)に示したように、実施
例5の図25(2)の工程と同様にして、テープ基材1
21の上面に半導体素子を搭載する。

【0073】次に、図27(3)に示したように、実施
例5の図25(4)の工程と同様に封止樹脂層124を
形成する。

【0074】次に、図27(4)に示すように、封止樹
脂層124の上部および半導体素子123の背面側部分
を研削および研磨して所定厚さとする。図27(3)の
工程で、封止樹脂層124の上面が半導体素子123の
上面(背面)より高く、半導体素子123全体が封止樹
脂層124の内部に埋め込まれた状態としてあるが、必
ずしもその必要はなく、後の研削および研磨により、半
導体素子123を含めた全体を所定厚さとすることがで
きるように封止樹脂層124の厚さを設定すればよい。

【0075】次に、図27(5)に示すように、外部接
続端子128を形成する。外部接続端子128は、貫通
孔121Hの上端を画定する金属配線125の下面から
下方に延びて貫通孔121Hを充填し下方に突出してい
る。図27(4)の研削・研磨工程と、図27(5)の
外部接続端子形成工程の順番は、この順でもよいし逆順
でもよい。

【0076】図27には単一の半導体パッケージ単位に
ついてのみ示したが、実際には複数の半導体素子パッケ
ージ単位を含み得る面積のテープ基材121を用いて、
図27(1)〜(5)の工程を行うことにより、多数の
半導体パッケージ単位を一括して製造することができ
る。その場合、最後にテープ基材121を半導体パッケ
ージ単位に切り分けて個々の半導体装置102(図2
6)を得ることができる。

【0077】〔実施例7〕図28(1)および(2)
に、第2発明による半導体装置のもう一つの例を(1)
断面図および(2)上面図でそれぞれ示す。本実施例の
半導体装置103においては、実施例5の導体柱132
と実施例6の外部接続端子128を共に設けてある。本
実施例の半導体装置103を製造する方法は、実施例5
の製造工程と実施例6の製造工程とを組み合わせた方法
である。図25および図27を参照して、図28に示し
た半導体装置103の製造方法を説明する。図28に示
した半導体装置103は複数層積層して用いることがで
きる。

【0078】先ず、実施例6と同様に、図27(1)に
示す半導体素子123とテープ基材121を準備し、図
27(2)に示すようにテープ基材121の上面に半導
体素子を搭載する。

【0079】次に、図25(3)に示すように金属配線
125の上面に下端が接合した導体柱132を形成し、
図25(4)に示すように封止樹脂層124を形成す
る。その後、図27(4)の研削・研磨工程と図27
(5)の外部接続端子形成工程とをこの順または逆順で
行うことにより、図28の半導体装置103が得られ
る。

【0080】ここでは単一の半導体パッケージ単位につ
いて説明したが、実際には複数の半導体素子パッケージ
単位を含み得る面積のテープ基材121を用いて、上記
の工程を行うことにより、多数の半導体パッケージ単位
を一括して製造することができる。その場合、最後にテ
ープ基材121を半導体パッケージ単位に切り分けて個
々の半導体装置103(図28)を得ることができる。

【0081】以上で説明した第1発明および第2発明に
よる半導体装置はテープ基材を含む構造である。以下
に、テープ基材を含まない構造の第3発明による半導体
装置の実施例を説明する。 〔実施例8〕図29(1)および(2)に、第3発明に
よる半導体装置の一例を断面図で示す。図29(1)に
示した半導体装置104は、所定厚さの樹脂体124の
内部に半導体素子123が封止されており、半導体素子
123は背面123Bを樹脂体124の上面に露出し、
アクティブ面123Aを下方に向けている。樹脂体12
4の下面には金属配線125が形成されており、半導体
素子123のアクティブ面123Aから下方に延びた接
続端子129が金属配線125の上面に接続している。
樹脂体124の上面と半導体素子123の背面123B
は同一平面を成している。接続端子129は、金のスタ
ッドバンプ、めっきバンプ等として形成できる。

【0082】図29(2)に示した半導体装置104’
は、図29(1)の半導体装置104の構造において、
金属配線125を含めて樹脂体124の下面をソルダレ
ジスト層126が覆っており、金属配線125の下面に
形成された接続バンプ128がソルダレジスト層126
を貫通して下方に突き出ている。

【0083】図30を参照して、図29に示した半導体
装置104および104’の製造方法を説明する。本実
施例は、実施例1〜4と同様に多数の半導体パッケージ
単位について一括して製造する場合に適用できるが、以
下においては、説明を簡潔にするために、単一の半導体
パッケージ単位について製造する形で説明する。先ず、
図30(1)に示すように、半導体素子123のアクテ
ィブ面123Aに形成された接続端子129の先端を、
超音波接合や、インジウム等の低融点金属を介した合金
接合などの方法により、Al箔、Cu箔、金めっきで配
線を形成した銅箔、Cu張りAl箔などの金属基板12
5Mの上面に接合することにより、半導体素子123を
金属基板125M上に搭載する。

【0084】次に、図30(2)に示すように、金属基
板125Mの上面全体を樹脂で覆うことにより、樹脂体
124を形成する。樹脂体124は内部に半導体素子1
23を封止しており、下面が金属基板125Mと接合し
ている。樹脂体124としては、エポキシ樹脂、ポリイ
ミド樹脂、シアノエステル樹脂、多環芳香族系樹脂を用
いることができ、特にエポキシ樹脂が望ましい。樹脂体
124の熱膨張係数および熱伝導率を調整するために、
無機フィラーとして、シリカ、アルミナ、窒化アルミニ
ウム等のセラミック粒子を分散させることができる。分
散量は、所望の熱膨張係数および熱伝導率の値に応じて
設定する。粒径は2〜10μm で粒子形状は球状に近い
ほど望ましい。

【0085】次に、図30(3)に示すように、金属基
板125Mをパターニングすることにより、樹脂体12
4の下面に金属配線125を形成する。金属配線125
は上面が接続端子129に接続している。次に、樹脂体
124の上部および半導体素子123の背面側部分を研
削および研磨して所定厚さとする。以上の工程により、
図29(1)に示した半導体装置104が完成する。

【0086】更に、図30(3)の工程の次に、図30
(4)に示すように、金属配線125を含めて樹脂体1
24の下面全体を覆うソルダレジスト層126を形成
し、ソルダレジスト層126に貫通孔127を形成す
る。貫通孔127は下端が開口し、上端が金属配線12
5の下面により塞がれて画定されている。

【0087】次に、図30(5)に示したように、樹脂
体124の上部および半導体素子123の背面側部分を
研削および研磨して所定厚さとする。

【0088】次に、図30(6)に示すように、貫通孔
127を充填して下方に突き出た外部接続端子128を
形成する。これは、図25(3)に示した導体柱132
と同様に、はんだボールの搭載か、はんだペースト印刷
後リフローすることにより行う。なお、図30(5)の
研削・研磨工程と図30(6)の外部接続端子形成工程
とは逆順に行ってもよい。これにより、図29(2)に
示した半導体装置104’が完成する。

【0089】ここでは単一の半導体パッケージ単位につ
いて説明したが、実際には複数の半導体素子パッケージ
単位を含み得る面積の金属基板125Mを用いて、上記
の工程を行うことにより、多数の半導体パッケージ単位
を一括して製造することができる。その場合、最後に金
属基板125Mを半導体パッケージ単位に切り分けて個
々の半導体装置104あるいは104’(図29)を得
ることができる。

【0090】次に図31を参照して、図29に示した半
導体装置104および104’の、他の製造方法を説明
する。先ず、図31(1)に示すように、金属基板12
5Mの上面に異種金属の配線パターン125を設けた複
合金属板125Aを作製する。これは、Cu箔から成る
Cu基板125M上にAuめっきによりAu配線パター
ン125を設けるか、または、Cu張りAl箔のCuを
エッチングしてパターニングすることによりAl基板1
25M上にCu配線パターン125を設けることにより
行う。

【0091】次に、図31(2)に示すように、半導体
素子123のアクティブ面123Aに形成された接続端
子129の先端を、超音波接合やインジウム等の低融点
金属を介した合金接合などの方法により、配線パターン
125の上面に接合することにより、半導体素子123
を複合金属板125A上に搭載する。

【0092】次に、図31(3)に示すように、配線パ
ターン125を含めて複合金属板125Aの上面全体を
樹脂で覆うことにより、樹脂体124を形成する。樹脂
体124は内部に半導体素子123を封止しており、下
面が配線パターン125および金属基板125Mと接合
している。樹脂体124は、図30(2)について説明
したものと同様の材質である。

【0093】次に、図31(4)に示すように、エッチ
ングにより金属基板125Mを除去する。具体的には、
Au配線パターン125/Cu箔基板125Mの組み合
わせの場合には、Cuは溶解するがAuは溶解しないエ
ッチャントを用いたエッチングによりCu箔基板125
Mを除去する。あるいは、Cu配線パターン125/A
l基板125Mの組み合わせの場合には、Alは溶解す
るがCuは溶解しないエッチャントを用いたエッチング
によりAl基板125Mを除去する。これにより、樹脂
体124の下面にAuまたはCuから成る金属配線12
5が接合された構造が得られる。次に、樹脂体124の
上部および半導体素子123の背面側部分を研削および
研磨して所定厚さとする。以上の工程により、図29
(1)に示した半導体装置104が完成する。ただし樹
脂体124とソルダレジスト層126との接合面の位置
は、図29(1)の構造では金属配線125の上面と同
一面となるが、上記工程で得られた得られた構造では金
属配線125の下面と同一面となる点で異なる。

【0094】更に、図31(4)の工程の次に、図31
(5)、(6)、(7)に示す順序で、ソルダレジスト
層126の形成、研削・研磨、外部接続端子128の形
成を、それぞれ図30(4)、(5)、(6)に示した
工程と同様の手順で行う。この場合にも、図31(6)
の研削・研磨工程と図31(7)の外部接続端子形成工
程とは逆順に行ってもよい。これにより図29(2)に
示した半導体装置104’が完成する。ただし樹脂体1
24とソルダレジスト層126との接合面の位置は、図
29(2)の構造では金属配線125の上面と同一面と
なるが、上記工程で得られた得られた構造では金属配線
125の下面と同一面となる点で異なる。

【0095】〔実施例9〕図32に、第3発明による半
導体装置の他の例を断面図で示す。図32(1)、
(2)、(3)にそれぞれ示した半導体装置105、1
05’、105”はいずれも、図29(1)に示した半
導体装置104の構造に加えて、複数の導体柱132を
更に備えている。導体柱132は、金属配線125の上
面から樹脂体124を貫通して上方に延びており、上端
が樹脂体124の上面に露出している。ここで、図32
(1)の半導体装置105は導体柱132の上端のみが
樹脂体124から露出しており、図32(2)の半導体
装置105’は導体柱132の上端および側面が樹脂体
124から露出している。

【0096】図32(3)の半導体装置105”は、上
端のみが樹脂体124から露出している導体柱132A
と、上端および側面が樹脂体124から露出している導
体柱132Bとを備えており、金属配線125を含めて
樹脂体124の下面を覆うソルダレジスト層126が形
成されている。ただし、ソルダレジスト層126は、側
面が露出した導体柱132Bと接続している金属配線1
25の部分は覆っておらず、この部分で金属配線125
の下面は露出している。導体柱132、132A、13
2Bは、銅(Cu)、ニッケル(Ni)、コバール(商
品名)等の金属または合金、あるいは錫−銀(Sn−A
g)合金、錫−鉛(Sn−Pb)合金等の低融点合金で
形成することができる。

【0097】図32に示した半導体装置105、10
5’、105”を製造するには、実施例8において図3
0により説明した製造工程に用いる金属基板125Mの
上面に、予めスタッドバンプ形成、金属柱の接合等によ
り導体柱132を形成しておき、実施例8と同様に図3
0の工程を適宜行えばよい。

【0098】〔実施例10〕図33に、図32(1)に
示した半導体装置105を複数層積層した素子積層型半
導体装置の例を示す。図示した半導体装置106は、半
導体装置105を3層積層したものであり、図32
(1)の構造に加えて図29(2)と同様にソルダレジ
スト層126と接続バンプ128とを形成した後、積層
して一体としたものである。下層の導体柱132の上端
と、上層の金属配線125の下面とが、接続バンプ12
8を介して相互に電気的に接続している。

【0099】〔実施例11〕図34(1)に、図32
(2)に示した半導体装置105’を側面で相互に接続
した素子並列型半導体装置の例を示す。図示した半導体
装置107は、2個の半導体装置105’を並列に接続
したものであり、側端部を除き金属配線125を含めて
樹脂体124の下面をソルダレジスト層126で覆い、
樹脂体124の側面に露出した導体柱132の側面同士
ではんだ等の低融点金属138を介して相互に電気的に
接続されている。この接続は下記のように行うことがで
きる。低融点金属ボールを搭載した後、または低融点金
属ペーストの印刷またはドッティングにより低融点金属
を供給した後、リフローすることにより、低融点金属1
38が金属配線125および導体柱132の露出面に広
がり、接合が行われる。接合部の間隔が広い場合は導体
ペーストのドッティングによって接合することもでき
る。

【0100】図34(2)に、図32(2)に示した半
導体装置105’を積層し且つ並列接続した素子積層並
列型半導体装置の例を示す。図示した半導体装置108
は、2個の半導体装置105’を並列に接続した層が2
層積層されて成る。各半導体装置105’同士の接続関
係は、図33の素子積層型半導体装置106と図34
(1)の素子並列型半導体装置107とを組み合わせた
関係である。

【0101】〔実施例12〕図35(1)に、キャパシ
タを含む第3発明の半導体装置の例を示す。図示した半
導体装置109は、図29(2)の半導体装置104’
の構造に加えて、樹脂体124中に封止されたキャパシ
タ143を備えている。キャパシタ143は両極の電極
端子145が金属配線125の上面に直接接続されてい
る。図35(2)に示したように、望ましくはキャパシ
タ143は対向平板型であり、各導体パターン147の
パターン面が樹脂体124の厚さ方向に平行である。キ
ャパシタ143は例えば通常のセラミック積層型コンデ
ンサであり、導体パターン147間はチタン酸ストロン
チウムのような誘電体149で充填されている。静電容
量すなわち有効面積が、研削・研磨後の厚さによって決
まるため、最終厚さを見込んで設計する必要がある。

【0102】キャパシタ143としては、市販のチップ
キャパシタ(チップコンデンサ)が好適に用いられる。
なお、キャパシタ143を含む構造は、図35(1)に
示す半導体装置に限らず、図24、図29(1)、図3
2に示す半導体装置にも適用できる。

【0103】

【発明の効果】本発明によれば、取り付け高さを低減す
ると同時に均一化し、個々のチップ取り付けのための煩
雑な工程を必要とせず、製造歩留りを向上し、チップの
厚さばらつきに影響されずに半導体装置の高さを均一化
し、電気試験の一括実行が可能な薄型半導体パッケージ
としての半導体装置およびその製造方法が提供される。

【図面の簡単な説明】

【図1】図1は、半導体チップとTCPのリードを接続
した後の従来の半導体装置を示す斜視図であり、個々の
TCPをテープから切断する前の状態を示す。

【図2】図2は、従来の半導体チップとパッケージのリ
ードの接続の状態を、図1の半導体装置の中心部を拡大
して示す断面図である。

【図3】図3(1)および(2)は、第1発明による半
導体装置の一例を示すそれぞれ(1)断面図および
(2)上面図である。

【図4】図4は、図3に示した第1発明の半導体装置を
製造するために最初に準備する初期構造を示す断面図で
ある。

【図5】図5は、図4に示した初期構造に絶縁性コーテ
ィングを形成した状態を示す断面図である。

【図6】図6は、硬化前のコーティングの上に半導体素
子を配置して接合する工程を示す断面図である。

【図7】図7は、半導体素子が搭載された領域以外のテ
ープ基材の上面を覆い且つ少なくとも半導体素子の側面
周囲を封止する封止樹脂層を形成した状態を示す断面図
である。

【図8】図8は、図7とは別の態様により、半導体素子
が搭載された領域以外のテープ基材の上面を覆い且つ少
なくとも半導体素子の側面周囲を封止する封止樹脂層を
形成した状態を示す断面図である。

【図9】図9は、封止樹脂層の上部および半導体素子の
背面側部分を研削および研磨して所定の厚さとし、外部
接続端子を形成した状態を示す断面図である。

【図10】図10(1)および(2)は、第1発明によ
る半導体装置の他の例を示すそれぞれ(1)断面図およ
び(2)上面図である。

【図11】図11は、図10の半導体装置を複数層積層
して形成した薄型の積層型半導体装置を示す断面図であ
る。

【図12】図12は、図10に示した第1発明の半導体
装置を製造するために最初に準備する初期構造を示す断
面図である。

【図13】図13は、図12に示した初期構造に低融点
金属の導体および絶縁性コーティングを形成した状態を
示す断面図である。

【図14】図14は、硬化前のコーティングの上に半導
体素子を配置して接合する工程を示す断面図である。

【図15】図15は、半導体素子が搭載された領域以外
のテープ基材の上面を覆い且つ少なくとも半導体素子の
側面周囲を封止する封止樹脂層を形成した状態を示す断
面図である。

【図16】図16は、封止樹脂層の上部および半導体素
子の背面側部分を研削および研磨して所定の厚さとし、
外部接続端子を形成した状態を示す断面図である。

【図17】図17(1)および(2)は、第1発明によ
る半導体装置のもう一つの例をそれぞれ示す(1)断面
図および(2)上面図である。

【図18】図18は、図17の半導体装置を複数層積層
して形成した薄型の積層型半導体装置を示す断面図であ
る。

【図19】図19は、図17に示した第1発明の半導体
装置を製造するために最初に準備する初期構造を示す断
面図である。

【図20】図20は、図19に示した初期構造に絶縁性
コーティングを形成し、硬化前のコーティングの上に半
導体素子を配置して接合する工程を示す断面図である。

【図21】図21は、半導体素子と絶縁性基材の開口と
の間隙を封止樹脂層で封止した状態を示す断面図であ
る。

【図22】図22は、図21に示す状態から、絶縁性基
材の上部、封止樹脂層の上部および半導体素子の背面側
部分を研削および研磨して所定の厚さとし、外部接続端
子を形成した状態を示す断面図である。

【図23】図23は、テープ基材を含む初期構造とし
て、ディスク状のものを用いて製造した切り分けまえの
構造を一部断面で示す斜視図である。

【図24】図24(1)、(2)および(3)は、第2
発明による半導体装置の一例を示す(1)断面図、
(2)断面図および(3)上面図である。

【図25】図25は、図24(1)の半導体装置を製造
するための工程を示す断面図である。

【図26】図26(1)および(2)は、第2発明によ
る半導体装置の他の例を示す(1)断面図および(2)
上面図である。

【図27】図27は、図26の半導体装置を製造するた
めの工程を示す断面図である。

【図28】図28(1)および(2)は、第2発明によ
る半導体装置のもう一つの例を示す(1)断面図および
(2)上面図である。

【図29】図29(1)および(2)は、第3発明によ
る半導体装置の一例を示す断面図である。

【図30】図30は、図29の半導体装置を製造するた
めの工程の一例を示す断面図である。

【図31】図31は、図29の半導体装置を製造するた
めの工程の他の例を示す断面図である。

【図32】図32(1)、(2)および(3)は、第3
発明による半導体装置の他の例を示す断面図である。

【図33】図33は、図32の半導体装置を複数層積層
して形成した薄型の積層型半導体装置を示す断面図であ
る。

【図34】図34(1)および(2)は、図32の半導
体装置を(1)並列接続した素子並列型半導体装置およ
び(2)積層かつ並列接続した素子積層並列型半導体装
置をそれぞれ示す断面図である。

【図35】図35は、キャパシタを含む第3発明の半導
体装置の例を示す(1)断面図および(2)部分拡大断
面図である。

【符号の説明】

1…樹脂フィルム(基材) 2…リード 3…スプロケットホール 4…半導体チップ(半導体素子) 5…開口(デバイスホール) 6…バンプ(金等) 7…封止樹脂 10…従来のTCP 20…第1発明による半導体装置 21…絶縁性テープ基材 22…テープ基材21の厚さ方向の貫通孔 23…半導体素子 23A…半導体素子のアクティブ面 23B…半導体素子の背面 24…封止樹脂層 25…金属配線 26…ソルダレジスト層 27…ソルダレジスト層の厚さ方向の貫通孔 28…外部接続端子 29…半導体素子の接続端子 30…低融点金属の充填材 31…絶縁性のコーティング 32…低融点金属の導体(柱状導体) 36…絶縁性基材 37…絶縁性基材36の厚さ方向の貫通孔 40…第1発明による半導体装置 44…第1発明による素子積層型半導体装置 60…第1発明による半導体装置 66…第1発明による素子積層型半導体装置 101…第2発明による半導体装置 102…第2発明による半導体装置 103…第2発明による半導体装置 104…第3発明による半導体装置 104’…第3発明による半導体装置 105…第3発明による半導体装置 105’…第3発明による半導体装置 105”…第3発明による半導体装置 106…第3発明による素子積層型半導体装置 107…第3発明による素子並列型半導体装置 108…第3発明による素子積層並列型半導体装置 109…第3発明によるキャパシタを備えた半導体装置 121…絶縁性テープ基材 121H…絶縁性テープ基材の貫通孔 123…半導体素子 123A…半導体素子のアクティブ面 123B…半導体素子の背面 124…封止樹脂層 125…金属配線(配線パターン) 125A…複合金属板 125M…金属基板 126…ソルダレジスト層 127…ソルダレジスト層の貫通孔 128…外部接続端子または接続バンプ 129…半導体素子の接続端子 132…導体柱 132A…導体柱 132B…導体柱 143…キャパシタ 145…キャパシタの電極端子 147…キャパシタの対向する平板 149…キャパシタの平板間を満たす誘電体

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 25/18 (72)発明者 永岡 富夫 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 青木 正夫 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 水野 茂 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内

Claims (37)

    【特許請求の範囲】
  1. 【請求項1】 下記の部材:厚さ方向の貫通孔を有する
    絶縁性のテープ基材、 該テープ基材の上面に、背面を上方に露出し且つアクテ
    ィブ面を下方に向けて搭載された半導体素子、 該半導体素子が搭載された領域以外の前記テープ基材上
    面に形成され、該半導体素子の側面周囲を封止する封止
    樹脂層、 前記テープ基材の下面に形成され且つ該テープ基材の貫
    通孔の下端を塞いで底部を画定する金属配線、 該金属配線および前記テープ基材の下面を覆い且つ厚さ
    方向の貫通孔を有するソルダレジスト層、 前記金属配線の下面から隆起し、前記ソルダレジスト層
    の貫通孔を充填して貫通し下方に突出した外部接続端
    子、 前記半導体素子のアクティブ面から下方に延びて、前記
    テープ基材の貫通孔内に挿入された接続端子、および該
    接続端子と前記テープ基材の貫通孔の内壁との間隙を充
    填し、該接続端子と前記金属配線とを電気的に接続する
    導電性材料から成る充填材、を含むことを特徴とする半
    導体装置。
  2. 【請求項2】 前記充填材が、低融点金属または導電性
    ペーストを用いて形成されていることを特徴とする請求
    項1記載の半導体装置。
  3. 【請求項3】 前記封止樹脂層および該封止樹脂層が形
    成されている領域の前記テープ基材を貫通し、上端が該
    封止樹脂層の上面に露出し、下端が前記金属配線層に電
    気的に接続している導体柱を更に含むことを特徴とする
    請求項1または2記載の半導体装置。
  4. 【請求項4】 前記封止樹脂層に代えて、前記半導体素
    子が搭載された領域以外の前記テープ基材上面に接合さ
    れ該半導体素子の側面を間隙を介して取り囲む絶縁性の
    枠体と、該間隙内を充填して該半導体素子の側面周囲を
    封止する封止樹脂層とを含み、該枠体および該枠体が接
    合されている領域の前記テープ基材を貫通し、上端が該
    枠体の上面に露出し、下端が前記金属配線層に電気的に
    接続している導体柱を更に含むことを特徴とする請求項
    1記載の半導体装置。
  5. 【請求項5】 前記半導体素子のアクティブ面から下方
    に延びた接続端子が、金または銅から成るバンプである
    ことを特徴とする請求項1から4までのいずれか1項記
    載の半導体装置。
  6. 【請求項6】 前記ソルダレジスト層の開口を充填して
    貫通する外部接続端子が、ペリフェラルまたはエリアア
    レイの形態で配置されていることを特徴とする請求項1
    から5までのいずれか1項記載の半導体装置。
  7. 【請求項7】 前記接続端子と前記テープ基材の貫通孔
    の内壁との間隙に、該貫通孔のほぼ上端の位置まで前記
    充填材が充填されていることを特徴とする請求項1から
    6までのいずれか1項記載の半導体装置。
  8. 【請求項8】 前記封止樹脂層の上面と前記半導体素子
    の背面とが同一平面を成していることを特徴とする請求
    項1から7までのいずれか1項記載の半導体装置。
  9. 【請求項9】 請求項3または4記載の半導体装置が複
    数層に積層され、各層の半導体装置同士が、前記導体柱
    の上端と前記外部接続端子の下端とで相互に電気的に接
    続されていることを特徴とする素子積層型半導体装置。
  10. 【請求項10】 請求項1から8までのいずれか1項記
    載の半導体装置の製造方法であって、 複数の半導体パッケージ単位を含み得る面積を有し、下
    面に前記金属配線層および前記ソルダレジスト層を備え
    た前記テープ基材および該ソルダレジスト層に各々厚さ
    方向の前記貫通孔を形成し、 該テープ基材の貫通孔に前記導電性材料を、該貫通孔を
    不完全に充填する量で充填し、 複数の半導体パッケージ単位を構成する必要個数の前記
    半導体素子の前記接続端子を上記テープ基材の対応する
    貫通孔に各々挿入して、該接続端子と該貫通孔の内壁と
    の間隙を該貫通孔のほぼ上端まで該導電性材料により充
    填させると共に、該半導体素子を該テープ基材の上面に
    接合して搭載し、 該半導体素子が搭載された領域以外の該テープ基材の上
    面を覆い且つ少なくとも該半導体素子の側面周囲を封止
    する封止樹脂層を形成し、 その後、該封止樹脂層の上部および該半導体素子の背面
    側部分を研削および研磨して所定の厚さとし、 次いで、該テープ基材を前記半導体パッケージ単位に切
    り分けて個々の半導体装置とすることを特徴とする半導
    体装置の製造方法。
  11. 【請求項11】 請求項3記載の半導体装置を製造する
    ための請求項10記載の方法であって、前記テープ基材
    に貫通孔を形成する際に請求項3記載の導体柱に対応す
    る位置で該テープ基材を貫通する別の貫通孔を形成し、
    前記封止樹脂層を形成する前に該別の貫通孔を充填し且
    つ該テープ基材の上面から突き出た該導体柱を形成する
    ことを特徴とする半導体装置の製造方法。
  12. 【請求項12】 請求項4記載の半導体装置を製造する
    ための請求項10記載の方法であって、請求項4記載の
    枠体の内壁を規定する開口を設けた絶縁性基材を前記テ
    ープ基材の上面に接合し、該テープ基材に前記貫通孔を
    形成する際に請求項4記載の導体柱に対応する位置で該
    絶縁性基材と該テープ基材とを貫通する別の貫通孔を形
    成し、前記半導体素子を搭載する前に該別の貫通孔を充
    填し且つ該絶縁性基材の上面に露出する該導体柱を形成
    し、該半導体素子を搭載した後に請求項4記載の間隙に
    前記封止樹脂層を形成することを特徴とする半導体装置
    の製造方法。
  13. 【請求項13】 前記封止樹脂層を形成した後、前記研
    削および研磨の前または後に、電気的試験を行うことを
    特徴とする請求項10から12までのいずれか1項記載
    の半導体装置の製造方法。
  14. 【請求項14】 前記複数の半導体パッケージ単位を含
    み得るテープ基材が、直径2インチ以上12インチ以下
    のディスク状であることを特徴とする請求項10から1
    3までのいずれか1項記載の半導体装置の製造方法。
  15. 【請求項15】 下記の部材〜: 上面に金属配線を有する絶縁性テープ基材、 該テープ基材の上面に、背面を上方に露出し且つアク
    ティブ面を下方に向けて搭載された半導体素子であっ
    て、該アクティブ面から下方へ突起した接続端子の下端
    が該金属配線の上面に接続している半導体素子、 該テープ基材の上面に形成され、該半導体素子の側面
    周囲を封止し且つ該半導体素子の該アクティブ面と該テ
    ープ基材の上面との間隙を充填する封止樹脂層、および 下記(A)および(B)の少なくとも一方: (A)該金属配線の上面から上方に延びて該半導体素子
    の側面周囲の封止樹脂層を貫通し上端が上方に露出した
    導体柱、および (B)該金属配線の下面から下方に延びて該テープ基材
    を貫通し下方に突出した外部接続端子、を含むことを特
    徴とする半導体装置。
  16. 【請求項16】 前記封止樹脂層の上面と前記半導体素
    子の背面が同一平面を成していることを特徴とする請求
    項15記載の半導体装置。
  17. 【請求項17】 前記部材として(A)導体柱を備え
    た請求項15記載の半導体装置の製造方法であって、 複数の半導体パッケージ単位を含み得る面積を有し、上
    面に前記金属配線を備えたテープ基材を準備し、 複数の半導体パッケージ単位を構成する必要個数の前記
    半導体素子の前記アクティブ面の前記接続端子を、上記
    テープ基材の上記金属配線の上面に接合することによ
    り、該半導体素子を該テープ基材の上面に搭載し、 該金属配線の上面に下端が接合した導体柱を形成し、 該金属配線および該導体柱を含めて該半導体素子の側面
    周囲を封止し且つ該半導体素子の該アクティブ面と該テ
    ープ基材の上面との間隙を充填する封止樹脂層を形成
    し、 その後、該封止樹脂層の上部および該半導体素子の背面
    側部分を研削および研磨して所定の厚さとすると共に該
    導体柱の上端を上方に露出させ、 次いで、該テープ基材を前記半導体パッケージ単位に切
    り分けて個々の半導体装置とすることを特徴とする半導
    体装置の製造方法。
  18. 【請求項18】 前記部材として(B)外部接続端子
    を備えた請求項15記載の半導体装置の製造方法であっ
    て、 複数の半導体パッケージ単位を含み得る面積を有し、上
    面に前記金属配線を備え、前記外部接続端子に対応する
    位置に厚さ方向の貫通孔を有し、該金属配線の下面が該
    貫通孔の上端を画定しているテープ基材を準備し、 複数の半導体パッケージ単位を構成する必要個数の前記
    半導体素子の前記アクティブ面の前記接続端子を、上記
    テープ基材の上記金属配線の上面に接合することによ
    り、該半導体素子を該テープ基材の上面に搭載し、 該金属配線を含めて該半導体素子の側面周囲を封止し且
    つ該半導体素子の該アクティブ面と該テープ基材の上面
    との間隙を充填する封止樹脂層を形成し、 その後、下記工程(S1)および(S2)をこの順また
    は逆順に行い: (S1)該封止樹脂層の上部および該半導体素子の背面
    側部分を研削および研磨して所定の厚さとする工程、お
    よび (S2)上記貫通孔の上端を画定する上記金属配線の下
    面から下方に延びて該貫通孔を充填して下方に突出した
    外部接続端子を形成する工程、 次いで、該テープ基材を前記半導体パッケージ単位に切
    り分けて個々の半導体装置とすることを特徴とする半導
    体装置の製造方法。
  19. 【請求項19】 前記部材として(A)導体柱および
    (B)外部接続端子を備えた請求項15記載の半導体装
    置の製造方法であって、 複数の半導体パッケージ単位を含み得る面積を有し、上
    面に前記金属配線を備え、前記外部接続端子に対応する
    位置に厚さ方向の貫通孔を有し、該金属配線の下面が該
    貫通孔の上端を画定しているテープ基材を準備し、 複数の半導体パッケージ単位を構成する必要個数の前記
    半導体素子の前記アクティブ面の前記接続端子を、上記
    テープ基材の上記金属配線の上面に接合することによ
    り、該半導体素子を該テープ基材の上面に搭載し、 該金属配線の上面に下端が接合した導体柱を形成し、 該金属配線および該導体柱を含めて該半導体素子の側面
    周囲を封止し且つ該半導体素子の該アクティブ面と該テ
    ープ基材の上面との間隙を充填する封止樹脂層を形成
    し、 その後、下記工程(S1)および(S2)をこの順また
    は逆順に行い: (S1)該封止樹脂層の上部および該半導体素子の背面
    側部分を研削および研磨して所定の厚さとすると共に、
    前記導体柱の上端を上方に露出させる工程、および (S2)上記貫通孔の上端を画定する上記金属配線の下
    面から下方に延びて該貫通孔を充填して下方に突出した
    外部接続端子を形成する工程、 次いで、該テープ基材を前記半導体パッケージ単位に切
    り分けて個々の半導体装置とすることを特徴とする半導
    体装置の製造方法。
  20. 【請求項20】 下記の部材:所定厚さの樹脂体、 該樹脂体の内部に封止され、該樹脂体の上面に背面を露
    出し、アクティブ面を下方に向けた半導体素子、 該樹脂体の下面に形成された金属配線、および該半導体
    素子のアクティブ面から下方に延びて下端が該金属配線
    の上面に接続している接続端子、を含むことを特徴とす
    る半導体装置。
  21. 【請求項21】 前記樹脂体の上面と前記半導体素子の
    背面が同一平面を成していることを特徴とする請求項2
    0記載の半導体装置。
  22. 【請求項22】 前記金属配線を含めて前記樹脂体の下
    面全体を覆うソルダレジスト層と、該金属配線の下面に
    形成され上記ソルダレジスト層を貫通して下方に突き出
    ている接続バンプとを更に含むことを特徴とする請求項
    20または21記載の半導体装置。
  23. 【請求項23】 前記金属配線の上面から前記樹脂体を
    貫通して上方に延び、上端が該樹脂体の上面に露出して
    いる複数の導体柱を更に含むことを特徴とする請求項2
    0から22までのいずれか1項記載の半導体装置。
  24. 【請求項24】 前記導体柱の側面が前記樹脂体の側面
    に露出していることを特徴とする請求項23記載の半導
    体装置。
  25. 【請求項25】 前記樹脂体の内部に封止され、該金属
    配線と直接接続しているキャパシタを更に含むことを特
    徴とする請求項20から24までのいずれか1項記載の
    半導体装置。
  26. 【請求項26】 前記キャパシタが対向平板型であり、
    各平板の板面が前記樹脂体の厚さ方向に対して平行であ
    ることを特徴とする請求項25記載の半導体装置。
  27. 【請求項27】 前記樹脂体中に無機フィラーが分散し
    ていることを特徴とする請求項20から26までのいず
    れか1項記載の半導体装置。
  28. 【請求項28】 請求項23記載の半導体装置が複数層
    に積層され、各層の半導体装置同士が、前記導体柱の上
    端と前記金属配線の下面とで接続バンプを介して相互に
    電気的に接続されていることを特徴とする素子積層型半
    導体装置。
  29. 【請求項29】 請求項24記載の半導体装置が側面で
    相互に接続されており、側方に隣接する半導体装置同士
    が、前記樹脂体の側面に露出した導体柱の側面同士で相
    互に電気的に接続されていることを特徴とする素子並列
    型半導体装置。
  30. 【請求項30】 請求項24記載の半導体装置が複数層
    に積層され且つ側面で相互に接続されており、各層の半
    導体装置同士が、前記導体柱の上端と前記金属配線の下
    面とで接続バンプを介して相互に電気的に接続されてお
    り、且つ側方に隣接する半導体装置同士が、前記樹脂体
    の側面に露出した導体柱の側面同士で相互に電気的に接
    続されていることを特徴とする素子積層並列型半導体装
    置。
  31. 【請求項31】 請求項20から25までのいずれか1
    項記載の半導体装置の製造方法であって、 複数の半導体パッケージ単位を含み得る面積を有する金
    属基板の上面に、前記半導体素子のアクティブ面を下方
    に向けて前記接続端子の先端を接合することにより、該
    半導体素子を該金属基板に搭載し、 該金属基板の上面全体を樹脂で覆うことにより、内部に
    該半導体素子が封止され且つ下面に該金属基板が接合さ
    れた樹脂体を形成し、 その後、下記工程(S1)および(S2)をこの順また
    は逆順に行い: (S1)該樹脂体の上部および該半導体素子の背面側部
    分を研削および研磨して所定の厚さとする工程、および (S2)該金属基板をパターニングすることにより、上
    面が該接続端子の下端に接続された金属配線を、上記樹
    脂体の下面に形成する工程、 次いで、該樹脂体を前記半導体パッケージ単位に切り分
    けて個々の半導体装置とすることを特徴とする半導体装
    置の製造方法。
  32. 【請求項32】 前記半導体素子を前記金属基板に搭載
    した後、前記樹脂体を形成する前に、該金属基板の上面
    に導体柱を形成する工程を更に含むことを特徴とする請
    求項31記載の半導体装置の製造方法。
  33. 【請求項33】 前記導体柱は、上端および/または側
    面が前記樹脂体から露出するように形成することを特徴
    とする請求項32記載の半導体装置の製造方法。
  34. 【請求項34】 請求項20から25までのいずれか1
    項記載の半導体装置を製造する方法であって、 複数の半導体パッケージ単位を含み得る面積を有する金
    属基板の上面に、該金属基板とは異種の金属から成る配
    線パターンを設けた複合金属板を作製する工程、 上記複合金属板の上記配線パターンの上面に、前記半導
    体素子のアクティブ面を下方に向けて前記接続端子の先
    端を接合することにより、該半導体素子を該複合金属板
    に搭載し、 該複合金属板の上面全体を樹脂で覆うことにより、内部
    に該半導体素子が封止され且つ下面に該複合金属板が接
    合された樹脂体を形成し、 その後、下記工程(S1)および(S2)をこの順また
    は逆順で行い: (S1)該樹脂体の上部および該半導体素子の背面側部
    分を研削および研磨して所定の厚さとする工程、および (S2)該複合金属板の該金属基板をエッチングにより
    除去し、該配線パターンを残すことにより、上面が該接
    続端子の下端に接続された該配線パターンから成る金属
    配線を、上記樹脂体の下面に形成する工程、 次いで、該樹脂体を前記半導体パッケージ単位に切り分
    けて個々の半導体装置とすることを特徴とする半導体装
    置の製造方法。
  35. 【請求項35】 前記半導体素子を前記複合金属板に搭
    載した後、前記樹脂体を形成する前に、該金属基板の上
    面に導体柱を形成する工程を更に含むことを特徴とする
    請求項34記載の半導体装置の製造方法。
  36. 【請求項36】 前記導体柱は、上端および/または側
    面が前記樹脂体から露出するように形成することを特徴
    とする請求項35記載の半導体装置の製造方法。
  37. 【請求項37】 前記樹脂体の下面に前記金属配線を形
    成した後に、該金属配線を含めて該樹脂体の下面全体を
    覆うソルダレジスト層と、該金属配線の下面に形成され
    上記ソルダレジスト層を貫通して下方に突き出ている接
    続バンプとを形成する工程を更に含むことを特徴とする
    請求項31または34記載の半導体装置の製造方法。
JP2000252846A 2000-03-24 2000-08-23 半導体装置およびその製造方法 Pending JP2001339011A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000088593 2000-03-24
JP2000-88593 2000-03-24
JP2000252846A JP2001339011A (ja) 2000-03-24 2000-08-23 半導体装置およびその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000252846A JP2001339011A (ja) 2000-03-24 2000-08-23 半導体装置およびその製造方法
US09/812,276 US6774467B2 (en) 2000-03-24 2001-03-20 Semiconductor device and process of production of same
EP01106434A EP1137066A3 (en) 2000-03-24 2001-03-22 Semiconductor device and process of production of same
KR1020010015233A KR20010090540A (ko) 2000-03-24 2001-03-23 반도체 장치 및 그 제조 방법
TW090106921A TW504804B (en) 2000-03-24 2001-03-23 Semiconductor device and process of production of same

Publications (1)

Publication Number Publication Date
JP2001339011A true JP2001339011A (ja) 2001-12-07

Family

ID=26588557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000252846A Pending JP2001339011A (ja) 2000-03-24 2000-08-23 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US6774467B2 (ja)
EP (1) EP1137066A3 (ja)
JP (1) JP2001339011A (ja)
KR (1) KR20010090540A (ja)
TW (1) TW504804B (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045251A (ja) * 2003-07-18 2005-02-17 Samsung Electronics Co Ltd スタック半導体チップbgaパッケージ及びその製造方法
US6870248B1 (en) 1999-06-07 2005-03-22 Rohm Co., Ltd. Semiconductor chip with external connecting terminal
US7022552B2 (en) 2003-05-16 2006-04-04 Oki Electric Industry Co., Ltd. Semiconductor device and method for fabricating semiconductor device
JP2006147835A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 半導体装置
WO2006095703A1 (ja) * 2005-03-09 2006-09-14 Matsushita Electric Industrial Co., Ltd. ベアチップの実装構造と実装方法
US7129112B2 (en) 2003-03-25 2006-10-31 Seiko Epson Corporation Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus
JP2008091545A (ja) * 2006-09-29 2008-04-17 Shinko Electric Ind Co Ltd 半導体装置
JP2008118152A (ja) * 2001-03-26 2008-05-22 Nec Electronics Corp 半導体装置および積層型半導体装置
JP2008124077A (ja) * 2006-11-08 2008-05-29 Shinko Electric Ind Co Ltd 半導体装置の製造方法
WO2008111546A2 (en) * 2007-03-09 2008-09-18 Casio Computer Co., Ltd. Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
JP2008300854A (ja) * 2008-07-02 2008-12-11 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7498249B2 (en) 2003-02-06 2009-03-03 Nec Electronics Corp. Method of forming a connecting conductor and wirings of a semiconductor chip
JP2009517877A (ja) * 2005-11-30 2009-04-30 トロワデー、プリュ3D Plus 3d電子モジュール
JP2009111384A (ja) * 2007-10-26 2009-05-21 3D Plus 3d電子モジュールをビアにより垂直に相互接続する方法
US7556983B2 (en) 2001-03-26 2009-07-07 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
JP2010016388A (ja) * 2009-07-13 2010-01-21 Hitachi Chem Co Ltd 回路接続方法
US8372691B2 (en) 2009-01-23 2013-02-12 Shinko Electric Industries, Co., Ltd. Method of manufacturing semiconductor device
JP2013110264A (ja) * 2011-11-21 2013-06-06 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
JP2014165339A (ja) * 2013-02-25 2014-09-08 Disco Abrasive Syst Ltd 積層ウエーハの加工方法
JP2014220443A (ja) * 2013-05-10 2014-11-20 株式会社ディスコ パッケージ基板の加工方法
KR101517347B1 (ko) * 2011-08-25 2015-05-04 인텔 모바일 커뮤니케이션스 게엠베하 반도체 소자 및 그라인딩 단계를 포함하는 반도체 소자의 제조 방법
US9064883B2 (en) 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120241945A9 (en) * 2000-03-10 2012-09-27 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Flipchip Interconnect Structure
EP1278612B1 (en) * 2000-03-10 2010-02-24 Chippac, Inc. Flip chip Interconnection structure and method of obtaining the same
JP2002009192A (ja) * 2000-06-23 2002-01-11 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
US7190080B1 (en) * 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4248761B2 (ja) * 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6838750B2 (en) * 2001-07-12 2005-01-04 Custom One Design, Inc. Interconnect circuitry, multichip module, and methods of manufacturing thereof
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
US7297572B2 (en) * 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
US6927471B2 (en) 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
CN100461391C (zh) 2002-02-04 2009-02-11 卡西欧计算机株式会社 半导体装置
TW577160B (en) 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
US6763580B2 (en) * 2002-03-21 2004-07-20 Motorola, Inc. Method and apparatus for securing an electrically conductive interconnect through a metallic substrate
JP4107643B2 (ja) * 2002-07-23 2008-06-25 日本碍子株式会社 接合体の製造方法
KR100593049B1 (ko) * 2002-08-09 2006-06-28 가시오게산키 가부시키가이샤 반도체 장치 및 그 제조방법
US6786391B2 (en) * 2002-10-16 2004-09-07 Kac Holdings, Inc. Method of controlling solder deposition utilizing two fluxes and preform
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP4069771B2 (ja) * 2003-03-17 2008-04-02 セイコーエプソン株式会社 半導体装置、電子機器および半導体装置の製造方法
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
AU2003232716A1 (en) * 2003-05-20 2004-12-13 Infineon Technologies Ag An integrated circuit package
FR2857157B1 (fr) 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
FR2857156B1 (fr) * 2003-07-03 2005-09-02 Temex Sa Procede de fabrication de composants electroniques d'epaisseur reduite
DE10348620A1 (de) * 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
JP4434845B2 (ja) * 2004-06-08 2010-03-17 三洋電機株式会社 半導体モジュールとその製造方法および半導体装置
KR100568496B1 (ko) * 2004-10-21 2006-03-31 삼성전자주식회사 주석-인듐 합금층을 갖는 필름 회로 기판
JP5592055B2 (ja) 2004-11-03 2014-09-17 テッセラ,インコーポレイテッド 積層パッケージングの改良
JP4444088B2 (ja) * 2004-12-10 2010-03-31 新光電気工業株式会社 半導体装置
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
US7675152B2 (en) * 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US20070051774A1 (en) * 2005-09-06 2007-03-08 Stipp John N Method of controlling solder deposition on heat spreader used for semiconductor package
US7947535B2 (en) * 2005-10-22 2011-05-24 Stats Chippac Ltd. Thin package system with external terminals
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
KR100966194B1 (ko) * 2006-09-26 2010-06-25 가부시끼가이샤 도시바 초음파 탐촉자
US7898093B1 (en) * 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
JP2008235401A (ja) * 2007-03-19 2008-10-02 Spansion Llc 半導体装置及びその製造方法
JP5273956B2 (ja) 2007-07-02 2013-08-28 スパンション エルエルシー 半導体装置の製造方法
JP5215605B2 (ja) * 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5081578B2 (ja) * 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
US8390117B2 (en) * 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
US8063474B2 (en) * 2008-02-06 2011-11-22 Fairchild Semiconductor Corporation Embedded die package on package (POP) with pre-molded leadframe
TWI489599B (en) * 2008-06-02 2015-06-21 Mutual Pak Technology Co Ltd Integrated circuit package module and method of the same
CN101599474B (zh) 2008-06-02 2011-04-13 相丰科技股份有限公司 集成电路模块及其制造方法
FI125526B (fi) * 2008-08-25 2015-11-13 Ge Embedded Electronics Oy Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
US8163597B2 (en) * 2009-03-24 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming no-flow underfill material around vertical interconnect structure
US8531015B2 (en) 2009-03-26 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a thin wafer without a carrier
US9064716B2 (en) * 2009-09-30 2015-06-23 Virtium Technology, Inc. Stacking devices at finished package level
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
KR101633398B1 (ko) * 2010-02-16 2016-06-24 삼성전자주식회사 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
TWI435397B (en) * 2010-08-06 2014-04-21 Univ Nat Chiao Tung Flexible micro-system and manufacturing method thereof
KR101677739B1 (ko) 2010-09-29 2016-11-21 삼성전자주식회사 반도체 패키지 및 그의 제조방법
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JP2012114173A (ja) * 2010-11-23 2012-06-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
KR20130089473A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 반도체 패키지
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9349663B2 (en) * 2012-06-29 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure having polymer-based material for warpage control
JP5961055B2 (ja) * 2012-07-05 2016-08-02 日東電工株式会社 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
KR20140048468A (ko) * 2012-10-15 2014-04-24 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9559064B2 (en) * 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9711485B1 (en) * 2014-02-04 2017-07-18 Amkor Technology, Inc. Thin bonded interposer package
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9496154B2 (en) * 2014-09-16 2016-11-15 Invensas Corporation Use of underfill tape in microelectronic components, and microelectronic components with cavities coupled to through-substrate vias
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
DE102016203453A1 (de) * 2016-03-02 2017-09-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2840316B2 (ja) * 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
KR100238197B1 (ko) * 1992-12-15 2000-01-15 윤종용 반도체장치
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US5668409A (en) * 1995-06-05 1997-09-16 Harris Corporation Integrated circuit with edge connections and method
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
JP2899540B2 (ja) * 1995-06-12 1999-06-02 日東電工株式会社 フィルムキャリアおよびこれを用いた半導体装置
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
KR100418743B1 (ko) * 1996-07-12 2004-02-18 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
US5848466A (en) * 1996-11-19 1998-12-15 Motorola, Inc. Method for forming a microelectronic assembly
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
JPH10242333A (ja) * 1997-03-01 1998-09-11 Nitto Denko Corp 半導体装置及び半導体装置の製造方法
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JPH1167979A (ja) * 1997-08-13 1999-03-09 Citizen Watch Co Ltd フリップチップ半導体パッケージの実装構造及びその製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JPH11260863A (ja) * 1998-03-09 1999-09-24 Sumitomo Electric Ind Ltd 半導体装置用接続端子とその製造方法
US20020149027A1 (en) * 1998-03-19 2002-10-17 Noriyuki Takahashi Semiconductor device and its manufacture, and semiconductor device packaging structure
WO2001015223A1 (fr) * 1999-08-23 2001-03-01 Rohm Co., Ltd. Dispositif semi-conducteur et son procede de fabrication

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262490B2 (en) 1999-06-07 2007-08-28 Rohm Co., Ltd. Semiconductor chip with external connecting terminal
US6870248B1 (en) 1999-06-07 2005-03-22 Rohm Co., Ltd. Semiconductor chip with external connecting terminal
US7339264B2 (en) 1999-06-07 2008-03-04 Rohm Co., Ltd. Semiconductor chip with external connecting terminal
US7138298B2 (en) 1999-06-07 2006-11-21 Rohm Co., Ltd. Semiconductor chip with external connecting terminal
US7556983B2 (en) 2001-03-26 2009-07-07 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
US7622801B2 (en) 2001-03-26 2009-11-24 Nec Electronics Corporation Thin planar semiconductor device
JP2008118152A (ja) * 2001-03-26 2008-05-22 Nec Electronics Corp 半導体装置および積層型半導体装置
US7498249B2 (en) 2003-02-06 2009-03-03 Nec Electronics Corp. Method of forming a connecting conductor and wirings of a semiconductor chip
US7129112B2 (en) 2003-03-25 2006-10-31 Seiko Epson Corporation Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus
US7498661B2 (en) 2003-03-25 2009-03-03 Seiko Epson Corporation Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus
US7022552B2 (en) 2003-05-16 2006-04-04 Oki Electric Industry Co., Ltd. Semiconductor device and method for fabricating semiconductor device
JP2011101044A (ja) * 2003-07-18 2011-05-19 Samsung Electronics Co Ltd スタックパッケージ及びその製造方法
JP2005045251A (ja) * 2003-07-18 2005-02-17 Samsung Electronics Co Ltd スタック半導体チップbgaパッケージ及びその製造方法
JP2006147835A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 半導体装置
WO2006095703A1 (ja) * 2005-03-09 2006-09-14 Matsushita Electric Industrial Co., Ltd. ベアチップの実装構造と実装方法
JP4717062B2 (ja) * 2005-03-09 2011-07-06 パナソニック株式会社 ベアチップの実装構造と実装方法
JPWO2006095703A1 (ja) * 2005-03-09 2008-08-14 松下電器産業株式会社 ベアチップの実装構造と実装方法
US7907420B2 (en) 2005-03-09 2011-03-15 Panasonic Corporation Bare chip mounted structure and mounting method
JP2009517877A (ja) * 2005-11-30 2009-04-30 トロワデー、プリュ3D Plus 3d電子モジュール
JP2008091545A (ja) * 2006-09-29 2008-04-17 Shinko Electric Ind Co Ltd 半導体装置
JP2008124077A (ja) * 2006-11-08 2008-05-29 Shinko Electric Ind Co Ltd 半導体装置の製造方法
WO2008111546A3 (en) * 2007-03-09 2009-05-22 Casio Computer Co Ltd Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
WO2008111546A2 (en) * 2007-03-09 2008-09-18 Casio Computer Co., Ltd. Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
US8089777B2 (en) 2007-03-09 2012-01-03 Casio Computer Co., Ltd. Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
CN101595563B (zh) 2007-03-09 2012-03-28 卡西欧计算机株式会社 在其上表面和下表面具有半导体结构体的半导体装置及其制造方法
JP2009111384A (ja) * 2007-10-26 2009-05-21 3D Plus 3d電子モジュールをビアにより垂直に相互接続する方法
JP4489821B2 (ja) * 2008-07-02 2010-06-23 新光電気工業株式会社 半導体装置及びその製造方法
JP2008300854A (ja) * 2008-07-02 2008-12-11 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8372691B2 (en) 2009-01-23 2013-02-12 Shinko Electric Industries, Co., Ltd. Method of manufacturing semiconductor device
JP2010016388A (ja) * 2009-07-13 2010-01-21 Hitachi Chem Co Ltd 回路接続方法
KR101517347B1 (ko) * 2011-08-25 2015-05-04 인텔 모바일 커뮤니케이션스 게엠베하 반도체 소자 및 그라인딩 단계를 포함하는 반도체 소자의 제조 방법
US9064883B2 (en) 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
US9646856B2 (en) 2011-08-25 2017-05-09 Intel Deutschland Gmbh Method of manufacturing a semiconductor device including removing a relief layer from back surface of semiconductor chip
JP2013110264A (ja) * 2011-11-21 2013-06-06 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
JP2014165339A (ja) * 2013-02-25 2014-09-08 Disco Abrasive Syst Ltd 積層ウエーハの加工方法
JP2014220443A (ja) * 2013-05-10 2014-11-20 株式会社ディスコ パッケージ基板の加工方法

Also Published As

Publication number Publication date
US20010026010A1 (en) 2001-10-04
TW504804B (en) 2002-10-01
KR20010090540A (ko) 2001-10-18
EP1137066A3 (en) 2004-12-22
EP1137066A2 (en) 2001-09-26
US6774467B2 (en) 2004-08-10

Similar Documents

Publication Publication Date Title
US9613922B2 (en) Semiconductor device and manufacturing method thereof
KR100447035B1 (ko) 반도체 장치의 제조방법
JP5598787B2 (ja) 積層型半導体装置の製造方法
US7342267B2 (en) MOSFET package
US6538315B2 (en) Semiconductor device and method of manufacturing same
US6710437B2 (en) Semiconductor device having a chip-size package
US6232147B1 (en) Method for manufacturing semiconductor device with pad structure
JP4400898B2 (ja) チップサイズパッケージ及びその製造方法
US7495179B2 (en) Components with posts and pads
US6329711B1 (en) Semiconductor device and mounting structure
US7459349B1 (en) Method of forming a stack of semiconductor packages
US6214642B1 (en) Area array stud bump flip chip device and assembly process
JP3916854B2 (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
US6451624B1 (en) Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6180881B1 (en) Chip stack and method of making same
EP0773584B1 (en) Device having resin package and method of producing the same
KR100459970B1 (ko) 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기
KR100499306B1 (ko) 반도체장치및그제조방법
US6552427B2 (en) BGA package and method of fabrication
JP3752508B2 (ja) スタックパッケージ及びその製造方法
USRE39628E1 (en) Stackable flex circuit IC package and method of making same
US6791195B2 (en) Semiconductor device and manufacturing method of the same
US6781241B2 (en) Semiconductor device and manufacturing method thereof
JP3466785B2 (ja) 半導体素子およびその形成方法
KR960003766B1 (ko) 플래스틱 핀 그리드 어레이 패키지 제조 방법