JPH1167979A - フリップチップ半導体パッケージの実装構造及びその製造方法 - Google Patents

フリップチップ半導体パッケージの実装構造及びその製造方法

Info

Publication number
JPH1167979A
JPH1167979A JP21852997A JP21852997A JPH1167979A JP H1167979 A JPH1167979 A JP H1167979A JP 21852997 A JP21852997 A JP 21852997A JP 21852997 A JP21852997 A JP 21852997A JP H1167979 A JPH1167979 A JP H1167979A
Authority
JP
Japan
Prior art keywords
chip
flip
sealing resin
mounting structure
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21852997A
Other languages
English (en)
Inventor
Yoshihiro Ishida
芳弘 石田
Kiyoshi Shimizu
潔 清水
Shuichi Ishiwata
修一 石綿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP21852997A priority Critical patent/JPH1167979A/ja
Priority to TW87113237A priority patent/TW412850B/zh
Priority to PCT/JP1998/003588 priority patent/WO1999009592A1/ja
Publication of JPH1167979A publication Critical patent/JPH1167979A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

(57)【要約】 【課題】 パッケージの総厚を１ｍｍ以下に薄くするの
が困難であった。 【解決手段】 回路基板１にＩＣチップ６をフリップチ
ップボンディングし、回路基板１とＩＣチップ６との空
隙を封止樹脂７を注入して封止した後、集合パッケージ
の状態で、ＩＣチップ６の裏面６ｃの高さが、ＩＣチッ
プ６の能動素子面より高く、ＩＣチップの裏面６ｃと封
止樹脂の最高点７ａが略一致するように同一の切削面６
ｂで切削する。封止樹脂の平坦面７ａがＩＣチップ６を
取り囲むようにフィレットが台形形状になる。ＩＣチッ
プ６の裏面６ｃと封止樹脂の平坦面７ａとの界面１１を
覆うように封止樹脂７と異なる素材の保護被膜１２をコ
ーティングする。パッケージの総厚を１ｍｍ以下に薄く
でき、マーキング領域が拡大され、平坦面が真空吸着、
ダイシング固定等に有利である。保護被膜により信頼性
を増す。安価で信頼性の優れた小型、薄型のパッケージ
が提供できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、小型、薄型要求に
対応するフリップチップ半導体パッケージの実装構造及
びその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体パッケージの小型化、高密
度化に伴いベア・チップを直接フェイスダウンで、基板
上に実装するフリップチップボンディングが開発されて
いる。カメラ一体型ＶＴＲや携帯電話機等の登場によ
り、ベア・チップと略同じ寸法の小型パッケージ、所謂
ＣＳＰ（チップサイズ／スケール・パッケージ）を載せ
た携帯機器が相次いで登場してきている。最近ＣＳＰの
開発は急速に進み、その市場要求が本格化している。
【０００３】そこで、小型携帯機器等に搭載するＣＳＰ
の従来のフリップチップ半導体パッケージの実装構造に
ついて以下その概要を説明する。
【０００４】先ず図５（ａ）に示す多数個取りする回路
基板形成工程は、両面銅張りされた集合回路基板１Ａに
スルーホール（図示しない）を形成した後、無電解銅メ
ッキ及び電解銅メッキにより銅メッキ層を形成し、更に
メッキレジストをラミネートし、露光現像してパターン
マスクを形成した後、エッチング液を用いてパターンエ
ッチングを行うことにより、前記集合回路基板１Ａの上
面側には複数個分配列したＩＣ接続用電極３、下面側に
パッド電極である外部接続用電極４を形成する。次にソ
ルダーレジスト処理を行い、所定の部分にレジスト膜を
形成することにより、前記集合回路基板１Ａの下面側に
は外部接続用電極４を露呈するように、マトリックス状
に多数の同一形状の半田付け可能な表面であるレジスト
膜の開口部を形成し、多数個取りする集合回路基板１Ａ
が完成される。２はＸ、Ｙ方向に直交するカットライン
である。
【０００５】図５（ｂ）に示すＩＣチップ実装工程は、
先ず、ＩＣウエハーをバンプ工程に流して前記ＩＣウエ
ハーのパッド電極面に半田バンプ５を形成する。前記半
田バンプ５の形成方法には、一般に、スタッドバンプ方
式、ボールバンプ方式、及びメッキバンプ方式等がある
が、その中で、パッド電極位置にレジストにて窓を形成
し半田浴槽中に浸漬してメッキにて半田バンプを形成す
るメッキバンプ方式は、パッド電極間の狭い配列でバン
プを形成することが可能で、ＩＣチップの小型化には有
効な半田バンプの形成手段である。
【０００６】前記半田バンプ５を形成後、前記ＩＣウエ
ハーを粘着テープ等で貼着した状態で、所定のチップサ
イズにダイシングソー等の装置でウエハーの厚みをフル
カット方式でＸ、Ｙ方向に切断した後、ＩＣチップ６を
単体に分割する。
【０００７】前記半田バンプ付きＩＣチップ６、又は前
述した集合回路基板１Ａの前記配線パターンの所定位置
にフラックスを塗布して、単体に分割した前記ＩＣチッ
プ６を１個づつ複数個分配列した集合回路基板１Ａの個
々の回路基板１上の所定位置に搭載した後、半田リフロ
ー工程を経て、フリップチップ実装を行う。
【０００８】図５（ｃ）に示す封止工程は、熱硬化性の
封止樹脂７で前記隣接する複数個のＩＣチップ５に跨が
った状態で、サイドポッティングにより一体的に樹脂封
止することにより、ＩＣチップ６はフェイスダウンで集
合回路基板１Ａの個々の回路基板１上に固定される。
【０００９】図６（ａ）に示す基準部材張り付け工程
は、ＩＣチップ６を実装した集合回路基板１Ａの平坦な
底面を、基準部材８上に接着剤又は粘着テープ等の固定
手段で張り付ける。張り付け面が互いに平坦なため、確
実に固定される。
【００１０】図６（ｂ）は、タイシング工程で、前述の
Ｘ、Ｙ方向のカットライン２に沿って、ダイシングソー
等の切削手段で単個に切削、分割した後、溶解液等によ
り基準部材８より剥離する。
【００１１】図６（ｃ）は、ボール電極を形成するボー
ル形成工程は切削、分離された個々の回路基板１の下面
側に形成された外部接続用電極４の位置に、半田ボール
を配置してリフローすることによりボール電極９を形成
する。以上の工程により単個のフリップチップＢＧＡ２
０が完成される。
【００１２】図７は単個のフリップチップＢＧＡ２０の
平面図、図８は図７のＡ−Ａ線断面図、図９は図７のＢ
−Ｂ線断面図である。図８に示すように、封止樹脂７が
ＩＣチップ６の側面からはみ出す部分、所謂フィレット
部分が、ＩＣチップ６の裏面より低くサイドのみモール
ドされる。また、図９に示すように一部がＩＣチップ６
の裏面より盛り上がってモールドされたりする。樹脂封
止におけるフィレット部分がバラツキ、フィレットをＩ
Ｃチップ６の側面の中間で止めるのは難しく、通常は上
面にはみ出す。
【００１３】図８に示すように、フリップチップＢＧＡ
２０を構成する各部材の厚み関係は、通常、例えば、Ｉ
Ｃチップ６の厚み、Ｔ１＝０．４ｍｍ、封止高さ、Ｔ２
＝０．０５ｍｍ、回路基板１の厚み、Ｔ３＝０．２８ｍ
ｍ、半田ボール９の高さ、Ｔ４＝０．４ｍｍとすると、
パッケージの総厚、Ｔ０＝１．１３ｍｍとなる。
【００１４】
【発明が解決しようとする課題】しかしながら、前述し
たフリップチップ半導体パッケージの実装構造には次の
ような問題点がある。即ち、近年、小型携帯機器の小型
化の要求に伴いパッケージの小型、薄型化が急務とな
り、パッケージの総厚を１ｍｍ以下に薄くすることが強
く要望され、その要望を満たすために、ＩＣチップをウ
エハーの状態で薄くすると、バンピング工程でウエハー
の割れが発生するため、薄くしても、０．４ｍｍ程度で
あり、それより薄くすると、ダイシング工程において
も、ウエハーをダイシングテープに貼着する等でウエフ
ーの割れが発生する。従って、ウエフー単体では、例え
ば、０．６３５ｍｍから０．４ｍｍ程度に薄くするのが
限度である。また、回路基板及びボール高さ等も薄くす
ることが現状では困難であり、パッケージの総厚を１ｍ
ｍ以下にする要望を満足することは困難である。また、
封止樹脂のフィレットが回路基板の裏面に不均一に盛り
上がり段差がでると、電気特性のテストの際に裏面が均
等に当たらないために、正確に測定ができない。生産
性、信頼性等の問題があった。
【００１５】本発明は、上記従来の課題に鑑みなされた
ものであり、その目的は、フリップチップ実装したＩＣ
チップの裏面を極限まで切削して、パッケージの総厚を
１ｍｍ以下に押さえて、小型携帯機器等に搭載する信頼
性及び生産性に優れた、安価なフリップチップ半導体パ
ッケージの実装構造及びその製造方法を提供するもので
ある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明におけるフリップチップ半導体パッケージの
実装構造は、回路基板のＩＣ接続用電極にＩＣチップの
電極面をフリップチップボンディングし、回路基板とＩ
Ｃチップとの空隙を封止樹脂を注入して封止するフリッ
プチップ半導体パッケージの実装構造において、前記Ｉ
Ｃチップの裏面と前記封止樹脂の最高点が略一致するこ
とを特徴とするものである。
【００１７】また、前記封止樹脂の最高点は平坦面であ
ることを特徴とするものである。
【００１８】また、前記封止樹脂の平坦面がＩＣチップ
を取り囲んでいることを特徴とするものである。
【００１９】また、前記ＩＣチップの裏面と前記封止樹
脂の平坦面とが、同一の切削面を有することを特徴とす
るものである。
【００２０】また、前記ＩＣチップの裏面高さが、ＩＣ
チップの能動素子面より高いことを特徴とするものであ
る。
【００２１】また、前記ＩＣチップの裏面と前記封止樹
脂の平坦面が保護被膜でコーティングされていることを
特徴とするものである。
【００２２】また、前記保護被膜が前記ＩＣチップと封
止樹脂の平坦面の界面を覆っていることを特徴とするも
のである。
【００２３】また、前記保護被膜が前記封止樹脂と異な
る素材であることを特徴とするものである。
【００２４】また、回路基板のＩＣ接続用電極にＩＣチ
ップの電極面をフリップチップボンディングする工程
と、少なくとも前記回路基板と前記ＩＣチップとの間の
空隙と、前記ＩＣチップの側面とを封止樹脂で封止する
工程と、前記ＩＣチップの裏面と前記封止樹脂の最高点
が略一致するまで切削する工程とを有することを特徴と
する製造方法である。
【００２５】
【発明の実施の形態】以下図面に基づいて本発明におけ
るフリップチップ半導体パッケージの実装構造について
説明する。図１、図２及び図３は本発明の第１の実施の
形態に係わり、図１は多数個取りするフリップチップＢ
ＧＡの断面図、図２は単個のフリップチップＢＧＡの平
面図、図３は図２のＣ−Ｃ線断面図である。従来技術と
同一部材は同一符号で示す。
【００２６】先ず、回路基板形成、ＩＣ実装及び樹脂封
止工程までは、前述の従来技術と同様であるので、その
説明は省略する。
【００２７】図１において、集合回路基板１Ａの個々の
回路基板１のＩＣ接続用電極にＩＣチップ６の電極面を
半田ボール５を介してフリップチップボンディングし、
回路基板１とＩＣチップ６との空隙と、ＩＣチップ６の
側面に封止樹脂７を注入して樹脂封止した集合パッケー
ジの状態で、ＩＣチップ６の裏面６ａをグラインディン
グ等の切削手段で、切削面６ｂの高さがＩＣの回路形成
面（能動素子面）より高くなるように、封止樹脂７の上
面を同時に所定量、例えば、Ｔ１−ｔ１＝０．３ｍｍ程
度切削する。切削は多数個取りする集合パッケージの状
態で行うので、個々のＩＣチップ６の厚みｔ１の寸法の
バラツキも極めて小さい。同時にＩＣチップ６の裏面６
ａに盛り上がったフィレットも均一に平坦化される。従
って、切削後のＩＣチップ６の裏面６ｃと、封止樹脂７
の平坦面７ａとは、同時に切削されるので、同一の切削
面が得られる。
【００２８】図１において、上記したように、集合パッ
ケージの状態でＩＣチップ６の裏面６ａをグラインディ
ングした後、半田ボール（突起電極）９を形成する半田
ボール付けは、集合回路基板１Ａの個々の回路基板１の
下面側に形成された外部接続用電極の位置に、フリップ
チップの半田の融点より低い融点の半田ボールを配置し
てリフローすることにより突起電極である半田ボール９
が形成される。半田の組成は、フリップチップの半田５
は、Ｐｂ：９０％、Ｓｎ：１０％、融点２５０°Ｃで、
半田ボール９は、Ｐｂ：４０％、Ｓｎ：６０％、融点１
８０°Ｃでそれぞれ融点の異なる半田が使用される。
【００２９】前記集合パッケージの状態で、面一になっ
ているＩＣチップ６の裏面６ｃと封止樹脂７の平坦面７
ａとを図示しない基準部材に熱剥離テープ等の接着剤で
貼着するか、前記平坦面を真空吸着等の固定手段で固定
た後、カットライン２に沿って、ダイシングソー等の切
削手段で単個に切断、分離した後、溶解液など使用して
基準部材よう剥離する。図３で示すように単個のフリッ
プチップＢＧＡ１０が完成する。
【００３０】図３においてフリップチップＢＧＡ１０
は、ＩＣチップ６の高さ、ｔ１＝０．２ｍｍ、封止高
さ、Ｔ２＝０．０５ｍｍ、回路基板１の厚さ、Ｔ３＝
０．２８ｍｍ、半田ボール９の高さ、Ｔ４＝０．４ｍｍ
とすると、パッケージの総厚、Ｔ０＝０．９３ｍｍとな
り、要望の１ｍｍ以下にすることが可能となった。
【００３１】従って、切削後のＩＣチップ６の裏面６ｃ
と、封止樹脂７の上面の平坦面７ａ（最高点）が一致す
ることになる。封止樹脂７の平坦面７ａ（最高点）がＩ
Ｃチップ６を取り囲んでいる
【００３２】図３に示すように、前記封止樹脂７の最高
点７ａは平坦面で、フィレットが台形形状をしてパッケ
ージの裏面の面積が拡大される。面積が拡大されること
によりマーキング領域が広がり、パッケージの製造メー
カ、製造日、製造番号等の事項が容易にマーキングでき
る。また、平坦面が広いので真空吸着等のピックアップ
に有利であり、ＩＣ基準でダイシングするための固定面
積が広く、固定がより確実になる。
【００３３】前記ＩＣチップ６の裏面６ｃと、前記封止
樹脂７の平坦面７ａとが、同一条件で、同時に切削され
るので、同一の切削面を有することになり、後述する保
護被膜の密着性が有利である。
【００３４】図４は、本発明の第２の実施の形態に係わ
るフリップチップＢＧＡ断面図である。図に示すよう
に、ＩＣチップ６の裏面６ｃと、封止樹脂７の平坦面７
ａとの界面１１に隙間が出ると、パッケージの信頼性の
点で問題が生ずるため、前記封止樹脂７と異なる素材か
らなる保護被膜１２、例えば、ジャンクションコーティ
ングレジン（ＪＣＲ）で、ＩＣチップ６と封止樹脂７の
平坦面の界面１１を覆うようにコーティングする。
【００３５】前記保護被膜１２として、上記したよう
に、封止樹脂７と異なる素材のＪＣＲを使用するのは、
封止樹脂７は一度硬化した表面に、同質の樹脂でコーテ
ィングすると密着性が悪い。前記ＪＣＲ等の保護被膜１
２をコーティングすることにより、コーティング面での
密着性を増し、界面１１を覆うと同時に、ＩＣ面の応力
を緩和することができる。
【００３６】従来、パッケージ面へのマーキングは、印
刷手段等により行うのが一般的である。印刷の場合は綺
麗にマーキングできるが、製造日、製造番号等が変わる
のに対応して、印刷用の版の管理が面倒であった。レー
ザーを使用して保護被膜面１２を削ることにより、容易
にマーキングが可能である。保護被膜を不透明にしてレ
ーザーを用いてマーキングすると、マーキングはＩＣチ
ップの鏡面とのコイトラストで鮮明に見える。
【００３７】
【発明の効果】以上説明したように、本発明のフリップ
チップ半導体パッケージの実装構造によれば、パッケー
ジの総厚を１ｍｍ以下にするために、ＩＣチップの厚み
を極限まで薄くすることに着目し、ウエハーの状態で薄
くすると、ワレの発生のため限度があり、ある程度は薄
くすることができるが、満足する状態ではなかった。そ
こで、樹脂封止後に集合パッケージの状態で、ＩＣチッ
プの能動素子に影響を与えない限度までＩＣチップの裏
面を切削することにより、パッケージ総厚を１ｍｍ以下
にでき、パッケージを薄型化することが可能になった。
【００３８】また、ＩＣチップの裏面を削るので、パッ
ケージのソリが解消できた。
【００３９】また、封止樹脂がＩＣチップの裏面に盛り
上がっていても、ＩＣチップの裏面と封止樹脂が同時に
切削されるので、樹脂封止の寸法管理が容易になった。
【００４０】また、封止樹脂の平坦面がＩＣチップを取
り囲み、フィレットが台形形状をしてパッケージの裏面
の面積が拡大されるので、マーキング領域が広がる。ま
た、平坦面が広いので真空吸着等のピックアップに有利
であり、ＩＣ基準でダイシングするための固定面積が広
く、固定がより確実になった。
【００４１】また、ＩＣチップの裏面と前記封止樹脂の
平坦面に保護被膜をコーティングすくことにより、ＩＣ
チップと封止樹脂の平坦面の界面は覆われ、パッケージ
の信頼性が向上した。
【００４２】また、ＩＣチップの裏面と封止樹脂の平坦
面とが、面一で、且つ、同一の切削面となり、更に、保
護被膜が封止樹脂と異なる素材を用いるので、密着性が
向上した。
【００４３】また、保護被膜をレーザー手段で削りマー
キングするので、マーキングが容易で、且つ、面倒な印
刷用の版の管理が不要になった。
【００４４】以上説明したように、樹脂封止後の集合パ
ッケージの状態で、ＩＣチップの裏面を極限まで薄く切
削してＩＣチップを薄くすることにより、ＩＣチップの
歩留りが向上し、パッケージ総厚を１ｍｍ以下にするこ
とを可能にした。小型携帯機器等に搭載する信頼性及び
生産性に優れた、安価なフリップチップ半導体パッケー
ジの実装構造を提供することが可能になった。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わり、多数個取
りするフリップチップＢＧＡの断面図である。
【図２】図１の単個のフリップチップＢＧＡの平面図で
ある。
【図３】図２のＣ−Ｃ線断面図である。
【図４】本発明の第２の実施の形態に係わり、保護被膜
をコーティングしたフリップチップＢＧＡの断面図であ
る。
【図５】従来のフリップチップＢＧＡの製造工程で、回
路基板形成工程、ＩＣ実装工程、樹脂封止工程を示す説
明図である。
【図６】従来のフリップチップＢＧＡの製造工程で、基
準部材張り付け工程、ダイシング工程、ボール付け工程
を示す説明図である。
【図７】図６の単個のフリップチップＢＧＡの平面図で
ある。
【図８】図７のＡ−Ａ線断面図である。
【図９】図７のＢ−Ｂ線断面図である。
【符号の説明】
１ 回路基板 ５ 半田ボール ６ ＩＣチップ ６ｂ 切削面 ６ｃ ＩＣチップの裏面 ７ 封止樹脂 ７ａ 封止樹脂の平坦面 ９ 半田ボール １０ フリップチップＢＧＡ １１ 界面 １２ 保護被膜 Ｔ１、ｔ１ ＩＣチップの厚さ Ｔ２ 封止高さ Ｔ３ 回路基板の厚さ Ｔ４ 半田ボールの高さ Ｔ０ パッケージの総厚

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 回路基板のＩＣ接続用電極にＩＣチップ
    の電極面をフリップチップボンディングし、回路基板と
    ＩＣチップとの空隙を封止樹脂を注入して封止するフリ
    ップチップ半導体パッケージの実装構造において、前記
    ＩＣチップの裏面と前記封止樹脂の最高点が略一致する
    ことを特徴とするフリップチップ半導体パッケージの実
    装構造。
  2. 【請求項２】 前記封止樹脂の最高点は平坦面であるこ
    とを特徴とする請求項１記載のフリップチップ半導体パ
    ッケージの実装構造。
  3. 【請求項３】 前記封止樹脂の平坦面がＩＣチップを取
    り囲んでいることを特徴とする請求項２記載のフリップ
    チップ半導体パッケージの実装構造。
  4. 【請求項４】 前記ＩＣチップの裏面と前記封止樹脂の
    平坦面とが、同一の切削面を有することを特徴とする請
    求項２又は３記載のリップチップ半導体パッケージの実
    装構造。
  5. 【請求項５】 前記ＩＣチップの裏面高さが、ＩＣチッ
    プの能動素子面より高いことを特徴とする請求項４記載
    のフリップチップ半導体パッケージの実装構造。
  6. 【請求項６】 前記ＩＣチップの裏面と前記封止樹脂の
    平坦面が保護被膜でコーティングされていることを特徴
    とする請求項２〜５記載のフリップチップ半導体パッケ
    ージの実装構造。
  7. 【請求項７】 前記保護被膜が前記ＩＣチップと封止樹
    脂の平坦面の界面を覆っていることを特徴とする請求項
    ６記載のフリップチップ半導体パッケージの実装構造。
  8. 【請求項８】 前記保護被膜が前記封止樹脂と異なる素
    材であることを特徴とする請求項６又は７記載のフリッ
    プチップ半導体パッケージの実装構造。
  9. 【請求項９】 回路基板のＩＣ接続用電極にＩＣチップ
    の電極面をフリップチップボンディングする工程と、少
    なくとも前記回路基板と前記ＩＣチップとの間の空隙
    と、前記ＩＣチップの側面とを封止樹脂で封止する工程
    と、前記ＩＣチップの裏面と前記封止樹脂の最高点が略
    一致するまで切削する工程とを有することを特徴とする
    フリップチップ半導体パッケージの製造方法。
JP21852997A 1997-08-13 1997-08-13 フリップチップ半導体パッケージの実装構造及びその製造方法 Pending JPH1167979A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21852997A JPH1167979A (ja) 1997-08-13 1997-08-13 フリップチップ半導体パッケージの実装構造及びその製造方法
TW87113237A TW412850B (en) 1997-08-13 1998-08-12 Flip chip type semiconductor package and method for manufacturing the same
PCT/JP1998/003588 WO1999009592A1 (fr) 1997-08-13 1998-08-12 Assemblage semi-conducteur du type flip et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21852997A JPH1167979A (ja) 1997-08-13 1997-08-13 フリップチップ半導体パッケージの実装構造及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1167979A true JPH1167979A (ja) 1999-03-09

Family

ID=16721362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21852997A Pending JPH1167979A (ja) 1997-08-13 1997-08-13 フリップチップ半導体パッケージの実装構造及びその製造方法

Country Status (3)

Country Link
JP (1) JPH1167979A (ja)
TW (1) TW412850B (ja)
WO (1) WO1999009592A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001069670A1 (fr) 2000-03-17 2001-09-20 Matsushita Electric Industrial Co., Ltd. Module a composants electroniques incorpores et procede de fabrication correspondant
EP1137066A3 (en) * 2000-03-24 2004-12-22 Shinko Electric Industries Co. Ltd. Semiconductor device and process of production of same
JP2005101673A (ja) * 2005-01-11 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置
US7365426B2 (en) 2001-03-08 2008-04-29 Renesas Technology Corp. Semiconductor device
US7560819B2 (en) 1998-07-01 2009-07-14 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board and electronic instrument
JP2010073915A (ja) * 2008-09-19 2010-04-02 Nec Electronics Corp 半導体装置の製造方法、半導体装置、及び実装基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages
JP2001127088A (ja) 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
CN104772574B (zh) * 2014-01-09 2016-09-14 中国科学院金属研究所 一种标记互连结构初始液固反应界面的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612331A (ja) * 1984-06-14 1986-01-08 Sharp Corp 半導体素子の樹脂封止方式
JPH0231437A (ja) * 1988-07-21 1990-02-01 Oki Electric Ind Co Ltd 半導体チップの実装方法
JPH0438857A (ja) * 1990-06-04 1992-02-10 Nec Corp 樹脂封止型半導体装置
JPH08274209A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp チップキャリヤ及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560819B2 (en) 1998-07-01 2009-07-14 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board and electronic instrument
JP4448617B2 (ja) * 1998-07-01 2010-04-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7868466B2 (en) 1998-07-01 2011-01-11 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board and electronic instrument
WO2001069670A1 (fr) 2000-03-17 2001-09-20 Matsushita Electric Industrial Co., Ltd. Module a composants electroniques incorpores et procede de fabrication correspondant
EP1189272A1 (en) 2000-03-17 2002-03-20 Matsushita Electric Industrial Co., Ltd. Module with built-in electronic elements and method of manufacture thereof
US6798121B2 (en) 2000-03-17 2004-09-28 Matsushita Electric Industrial Co., Ltd. Module with built-in electronic elements and method of manufacture thereof
US7134198B2 (en) 2000-03-17 2006-11-14 Matsushita Electric Industrial Co., Ltd. Method for manufacturing electric element built-in module with sealed electric element
EP1137066A3 (en) * 2000-03-24 2004-12-22 Shinko Electric Industries Co. Ltd. Semiconductor device and process of production of same
US7365426B2 (en) 2001-03-08 2008-04-29 Renesas Technology Corp. Semiconductor device
JP2005101673A (ja) * 2005-01-11 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置
JP2010073915A (ja) * 2008-09-19 2010-04-02 Nec Electronics Corp 半導体装置の製造方法、半導体装置、及び実装基板

Also Published As

Publication number Publication date
WO1999009592A1 (fr) 1999-02-25
TW412850B (en) 2000-11-21

Similar Documents

Publication Publication Date Title
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
US7825499B2 (en) Semiconductor package and trenched semiconductor power device using the same
US8916976B2 (en) Semiconductor device and method of manufacturing the same
EP1189273A2 (en) Semiconductor device and production process
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
JP2001094003A (ja) 半導体装置及びその製造方法
US7053492B2 (en) Circuit device and method of manufacturing the same
US6963126B2 (en) Semiconductor device with under-fill material below a surface of a semiconductor chip
JP2701589B2 (ja) 半導体装置及びその製造方法
JPH1167979A (ja) フリップチップ半導体パッケージの実装構造及びその製造方法
US20060049519A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP3850967B2 (ja) 半導体パッケージ用基板及びその製造方法
JPH10256417A (ja) 半導体パッケージの製造方法
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JP2000040676A (ja) 半導体装置の製造方法
JP4506168B2 (ja) 半導体装置およびその実装構造
JPH0951015A (ja) 半導体装置
JP3061014B2 (ja) 半導体装置及びその製造方法
JP2949969B2 (ja) フィルムキャリア半導体装置
JP4159631B2 (ja) 半導体パッケージの製造方法
JP4115557B2 (ja) 半導体パッケージの製造方法
JP4002009B2 (ja) 半導体パッケージの製造方法
JP4011693B2 (ja) 半導体パッケージの製造方法
JP4115553B2 (ja) 半導体パッケージの製造方法
JP4115556B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070918