JPH08274209A - チップキャリヤ及びその製造方法 - Google Patents
チップキャリヤ及びその製造方法Info
- Publication number
- JPH08274209A JPH08274209A JP7076687A JP7668795A JPH08274209A JP H08274209 A JPH08274209 A JP H08274209A JP 7076687 A JP7076687 A JP 7076687A JP 7668795 A JP7668795 A JP 7668795A JP H08274209 A JPH08274209 A JP H08274209A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- molding agent
- chip carrier
- molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】チップキャリヤの構造及び接続方法において、
モールド剤の塗布範囲を必要最小限に抑えることによ
り、モールド後の基板の反りや金属ワイヤの切断を防
ぎ、かつ接続端子となるスルーホールがモールド剤で埋
まることがないチップキャリアを提供する。 【構成】ＩＣチップ４をフェイスダウンボンディング方
式を用い基板２へ実装し、モールド剤８を注入する。モ
ールド剤の塗布方式はディスペンサーを用いたディスペ
ンス方式とする。塗布方法はモールド剤８をＩＣチップ
４の斜め横から塗布する方法と、基板２に開口部を設
け、開口部からモールド剤８を注入する方法いずれかを
採用する。どちらの場合も、モールド剤８の塗布範囲は
必要最小限の塗布量となるＩＣチップの能動面および接
合部に限定する。
モールド剤の塗布範囲を必要最小限に抑えることによ
り、モールド後の基板の反りや金属ワイヤの切断を防
ぎ、かつ接続端子となるスルーホールがモールド剤で埋
まることがないチップキャリアを提供する。 【構成】ＩＣチップ４をフェイスダウンボンディング方
式を用い基板２へ実装し、モールド剤８を注入する。モ
ールド剤の塗布方式はディスペンサーを用いたディスペ
ンス方式とする。塗布方法はモールド剤８をＩＣチップ
４の斜め横から塗布する方法と、基板２に開口部を設
け、開口部からモールド剤８を注入する方法いずれかを
採用する。どちらの場合も、モールド剤８の塗布範囲は
必要最小限の塗布量となるＩＣチップの能動面および接
合部に限定する。
Description
【０００１】
【産業上の利用分野】本発明は、チップキャリヤおよび
その製造方法に関するものである。
その製造方法に関するものである。
【０００２】
【従来の技術】近年、エレクトロニクス技術の著しい進
歩によって様々な民生用、産業用電子機器の小型、軽
量、薄型化、高性能化が急速に進んでいる。そこで、回
路規模の増大、使用する電子部品の増加に対応するべく
高密度化、高速化を図るために、プリント基板の薄型化
およびファインパターン化、多層構造の採用、電子部品
の小型化等と共に、電子部品を接続するための様々な実
装技術が開発されている。特に、ＩＣチップやＬＳＩ等
と基板との接続技術としては、図５に示されるようなチ
ップキャリヤ１が知られていた。また、図６はその製造
方法である。図５および図６において、予めスルーホー
ル１０の中心付近を通る外形で切断された基板２の上
に、ＩＣチップ４をダイボンド剤９により固着し、金属
ワイヤ７でＩＣチップ４の電極５と基板２に形成された
配線パターン６とを電気的に接続する。配線パターン６
はスルーホール１０につながっており、マザーボードと
は通常半田付けでスルーホール１０によって成る接続端
子とで接続が成されている。基板２は通常ガラスエポキ
シ等を使用したプリント基板であるが、セラミクス基板
を用いる場合もある。基板２の上に固着されたＩＣチッ
プ４の電極５はワイヤボンディング方式で基板２に形成
された配線パターン６に接続された後、モールド剤８で
モールドされる。３はモールド枠であり、モールド剤８
がチップキャリヤ１の高さまで盛られ、且つスルーホー
ル１０からモールド剤８が基板２の裏面に流れ込まない
ように、ダムの役割を果たしている。モールド枠３を使
用しない場合は、同様の理由で、スルーホール１０をＩ
Ｃチップ４から遠ざけるように基板２が設計されてい
た。
歩によって様々な民生用、産業用電子機器の小型、軽
量、薄型化、高性能化が急速に進んでいる。そこで、回
路規模の増大、使用する電子部品の増加に対応するべく
高密度化、高速化を図るために、プリント基板の薄型化
およびファインパターン化、多層構造の採用、電子部品
の小型化等と共に、電子部品を接続するための様々な実
装技術が開発されている。特に、ＩＣチップやＬＳＩ等
と基板との接続技術としては、図５に示されるようなチ
ップキャリヤ１が知られていた。また、図６はその製造
方法である。図５および図６において、予めスルーホー
ル１０の中心付近を通る外形で切断された基板２の上
に、ＩＣチップ４をダイボンド剤９により固着し、金属
ワイヤ７でＩＣチップ４の電極５と基板２に形成された
配線パターン６とを電気的に接続する。配線パターン６
はスルーホール１０につながっており、マザーボードと
は通常半田付けでスルーホール１０によって成る接続端
子とで接続が成されている。基板２は通常ガラスエポキ
シ等を使用したプリント基板であるが、セラミクス基板
を用いる場合もある。基板２の上に固着されたＩＣチッ
プ４の電極５はワイヤボンディング方式で基板２に形成
された配線パターン６に接続された後、モールド剤８で
モールドされる。３はモールド枠であり、モールド剤８
がチップキャリヤ１の高さまで盛られ、且つスルーホー
ル１０からモールド剤８が基板２の裏面に流れ込まない
ように、ダムの役割を果たしている。モールド枠３を使
用しない場合は、同様の理由で、スルーホール１０をＩ
Ｃチップ４から遠ざけるように基板２が設計されてい
た。
【０００３】
【発明が解決しようとする課題】従来の技術で説明した
チップキャリヤの課題について説明する。大きくは、基
板２の反りとモールド剤８の供給方法に大別される。
チップキャリヤの課題について説明する。大きくは、基
板２の反りとモールド剤８の供給方法に大別される。
【０００４】先ず基板２の反りに関する課題であるが、
ＩＣチップ４を基板２へ固着する工程での加熱硬化時、
ワイヤボンディング工程の加熱時およびモールド工程の
加熱時に基板２に大きな反りが発生する。それぞれの工
程での加熱温度と加熱時間であるが、ＩＣチップ４の固
着工程時に１４０℃から１６０℃の温度範囲で３０分か
ら１時間３０分の間、ワイヤボンディング工程時に７０
℃から１１０℃の温度範囲で１０分から２０分の間、モ
ールド工程時に例えばトランスファーモールド方式を採
用した場合で１７０℃から１８０℃の温度範囲で５時間
の間、例えばポッティングモールド方式を採用した場合
で１５０℃から１７０℃の温度範囲で１時間から１時間
３０分の間、常時熱が加わる。特にモールド工程時の基
板２の反り量は著しく、通常は従来の技術で説明した図
５に示すモールド剤８の供給範囲がＩＣチップ４を覆
い、更に横方向に関してはモールド枠３まで、高さ方向
に関してはチップキャリヤ１の高さまでと広範囲である
ため、モールド剤８硬化時の加熱による熱応力が加わり
易くなる。このため、基板２が著しく反ってしまった
り、金属ワイヤ７が応力により切れてしまう。したがっ
て基板２が反ることにより、チップキャリヤのマザーボ
ードへの実装性が著しく低下するとともに、ＩＣチップ
４の電極５と基板２に形成された配線パターン６とが安
定且つ良好に接続されない等の問題が発生する。
ＩＣチップ４を基板２へ固着する工程での加熱硬化時、
ワイヤボンディング工程の加熱時およびモールド工程の
加熱時に基板２に大きな反りが発生する。それぞれの工
程での加熱温度と加熱時間であるが、ＩＣチップ４の固
着工程時に１４０℃から１６０℃の温度範囲で３０分か
ら１時間３０分の間、ワイヤボンディング工程時に７０
℃から１１０℃の温度範囲で１０分から２０分の間、モ
ールド工程時に例えばトランスファーモールド方式を採
用した場合で１７０℃から１８０℃の温度範囲で５時間
の間、例えばポッティングモールド方式を採用した場合
で１５０℃から１７０℃の温度範囲で１時間から１時間
３０分の間、常時熱が加わる。特にモールド工程時の基
板２の反り量は著しく、通常は従来の技術で説明した図
５に示すモールド剤８の供給範囲がＩＣチップ４を覆
い、更に横方向に関してはモールド枠３まで、高さ方向
に関してはチップキャリヤ１の高さまでと広範囲である
ため、モールド剤８硬化時の加熱による熱応力が加わり
易くなる。このため、基板２が著しく反ってしまった
り、金属ワイヤ７が応力により切れてしまう。したがっ
て基板２が反ることにより、チップキャリヤのマザーボ
ードへの実装性が著しく低下するとともに、ＩＣチップ
４の電極５と基板２に形成された配線パターン６とが安
定且つ良好に接続されない等の問題が発生する。
【０００５】次にモールド剤８の供給方法に関する課題
であるが、トランスファーモールド方式を採用した場
合、モールド枠３内のみへのモールド剤８供給が必要と
なる。したがって使用する金型が特殊なものとなり、高
価な金型を使用せざるをえないため、チップキャリヤ１
のコストアップにつながってしまう。また、モールド枠
８内のみならず、基板２上に一括してモールド剤８を注
入させた場合、チップキャリヤ１の接続端子と成るスル
ーホール１０へモールド剤８が流入し、接続端子として
の本来の役目を果たさないことになる。次にポッティン
グモールド方式を採用した場合、トランスファーモール
ド方式と同様にモールド枠３内のみへモールド剤８を供
給した場合、上述した通り、供給範囲が広範囲なためモ
ールド時のタクトタイムがかかり過ぎ、チップキャリヤ
１のコストアップにつながってしまう。また、モールド
枠３のみならず、基板２上へ一括してモールド剤８を供
給した場合、接続端子として用いるスルーホール１０へ
もモールド剤８が流入してしまうため、スルーホール１
０で埋まってしまい本来の接続端子の役目を果たさな
い。この他の課題として、従来の技術ではモールド剤８
をスルーホール１０へ流入させないために、モールド枠
３のように何らかのダムを設けるか、または、ＩＣチッ
プ４をスルーホール１０から遠ざけるような基板２の設
計が必須である。したがってチップキャリヤ１の小型化
および薄型化には不向きである。本発明は、上述の課題
をすべて解決すべくなされたもので、基板の反りを極力
抑え、且つチップキャリヤ１の接続端子と成るスルーホ
ールへのモールド剤８の流入を回避し、また安定した製
造工程の元で超小型化、薄型化が容易に実現できるチッ
プキャリヤを提供することを目的としたものである。
であるが、トランスファーモールド方式を採用した場
合、モールド枠３内のみへのモールド剤８供給が必要と
なる。したがって使用する金型が特殊なものとなり、高
価な金型を使用せざるをえないため、チップキャリヤ１
のコストアップにつながってしまう。また、モールド枠
８内のみならず、基板２上に一括してモールド剤８を注
入させた場合、チップキャリヤ１の接続端子と成るスル
ーホール１０へモールド剤８が流入し、接続端子として
の本来の役目を果たさないことになる。次にポッティン
グモールド方式を採用した場合、トランスファーモール
ド方式と同様にモールド枠３内のみへモールド剤８を供
給した場合、上述した通り、供給範囲が広範囲なためモ
ールド時のタクトタイムがかかり過ぎ、チップキャリヤ
１のコストアップにつながってしまう。また、モールド
枠３のみならず、基板２上へ一括してモールド剤８を供
給した場合、接続端子として用いるスルーホール１０へ
もモールド剤８が流入してしまうため、スルーホール１
０で埋まってしまい本来の接続端子の役目を果たさな
い。この他の課題として、従来の技術ではモールド剤８
をスルーホール１０へ流入させないために、モールド枠
３のように何らかのダムを設けるか、または、ＩＣチッ
プ４をスルーホール１０から遠ざけるような基板２の設
計が必須である。したがってチップキャリヤ１の小型化
および薄型化には不向きである。本発明は、上述の課題
をすべて解決すべくなされたもので、基板の反りを極力
抑え、且つチップキャリヤ１の接続端子と成るスルーホ
ールへのモールド剤８の流入を回避し、また安定した製
造工程の元で超小型化、薄型化が容易に実現できるチッ
プキャリヤを提供することを目的としたものである。
【０００６】
【課題を解決するための手段】上記目的を達成すべく、
本発明は下記の手段を有する。
本発明は下記の手段を有する。
【０００７】（手段１）本発明のチップキャリヤは、配
線パターンを有する基板と、能動面に電極を有し、該電
極と前記配線パターンとが対向し接続されたＩＣチップ
と、前記基板と前記ＩＣチップとの間に介在し、前記Ｉ
Ｃチップ側は前記能動面のみ塗布されてなるモールド剤
と、を有することを特徴とする。
線パターンを有する基板と、能動面に電極を有し、該電
極と前記配線パターンとが対向し接続されたＩＣチップ
と、前記基板と前記ＩＣチップとの間に介在し、前記Ｉ
Ｃチップ側は前記能動面のみ塗布されてなるモールド剤
と、を有することを特徴とする。
【０００８】（手段２）前記手段１において、前記基板
のＩＣチップ対向部内の少なくとも一部に設けられた開
口部と、前記能動面及び前記開口部内に塗布されたモー
ルド剤と、を有することが好ましい。
のＩＣチップ対向部内の少なくとも一部に設けられた開
口部と、前記能動面及び前記開口部内に塗布されたモー
ルド剤と、を有することが好ましい。
【０００９】（手段３）一方、本発明のチップキャリヤ
の製造方法は、基板のＩＣチップが接続されるべく範囲
にフラックスを塗布し、前記基板の所望の位置にハンダ
バンプを有する前記ＩＣチップを搭載し、前記基板と前
記ＩＣチップとを接合し、液状のモールド剤を前記基板
と前記ＩＣチップとの間に供給することを特徴とする。
の製造方法は、基板のＩＣチップが接続されるべく範囲
にフラックスを塗布し、前記基板の所望の位置にハンダ
バンプを有する前記ＩＣチップを搭載し、前記基板と前
記ＩＣチップとを接合し、液状のモールド剤を前記基板
と前記ＩＣチップとの間に供給することを特徴とする。
【００１０】（手段４）前記手段３の液状のモールド剤
はディスペンサーを用いて供給されることを特徴とす
る。
はディスペンサーを用いて供給されることを特徴とす
る。
【００１１】（手段５）前記手段４の前記ディスペンサ
ーから塗出する前記液状のモールド剤は、前記ＩＣチッ
プの斜め横方向から供給されることを特徴とする。
ーから塗出する前記液状のモールド剤は、前記ＩＣチッ
プの斜め横方向から供給されることを特徴とする。
【００１２】（手段６）また前記手段４のディスペンサ
ーから塗出する前記液状のモールド剤は、前記基板に設
けられた開口部側から供給されることを特徴とする。
ーから塗出する前記液状のモールド剤は、前記基板に設
けられた開口部側から供給されることを特徴とする。
【００１３】
【作用】したがって、手段１に記載のチップキャリヤに
よれば、ＩＣチップを直接基板に実装するため、実装面
積を縮小することができ、チップキャリヤの超小型化、
薄型化が容易に実現できる。またそれに加え、モールド
剤の塗布範囲はＩＣチップに関して能動面のみとし保護
範囲を必要最低限に抑えたため、加熱によるモールド剤
硬化時のモールド剤からのＩＣチップおよび基板への応
力が減少するため、基板の反り等が抑制できる。さら
に、接続端子と成るスルーホールにモールド剤が流入し
ないため、安定したチップキャリヤ構造が可能となる。
よれば、ＩＣチップを直接基板に実装するため、実装面
積を縮小することができ、チップキャリヤの超小型化、
薄型化が容易に実現できる。またそれに加え、モールド
剤の塗布範囲はＩＣチップに関して能動面のみとし保護
範囲を必要最低限に抑えたため、加熱によるモールド剤
硬化時のモールド剤からのＩＣチップおよび基板への応
力が減少するため、基板の反り等が抑制できる。さら
に、接続端子と成るスルーホールにモールド剤が流入し
ないため、安定したチップキャリヤ構造が可能となる。
【００１４】これに加え、手段２に記載のチップキャリ
ヤによれば、モールド剤が基板の開口部内にも塗布され
ていることにより、基板との密着性が向上し、信頼性の
高いチップキャリヤ構造を提供することが可能となる。
ヤによれば、モールド剤が基板の開口部内にも塗布され
ていることにより、基板との密着性が向上し、信頼性の
高いチップキャリヤ構造を提供することが可能となる。
【００１５】また、手段３に記載のチップキャリヤの製
造方法によれば、ＩＣチップを直接基板に実装したこ
と、およびモールド剤の塗布範囲を結果的にＩＣチップ
に関しては能動面のみとしたことにより、上述した通り
超小型化、薄型化が容易に実現できる製造方法であるこ
と、およびモールド時のタクトタイム短縮ができ、更に
は上述した通り必要最低限のモールド剤塗布範囲にする
ことで、モールド剤硬化時の加熱による基板およびＩＣ
チップへの応力が減少するため基板の反り等が抑制でき
且つ接続端子と成るスルーホールにモールド剤が流入し
ない。したがって、極めて安定した製造工程の元で安価
で且つ高信頼性なチップキャリヤの製造が可能となる。
造方法によれば、ＩＣチップを直接基板に実装したこ
と、およびモールド剤の塗布範囲を結果的にＩＣチップ
に関しては能動面のみとしたことにより、上述した通り
超小型化、薄型化が容易に実現できる製造方法であるこ
と、およびモールド時のタクトタイム短縮ができ、更に
は上述した通り必要最低限のモールド剤塗布範囲にする
ことで、モールド剤硬化時の加熱による基板およびＩＣ
チップへの応力が減少するため基板の反り等が抑制でき
且つ接続端子と成るスルーホールにモールド剤が流入し
ない。したがって、極めて安定した製造工程の元で安価
で且つ高信頼性なチップキャリヤの製造が可能となる。
【００１６】これに加え、手段４及び手段５に記載のチ
ップキャリヤの製造方法によれば、比較的簡易にモール
ド剤の塗布を行うことが可能となる。
ップキャリヤの製造方法によれば、比較的簡易にモール
ド剤の塗布を行うことが可能となる。
【００１７】また、手段６に記載のチップキャリヤの製
造方法によれば、特にモールド剤を基板に設けた開口部
より供給するといった全く新しいモールド剤の供給方法
を提供することができる。
造方法によれば、特にモールド剤を基板に設けた開口部
より供給するといった全く新しいモールド剤の供給方法
を提供することができる。
【００１８】
【実施例】以下に図面を用いながら本発明のチップキャ
リヤ及びその製造方法の実施例を詳細に説明する。
リヤ及びその製造方法の実施例を詳細に説明する。
【００１９】図１、図３は本発明実施例を模式的に示し
た断面図である。図２は図１、図３に示す本発明実施例
を模式的に示した平面図である。また、図４は本発明実
施例にて製造されるチップキャリヤの製造工程を示した
ものである。図１において１は本発明実施例にて完成さ
れたチップキャリヤである。２は基板である。４はＩＣ
チップであり、５はＩＣチップの電極である。６は基板
２に形成された配線パターンである。ＩＣチップ４の電
極５と基板２の配線パターン６とを電気的な接続を行う
ため、本実施例ではフェイスダウンボンディング方式を
採用した。したがって、ＩＣチップ４の電極５には半田
で形成された半田バンプを用い基板２に形成された配線
パターン６へ接続するのである。上記半田バンプのバン
プ高さは１０μｍから３００μｍ程度が適しており、好
ましくは５０μｍから２５０μｍで特に好ましくは１０
０μｍから２００μｍである。また、半田バンプの半田
組成は錫と鉛の合計比率を１００％とした場合、それぞ
れ錫が６３％で鉛が３７％のいわゆる共晶半田が最適で
あるが、錫が９０％で鉛が１０％の半田や、錫が１０％
で鉛が９０％の半田を用いる場合もある。これはどのよ
うな環境下で使用するかによって選択する。８はモール
ド剤である。モールド剤８の塗布範囲は少なくともＩＣ
チップ４の能動面および接合部が保護できる範囲に止め
る。これは一括してガラスエポキシ基板１３の全面へモ
ールド剤８を塗布した場合、チップキャリヤ１の接続端
子と成るスルーホール１０へモールド剤８が流入してし
まい、スルーホール１０が本来の接続端子としての役目
を果たさなくなるためである。したがって、スルーホー
ル１０がモールド剤８の流入によって埋まることなく、
且つモールド剤８にて保護する範囲を必要最低限に抑え
ることで接続端子の確保が極めて容易となる。また、モ
ールド剤８をスルーホール１０へ流入させないために基
板２にダムを設けた場合でも、モールド剤８の供給範囲
は広範囲となるため、モールド剤８硬化時の加熱によっ
てＩＣチップ４や基板２に応力が加わり易くなる。した
がって、ＩＣチップ４や基板２およびＩＣチップ４の接
合部に必要以上の応力が加わらないためにも、塗布範囲
を限定することが必要である。以上の構造を持つチップ
キャリヤ１の製造工程について図４に基づき説明する。
た断面図である。図２は図１、図３に示す本発明実施例
を模式的に示した平面図である。また、図４は本発明実
施例にて製造されるチップキャリヤの製造工程を示した
ものである。図１において１は本発明実施例にて完成さ
れたチップキャリヤである。２は基板である。４はＩＣ
チップであり、５はＩＣチップの電極である。６は基板
２に形成された配線パターンである。ＩＣチップ４の電
極５と基板２の配線パターン６とを電気的な接続を行う
ため、本実施例ではフェイスダウンボンディング方式を
採用した。したがって、ＩＣチップ４の電極５には半田
で形成された半田バンプを用い基板２に形成された配線
パターン６へ接続するのである。上記半田バンプのバン
プ高さは１０μｍから３００μｍ程度が適しており、好
ましくは５０μｍから２５０μｍで特に好ましくは１０
０μｍから２００μｍである。また、半田バンプの半田
組成は錫と鉛の合計比率を１００％とした場合、それぞ
れ錫が６３％で鉛が３７％のいわゆる共晶半田が最適で
あるが、錫が９０％で鉛が１０％の半田や、錫が１０％
で鉛が９０％の半田を用いる場合もある。これはどのよ
うな環境下で使用するかによって選択する。８はモール
ド剤である。モールド剤８の塗布範囲は少なくともＩＣ
チップ４の能動面および接合部が保護できる範囲に止め
る。これは一括してガラスエポキシ基板１３の全面へモ
ールド剤８を塗布した場合、チップキャリヤ１の接続端
子と成るスルーホール１０へモールド剤８が流入してし
まい、スルーホール１０が本来の接続端子としての役目
を果たさなくなるためである。したがって、スルーホー
ル１０がモールド剤８の流入によって埋まることなく、
且つモールド剤８にて保護する範囲を必要最低限に抑え
ることで接続端子の確保が極めて容易となる。また、モ
ールド剤８をスルーホール１０へ流入させないために基
板２にダムを設けた場合でも、モールド剤８の供給範囲
は広範囲となるため、モールド剤８硬化時の加熱によっ
てＩＣチップ４や基板２に応力が加わり易くなる。した
がって、ＩＣチップ４や基板２およびＩＣチップ４の接
合部に必要以上の応力が加わらないためにも、塗布範囲
を限定することが必要である。以上の構造を持つチップ
キャリヤ１の製造工程について図４に基づき説明する。
【００２０】尚、図２の説明は上記図１と同内容且つ同
符号のため省略する。２は基板であり、１枚の基板２に
つき６００個から１０００個程度のチップキャリヤ１が
製造できるようにマトリックス状の配列が成されてい
る。基板２の材質はガラスエポキシ等のプリント基板や
セラミクス基板を用いる。先ず基板２へＩＣチップ４を
実装する前段階として、ＩＣチップ４の電極５が基板２
の配線パターン６へ接続されるべく範囲へフラックス１
１を塗布する。フラックス１１は無洗浄仕様を採用す
る。図におけるフラックス１１の供給方法はディスペン
ス方式を前提としており、塗布方法はディスペンスノズ
ルを１箇所ずつ上下させるようなポイント的な塗布方
式、またはディスペンスノズルを下降させた状態でディ
スペンスノズルを横方向へ移動させる一文字塗布方式が
あるが、どちらの塗布方法を採用しても構わない。次に
ＩＣチップ４を基板２へ搭載する。当然のことながら、
ＩＣチップ４の電極５とＩＣチップ４の電極５が接続さ
れるべく基板２に形成された配線パターン６とが一致す
るように予め両者の位置合わせを行ってからＩＣチップ
４を基板２へ搭載する。ＩＣチップ４搭載時は吸着ノズ
ルでＩＣチップ４の裏面を真空にて吸着させるか、また
は機械的にＩＣチップ４の側面をクランプさせる方法が
あるが、どちらの方法を採用しても構わない。吸着ノズ
ルでＩＣチップ４を真空吸着させて搭載する場合は、吸
着ノズルにて真空吸着されたＩＣチップ４を基板２へ搭
載直後に吸着ノズルの真空を解除し搭載を終了させる。
また、機械的にＩＣチップ４をクランプさせて搭載する
場合は、クランプされたＩＣチップ４を基板２へ搭載直
後にクランプを解除させ搭載を終了させる。上述の通り
ＩＣチップ４の電極５は半田にて形成された半田バンプ
を用いる。次にＩＣチップ４が搭載された基板２をリフ
ローしてＩＣチップ４の電極５と基板２に形成された配
線パターン６との接続を行う。この場合のリフロー方法
はＩＲリフロー方式や熱風リフロー方式を用いる。いず
れにせよリフロー時の最高到達温度はＩＣチップ４の電
極５に形成された半田バンプの融点を越える温度が必要
である。例えば半田バンプの組成が錫が６３％で鉛が３
７％の共晶半田の場合であると、融点が１８３．３℃で
あるため、リフロー時の最高到達温度は１８３．３℃以
上が必要である。したがって、半田が溶解する温度とし
て好ましい温度としては１８３．３℃以上が必要であ
る。しかしながらリフロー装置内の温度ばらつき等によ
り必ずしも１８３．３℃が保たれるという保証はないた
め、融点以上の温度設定をする必要が考えられる。この
ようなことから特に好ましい温度としては２００℃以上
が必要である。また、最高到達温度に達してから少なく
とも５秒から１０秒は、その温度が確保できるようなリ
フロー条件が最適である。ＩＣチップ４の電極５は半田
バンプ仕様であることを述べたが、ＩＣチップ４の電極
５が接続されるべく基板２の配線パターン６の仕様は金
めっき仕様または半田めっき仕様のいずれを採用しても
よい。この場合、金めっきのめっき厚は０．３μｍから
１．０μｍが好ましく、特に好ましくは０．５μｍから
０．８μｍである。また、半田めっきのめっき厚は５μ
ｍから２０μｍが好ましく、特に好ましくは１０μｍか
ら１５μｍである。この範囲を下回る半田めっき厚の場
合、接合に必要な絶対的な半田量が確保できない。した
がって確実に接合できないいわゆるオープン不良に至
る。また、この範囲を上回る半田めっき厚の場合、接合
に必要な半田量以上になるため、隣接パッド間が半田ブ
リッジとなりいわゆるショート不良に至る。次にリフロ
ーによって実装されたＩＣチップ４をモールド剤８によ
り保護する。モールド剤８は液状タイプを使用する。モ
ールド剤８の塗布方式はディスペンサーを用いたディス
ペンス方式を採用する。塗布方法はモールド剤８をＩＣ
チップ４の斜め横から塗布する方法と、図３に示すよう
な、基板２に開口部１２を設け、開口部１２からモール
ド剤８を注入する方法があるが、いずれの方法を採用し
ても構わない。
符号のため省略する。２は基板であり、１枚の基板２に
つき６００個から１０００個程度のチップキャリヤ１が
製造できるようにマトリックス状の配列が成されてい
る。基板２の材質はガラスエポキシ等のプリント基板や
セラミクス基板を用いる。先ず基板２へＩＣチップ４を
実装する前段階として、ＩＣチップ４の電極５が基板２
の配線パターン６へ接続されるべく範囲へフラックス１
１を塗布する。フラックス１１は無洗浄仕様を採用す
る。図におけるフラックス１１の供給方法はディスペン
ス方式を前提としており、塗布方法はディスペンスノズ
ルを１箇所ずつ上下させるようなポイント的な塗布方
式、またはディスペンスノズルを下降させた状態でディ
スペンスノズルを横方向へ移動させる一文字塗布方式が
あるが、どちらの塗布方法を採用しても構わない。次に
ＩＣチップ４を基板２へ搭載する。当然のことながら、
ＩＣチップ４の電極５とＩＣチップ４の電極５が接続さ
れるべく基板２に形成された配線パターン６とが一致す
るように予め両者の位置合わせを行ってからＩＣチップ
４を基板２へ搭載する。ＩＣチップ４搭載時は吸着ノズ
ルでＩＣチップ４の裏面を真空にて吸着させるか、また
は機械的にＩＣチップ４の側面をクランプさせる方法が
あるが、どちらの方法を採用しても構わない。吸着ノズ
ルでＩＣチップ４を真空吸着させて搭載する場合は、吸
着ノズルにて真空吸着されたＩＣチップ４を基板２へ搭
載直後に吸着ノズルの真空を解除し搭載を終了させる。
また、機械的にＩＣチップ４をクランプさせて搭載する
場合は、クランプされたＩＣチップ４を基板２へ搭載直
後にクランプを解除させ搭載を終了させる。上述の通り
ＩＣチップ４の電極５は半田にて形成された半田バンプ
を用いる。次にＩＣチップ４が搭載された基板２をリフ
ローしてＩＣチップ４の電極５と基板２に形成された配
線パターン６との接続を行う。この場合のリフロー方法
はＩＲリフロー方式や熱風リフロー方式を用いる。いず
れにせよリフロー時の最高到達温度はＩＣチップ４の電
極５に形成された半田バンプの融点を越える温度が必要
である。例えば半田バンプの組成が錫が６３％で鉛が３
７％の共晶半田の場合であると、融点が１８３．３℃で
あるため、リフロー時の最高到達温度は１８３．３℃以
上が必要である。したがって、半田が溶解する温度とし
て好ましい温度としては１８３．３℃以上が必要であ
る。しかしながらリフロー装置内の温度ばらつき等によ
り必ずしも１８３．３℃が保たれるという保証はないた
め、融点以上の温度設定をする必要が考えられる。この
ようなことから特に好ましい温度としては２００℃以上
が必要である。また、最高到達温度に達してから少なく
とも５秒から１０秒は、その温度が確保できるようなリ
フロー条件が最適である。ＩＣチップ４の電極５は半田
バンプ仕様であることを述べたが、ＩＣチップ４の電極
５が接続されるべく基板２の配線パターン６の仕様は金
めっき仕様または半田めっき仕様のいずれを採用しても
よい。この場合、金めっきのめっき厚は０．３μｍから
１．０μｍが好ましく、特に好ましくは０．５μｍから
０．８μｍである。また、半田めっきのめっき厚は５μ
ｍから２０μｍが好ましく、特に好ましくは１０μｍか
ら１５μｍである。この範囲を下回る半田めっき厚の場
合、接合に必要な絶対的な半田量が確保できない。した
がって確実に接合できないいわゆるオープン不良に至
る。また、この範囲を上回る半田めっき厚の場合、接合
に必要な半田量以上になるため、隣接パッド間が半田ブ
リッジとなりいわゆるショート不良に至る。次にリフロ
ーによって実装されたＩＣチップ４をモールド剤８によ
り保護する。モールド剤８は液状タイプを使用する。モ
ールド剤８の塗布方式はディスペンサーを用いたディス
ペンス方式を採用する。塗布方法はモールド剤８をＩＣ
チップ４の斜め横から塗布する方法と、図３に示すよう
な、基板２に開口部１２を設け、開口部１２からモール
ド剤８を注入する方法があるが、いずれの方法を採用し
ても構わない。
【００２１】図３の開口部１２の寸法は直径が０．３ｍ
ｍ程度の穴であり、ドリル等を用いた機械的な加工によ
って形成を行う。また、ＩＣチップ４を上面として基板
２の裏面側からモールド剤８の注入を行うと、開口部１
２からモールド剤８が逆流し未充填となってしまうた
め、この場合はＩＣチップ４を下面として基板２の裏面
側の開口部１２からモールド剤８の注入を行う。斜め横
からの塗布方法および開口部１２からの塗布方法いずれ
の場合も、モールド剤８の塗布範囲は少なくともＩＣチ
ップ４の能動面および接合部が保護できる範囲に止める
ことが重要である。万が一塗布範囲が上述の範囲を越え
てしまうと、チップキャリヤ１の接続端子と成るスルー
ホール１０がモールド剤８で埋まってしまいスルーホー
ル１０が本来の接続端子の役目を果たさなくなるからで
ある。また、上記の塗布範囲に止めることによって、上
述の通り接合部に必要以上の応力が加わらないため、安
定した接合部の信頼性が確保できる。モールド剤８の硬
化条件は、１００℃から１２０℃の温度範囲で３０分か
ら１時間程度の硬化時間で仮硬化をさせ、１５０℃から
１６０℃の温度範囲で１時間から１時間３０分程度の硬
化時間で本硬化させるような、２段ステップ硬化を行
う。また、モールド剤８の粘度は３００Ｐｓから１２０
０Ｐｓが一般的であり、好ましくは５００Ｐｓから１０
００Ｐｓで、特に好ましくは６００Ｐｓから９００Ｐｓ
である。上記のモールド剤８の粘度範囲以外であると、
例えば粘度が低すぎる場合は塗布後にモールド剤８が流
れ易くなり、スルーホール１０が埋まってしまう等の問
題が発生する。逆に粘度が高すぎる場合は塗布後にモー
ルド剤８が流れ難くなり、ＩＣチップ４の能動面および
接合部が保護できない等の問題が発生する。最後に一枚
の基板２に形成された６００個から１０００個のチップ
キャリヤ１を個片形状にするためダイシングを行う。基
板２のダイシング位置は基板２に形成されたチップキャ
リヤ１の接続端子と成るスルーホール１０の径の中心付
近を狙ってダイシングを行う。したがって、ダイシング
後のチップキャリヤ１の接続端子形状は半円状となる。
ダイシング速度は５０ｍｍ／ＳＥＣ程度であり、使用す
るブレードの厚みは０．１ｍｍ程度である。以上説明し
た通り、フラックス塗布工程、ＩＣチップ搭載工程、リ
フロー工程、モールド工程、ダイシング工程を経てチッ
プキャリヤ１が製造される。この工程も本発明実施例に
よる特徴的な内容である。また、本発明実施例によるチ
ップキャリヤ１の完成体寸法は横が３．２ｍｍ、奥行き
が１．６ｍｍ、高さが１．２５ｍｍで一般的に呼ばれて
いる３２１６サイズのチップ型電子部品の寸法を想定し
たが、本発明実施例による構造および製造方法を採用す
ることにより、横が２．０ｍｍ、奥行きが１．２５ｍ
ｍ、高さが１．０ｍｍで一般的に呼ばれている２０１２
５サイズや、横が１．６ｍｍ、奥行きが０．８ｍｍ、高
さが０．８ｍｍで一般的に呼ばれている１６０８サイズ
のチップ型電子部品の寸法を容易に実現することが可能
となる。このように本発明実施例によれば、ＩＣチップ
をフェイスダウンボンディング方式にて実装し、実装後
のモールド剤の塗布範囲を少なくともＩＣチップの能動
面および接合部のみとすることで、チップキャリヤの接
続端子と成るスルーホールがモールド剤で埋まることな
く、且つ必要最低限のモールド剤の塗布量のため、基板
が反ることなく安定した製造工程の元で超小型化、薄型
化が容易に実現可能なチップキャリヤの提供が可能とな
る構造およびその製造方法である。
ｍ程度の穴であり、ドリル等を用いた機械的な加工によ
って形成を行う。また、ＩＣチップ４を上面として基板
２の裏面側からモールド剤８の注入を行うと、開口部１
２からモールド剤８が逆流し未充填となってしまうた
め、この場合はＩＣチップ４を下面として基板２の裏面
側の開口部１２からモールド剤８の注入を行う。斜め横
からの塗布方法および開口部１２からの塗布方法いずれ
の場合も、モールド剤８の塗布範囲は少なくともＩＣチ
ップ４の能動面および接合部が保護できる範囲に止める
ことが重要である。万が一塗布範囲が上述の範囲を越え
てしまうと、チップキャリヤ１の接続端子と成るスルー
ホール１０がモールド剤８で埋まってしまいスルーホー
ル１０が本来の接続端子の役目を果たさなくなるからで
ある。また、上記の塗布範囲に止めることによって、上
述の通り接合部に必要以上の応力が加わらないため、安
定した接合部の信頼性が確保できる。モールド剤８の硬
化条件は、１００℃から１２０℃の温度範囲で３０分か
ら１時間程度の硬化時間で仮硬化をさせ、１５０℃から
１６０℃の温度範囲で１時間から１時間３０分程度の硬
化時間で本硬化させるような、２段ステップ硬化を行
う。また、モールド剤８の粘度は３００Ｐｓから１２０
０Ｐｓが一般的であり、好ましくは５００Ｐｓから１０
００Ｐｓで、特に好ましくは６００Ｐｓから９００Ｐｓ
である。上記のモールド剤８の粘度範囲以外であると、
例えば粘度が低すぎる場合は塗布後にモールド剤８が流
れ易くなり、スルーホール１０が埋まってしまう等の問
題が発生する。逆に粘度が高すぎる場合は塗布後にモー
ルド剤８が流れ難くなり、ＩＣチップ４の能動面および
接合部が保護できない等の問題が発生する。最後に一枚
の基板２に形成された６００個から１０００個のチップ
キャリヤ１を個片形状にするためダイシングを行う。基
板２のダイシング位置は基板２に形成されたチップキャ
リヤ１の接続端子と成るスルーホール１０の径の中心付
近を狙ってダイシングを行う。したがって、ダイシング
後のチップキャリヤ１の接続端子形状は半円状となる。
ダイシング速度は５０ｍｍ／ＳＥＣ程度であり、使用す
るブレードの厚みは０．１ｍｍ程度である。以上説明し
た通り、フラックス塗布工程、ＩＣチップ搭載工程、リ
フロー工程、モールド工程、ダイシング工程を経てチッ
プキャリヤ１が製造される。この工程も本発明実施例に
よる特徴的な内容である。また、本発明実施例によるチ
ップキャリヤ１の完成体寸法は横が３．２ｍｍ、奥行き
が１．６ｍｍ、高さが１．２５ｍｍで一般的に呼ばれて
いる３２１６サイズのチップ型電子部品の寸法を想定し
たが、本発明実施例による構造および製造方法を採用す
ることにより、横が２．０ｍｍ、奥行きが１．２５ｍ
ｍ、高さが１．０ｍｍで一般的に呼ばれている２０１２
５サイズや、横が１．６ｍｍ、奥行きが０．８ｍｍ、高
さが０．８ｍｍで一般的に呼ばれている１６０８サイズ
のチップ型電子部品の寸法を容易に実現することが可能
となる。このように本発明実施例によれば、ＩＣチップ
をフェイスダウンボンディング方式にて実装し、実装後
のモールド剤の塗布範囲を少なくともＩＣチップの能動
面および接合部のみとすることで、チップキャリヤの接
続端子と成るスルーホールがモールド剤で埋まることな
く、且つ必要最低限のモールド剤の塗布量のため、基板
が反ることなく安定した製造工程の元で超小型化、薄型
化が容易に実現可能なチップキャリヤの提供が可能とな
る構造およびその製造方法である。
【００２２】
【発明の効果】以上の説明から明かなように本発明はチ
ップキャリヤにおいて、ＩＣチップを直接基板に実装
し、実装後のモールド剤の塗布範囲を必要最低限に抑え
た構造および製造方法としたため次のような効果を得る
ことができる。
ップキャリヤにおいて、ＩＣチップを直接基板に実装
し、実装後のモールド剤の塗布範囲を必要最低限に抑え
た構造および製造方法としたため次のような効果を得る
ことができる。
【００２３】（１）直接基板にＩＣチップを実装するた
め、実装面積が極力抑えられる。したがって、チップキ
ャリヤの超小型化および薄型化が容易に実現できる。
め、実装面積が極力抑えられる。したがって、チップキ
ャリヤの超小型化および薄型化が容易に実現できる。
【００２４】（２）モールド剤の塗布範囲を必要最低限
に抑えたため、チップキャリヤの接続端子と成るスルー
ホールがモールド剤で埋まらない。
に抑えたため、チップキャリヤの接続端子と成るスルー
ホールがモールド剤で埋まらない。
【００２５】（３）また、ＩＣチップの接合部へ加わる
応力が低減できるため、信頼性が確保でき、且つ基板へ
の応力も低減できることから、基板の反りも低減でき
る。 （４）モールド剤塗布時間のタクトタイムが大幅に減少
でき、チップキャリヤのコストダウンにつながる。
応力が低減できるため、信頼性が確保でき、且つ基板へ
の応力も低減できることから、基板の反りも低減でき
る。 （４）モールド剤塗布時間のタクトタイムが大幅に減少
でき、チップキャリヤのコストダウンにつながる。
【００２６】（５）以上のことから安定した製造工程の
元で、信頼性が高く超小型化、薄型化が容易に実現で
き、しかも安価なチップキャリヤを提供することが可能
となる。
元で、信頼性が高く超小型化、薄型化が容易に実現で
き、しかも安価なチップキャリヤを提供することが可能
となる。
【図１】本発明実施例によるチップキャリヤ構造を模式
的に示す断面図であり、モールド剤をＩＣチップの斜め
横から塗布した場合の構造である。
的に示す断面図であり、モールド剤をＩＣチップの斜め
横から塗布した場合の構造である。
【図２】本発明実施例によるチップキャリヤ構造を模式
的に示す平面図である。
的に示す平面図である。
【図３】本発明実施例によるチップキャリヤ構造を模式
的に示す断面図であり、モールド剤を基板中心に設けた
開口部から塗布した場合の構造である。
的に示す断面図であり、モールド剤を基板中心に設けた
開口部から塗布した場合の構造である。
【図４】本発明実施例によるチップキャリヤの製造方法
である。
である。
【図５】従来技術によるチップキャリヤ構造の一例を模
式的に示す断面図である。
式的に示す断面図である。
【図６】図５に示したチップキャリヤの基本的な製造方
法である。
法である。
１ チップキャリヤ ２ 基板 ３ モールド枠 ４ ＩＣチップ ５ 電極（半田バンプ） ６ 配線パターン ７ 金属ワイヤ ８ モールド剤 ９ ダイボンド剤 １０ スルーホール １１ フラックス １２ 開口部
Claims (6)
- 【請求項１】 配線パターンを有する基板と、能動面に
電極を有し、該電極と前記配線パターンとが対向し接続
されたＩＣチップと、前記基板と前記ＩＣチップとの間
に介在し、前記ＩＣチップ側は前記能動面のみ塗布され
てなるモールド剤と、を有することを特徴とするチップ
キャリヤ。 - 【請求項２】 前記基板のＩＣチップ対向部内の少なく
とも一部に設けられた開口部と、前記能動面及び前記開
口部内に塗布されたモールド剤と、を有することを特徴
とする請求項１記載のチップキャリヤ。 - 【請求項３】 基板のＩＣチップが接続されるべく範囲
にフラックスを塗布し、前記基板の所望の位置にハンダ
バンプを有する前記ＩＣチップを搭載し、前記基板と前
記ＩＣチップとを接合し、液状のモールド剤を前記基板
と前記ＩＣチップとの間に供給することを特徴とするチ
ップキャリヤの製造方法。 - 【請求項４】 前記液状のモールド剤はディスペンサー
を用いて供給されることを特徴とする請求項３記載のチ
ップキャリヤの製造方法。 - 【請求項５】 前記ディスペンサーから塗出する前記液
状のモールド剤は、前記ＩＣチップの斜め横方向から供
給されることを特徴とする請求項４記載のチップキャリ
ヤの製造方法。 - 【請求項６】 前記ディスペンサーから塗出する前記液
状のモールド剤は、前記基板に設けられた開口部側から
供給されることを特徴とする請求項４記載のチップキャ
リヤの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7076687A JPH08274209A (ja) | 1995-03-31 | 1995-03-31 | チップキャリヤ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7076687A JPH08274209A (ja) | 1995-03-31 | 1995-03-31 | チップキャリヤ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274209A true JPH08274209A (ja) | 1996-10-18 |
Family
ID=13612376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7076687A Pending JPH08274209A (ja) | 1995-03-31 | 1995-03-31 | チップキャリヤ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274209A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009592A1 (fr) * | 1997-08-13 | 1999-02-25 | Citizen Watch Co., Ltd. | Assemblage semi-conducteur du type flip et son procede de fabrication |
| WO2006057117A1 (ja) * | 2004-11-25 | 2006-06-01 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| JP2012015561A (ja) * | 2011-10-20 | 2012-01-19 | Rohm Co Ltd | 半導体装置 |
-
1995
- 1995-03-31 JP JP7076687A patent/JPH08274209A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009592A1 (fr) * | 1997-08-13 | 1999-02-25 | Citizen Watch Co., Ltd. | Assemblage semi-conducteur du type flip et son procede de fabrication |
| WO2006057117A1 (ja) * | 2004-11-25 | 2006-06-01 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| US7928581B2 (en) | 2004-11-25 | 2011-04-19 | Rohm Co., Ltd. | Semiconductor device having a conductive member including an end face substantially fush with an end face of a wiring board and method of manufacturing the same |
| JP2012015561A (ja) * | 2011-10-20 | 2012-01-19 | Rohm Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157080A (en) | Semiconductor device using a chip scale package | |
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| JPH09237806A (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| JP2000208675A (ja) | 半導体装置およびその製造方法 | |
| JPH08274209A (ja) | チップキャリヤ及びその製造方法 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH10247706A (ja) | ボールグリッドアレイパッケージ | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP3405136B2 (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP3454097B2 (ja) | 電子部品および電子部品の製造方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP2001085471A (ja) | 電子部品の実装方法 | |
| JP2002057242A (ja) | エリアアレイ型半導体パッケージ | |
| JPH11297750A (ja) | 半導体装置およびその製造方法および半導体装置の実装方法 | |
| JPH0778847A (ja) | 半導体チップの実装方法 | |
| JP3721986B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11274235A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |