JP4440494B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4440494B2 JP4440494B2 JP2001165965A JP2001165965A JP4440494B2 JP 4440494 B2 JP4440494 B2 JP 4440494B2 JP 2001165965 A JP2001165965 A JP 2001165965A JP 2001165965 A JP2001165965 A JP 2001165965A JP 4440494 B2 JP4440494 B2 JP 4440494B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealing resin
- electrode
- solder ball
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、さらに詳しくは、半導体チップのシリコンウエハー機能素子面上のパッド電極と導通を取るように形成された突起電極と、該突起電極のハンダボールとの接続面以外が被覆された封止樹脂と、該接続面に搭載されたハンダボールを具備する半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置の高機能化に伴い、半導体装置の接続端子の数を増大させ、高密度化する傾向にある。周辺端子型の実装技術として使用されているクワッドフラットパッケージ構造(QFP構造)の場合、前記接続端子の数を多くするためには外形サイズを大きくして対応しなくてはならない。これに対して、チップサイズパッケージ構造(CSP構造)での半導体装置は、接続端子がアレイの外周ではなくアレイ上に配置されているので、前記接続端子の数を増加させても、外形サイズの変更を最小限に留めることが可能であり、現在の高密度実装技術の主流となっている。
【0003】
従来の半導体装置の例としてCSP構造ついて図4を用いて説明する。
【0004】
半導体チップ1は、シリコンウェハー4上に多数の電子回路が配置された能動素子面に形成されたアルミニウムを主成分とするパッド電極2と、パッド電極2表面が露出するように、無機系、有機系膜のいずれかまたは両方の膜からなる2層構造の保護膜3で覆われており、外部とは電気的に絶縁されている。更に、前記半導体チップ1のパッド電極2上面に、電極配置を任意の位置に変えるための銅材からなる配線パターン6と、外部の配線基板上の電極端子(図示せず。)に応じた所定の位置に銅またはニッケル材からなる突起電極5が形成され、その配線パターン6及び突起電極5は、ハンダボール9の搭載するための端面を残してエポキシ系のモールド樹脂16によって覆われており、その突起電極5の端面にはハンダボール9が搭載されている。
【0005】
前記半導体装置の製造方法を、図4、図5(a)〜(d)を用いて説明する
【0006】
まず、シリコンウェハーの能動素子面の任意の位置にアルミニウムを主成分とするパッド電極2がフォトリソグラフィー法により形成され、該パッド電極2以外の領域はSiN/ポリイミド等の2層構造の保護膜3で覆い、半導体チップ1である図5(a)の構造体を得る。
【0007】
続けて、前記半導体チップ1の全面にチタン/銅の2層の金属膜をスパッタリング法で形成し、続けてフォトリソグラフィー法により所望の形状の配線パターンを形成し、図5(b)の構造体を得る。
【0008】
更に、30μm厚の厚膜レジストを塗布し、フォトリソグラフィー法により所望の開口径を有するレジストパターンを形成し、無電解メッキ法により、開口した箇所のみに20μm厚の銅またはニッケル材を成長させて突起電極5を形成し、続けて、その表面に0.5μmの金材の突起電極被覆膜20を形成する。その後、前記レジストパターンを除去して図5(c)の構造体を得る。
【0009】
更に、少なくとも突起電極5よりも厚く、前記半導体チップ1の全面を覆うように、エポキシ系の樹脂を周知のモールドプレス法にて塗布し、任意の温度で硬化させてモールド樹脂16を形成し、図5(d)の構造体を得る。
【0010】
最後に、前記モールド樹脂16表面を突起電極5端面が露出するまで機械的に研磨し、その端面に粘度の高いフラックスを付着させた錫鉛共晶ハンダからなるハンダボール9を搭載し、フラックスの粘性(タック性)を利用してハンダボールを所定の位置に保持させる。更に、ハンダボールの溶融温度以上のリフロー工程で、突起電極5とハンダボール9とを電気的に接続させて図4に示すCSP構造の半導体装置が形成される。
【0011】
【発明が解決しようとする課題】
従来技術による半導体装置は、半導体チップ1の全面にモールド樹脂16を形成した後、突起電極5の端面が露出するまで機械的に研磨していたので、その表面は平坦となっていた。そのため、突起電極5上に粘度の高いフラックスを用いてハンダボール9を搭載した後に行うリフロー工程で前記半導体装置が高温にさらされると、フラックスの粘度が低下し、リフロー炉内を搬送するときのコンベアの振動や温風の対流により、前記ハンダボールが移動してしまう場合があった。前記ハンダボール9が移動してしまうと、隣接するハンダボール9同士が溶融結合してハンダブリッジが発生して肥大なハンダボールが形成されたり、ハンダボールの未搭載箇所ができてしまい、チップ不良となっていた。
【0012】
また、前記リフロー工程でのハンダボールの微妙な位置バラツキがどうしても生じてしまうので、それを補完して確実な電気的接続を得るために、必要以上に大きなハンダボールを使用しなくてはならなかった。必要以上の大きさのハンダボールは、使用するハンダ量が多くなるばかりでなく、高密度実装するための電極ピッチの狭小化に不都合を生じさせていた。
【0013】
(発明の目的)
本発明の目的は、外部の配線基板上の電極端子との接続に用いるハンダボールの未搭載や、ハンダブリッジの発生を最小限に抑え、必要最小径のハンダボールを使用できる半導体装置の製造方法を提供することができる。
【0014】
【課題を解決するための手段】
前述した目的を達成するために、本発明の半導体装置の製造方法は以下記載の手段を採用する。
【0021】
本発明の半導体装置の製造方法は、半導体チップのシリコンウエハー能動素子面上のパッド電極と導通するように突起電極を形成する工程と、該突起電極に対応する位置に任意の高さの突起部を有する型基板を形成する工程と、該型基板と半導体チップの位置を合わせて貼り合わせる工程と、半導体チップと型基板の間隙に封止樹脂を充填し、該封止樹脂を硬化させる工程と、該型基板を除去して封止樹脂表面に凹部を形成する工程と、該凹部内にハンダボールを搭載し突起電極と電気的に接続する工程とを具備することを特徴とする。
【0022】
本発明の半導体装置の製造方法は、前記封止樹脂表面に凹部を形成する工程の後に、封止樹脂全面をエッチングする工程を具備する事を特徴とする。
【0023】
本発明の半導体装置の製造方法は、前記型基板を除去する工程が機械的研磨とエッチング法の組み合わせまたは、エッチング法のみで行うことを特徴とする。
【0025】
【発明の実施の形態】
本発明の半導体装置の構造は、図1に示すものである。
【0026】
まず、図1の構造断面図を用いて本発明の半導体装置の構成について説明する。半導体チップ1は、シリコンウエハー4上の能動素子面に形成されたパッド電極2と、該パッド電極2を露出させる箇所以外のシリコンウェハー4の表面は、シリコン酸化膜の無機系の膜とポリイミド等の有機系の膜で構成された2層構造の保護膜3で覆われており、外部とは電気的に絶縁された構成となっている。前記パッド電極2は例えばアルミニウムである。
【0027】
更に、前記パッド電極2上には電極配置を任意の位置に変えるために銅材を用いた厚みが約2μmの配線パターン6が形成されており、該配線パターン6上の任意の位置に、銅やニッケル材を用いた突起電極5が形成されている。前記突起電極5の材料は、銅やニッケル材に限らず他の材料でも構わないが、配線パターン6の材料と突起電極5に使用する材料とが相互拡散を起こす場合には、配線パターン6の上層に金属拡散防止層としてクロムまたはチタン材等を形成することが好ましい。
【0028】
更に、シリコンウェハー4の能動素子面と突起電極5を保護するために形成された封止樹脂8の高さは、前記突起電極5よりも高く、更に、ハンダボール9を搭載する位置の封止樹脂8表面に凹部が形成されており、且つ前記突起電極の一部が該封止樹脂8の凹部内で露出するように形成されている。前記封止樹脂8には例えば熱硬化性のエポキシ系樹脂を使用することができる。
【0029】
このように、前記封止樹脂8には矩形形状の凹部が形成されているので、このリフロー工程で高温にさらされてフラックスの粘度が低下しても、ハンダボール9の移動を最小限に留め、突起電極5に固定された状態で安定した電気的接続ができる。
【0030】
また、前記封止樹脂8の凹部底面の少なくとも縁部が丸みを帯びている事が望ましい。さらに望ましくは、ハンダボール9の形状に合わせて凹部が形状されていれば、前記リフロー工程でのハンダボール9の移動を最小限に留める事ができ、ハンダボール9と突起電極5をより安定させた状態で電気的接続を行う事ができる。
【0031】
更に、前記突起電極5の表面に、後に搭載するハンダボール9との濡れ性が良好な突起電極被覆膜を形成してからハンダボール9との電気的接続が成されることが好ましい。前記突起電極被覆膜は、ハンダボール9の搭載後に行うリフロー工程段階で高温にされされる為、ハンダボール9内にその少なくとも一部が拡散する。その拡散の度合いは、リフロー工程の温度条件により異なり、前記突起電極被覆膜が完全に拡散する場合もある。例え前記突起電極被覆膜が完全にハンダボール9内に拡散してしまい、その界面から消失してしまっても、動作上の信頼性において全く問題はないことは周知事項である。
【0032】
(実施例1)
以下に、本発明の半導体装置の製造方法の断面図である図1、図2、図3を用いて以下に説明する。
【0033】
まず、本発明の半導体装置を形成する為の、型基板10の製造方法について図2(a)〜(c)を用いて説明する。
【0034】
図2(a)は、ベースプレートに金属層が形成された構造体の断面図である。ベースプレート12には板厚500μmのアルミニウム材の平板を用い、その全面に、スパッタリング法でチタン膜をDC1.5kW、圧力1Pa、アルゴン雰囲気中で0.1μmの膜厚で成膜し、更に銅膜をDCパワー3kW、圧力1Pa、アルゴン雰囲気中で2μmの膜厚で積層して2層構造の金属層13を形成し、図2(a)の構造体を得た。前記チタン膜は後に行う突起部11の形成の為の電解メッキ法の共通電極と、ベースプレート12と該突起部の密着層として必要な膜である。
【0035】
図2(b)は、前記構造体にレジストパターンと突起部が形成された構造体を示す断面図である。前記金属層13の全面に、回転塗布法で感光性のレジストを約35μmの膜厚で塗布し、フォトリソグラフィー法により、後で形成する半導体チップ上の突起電極5の配置に対応した位置に直径200μmの開口部を有するレジストパターン14を形成した。その後、電解メッキ法により前記開口部に30μm厚の銅材の突起部11を成長させて図2(b)の構造体を得た。
【0036】
図2(c)は、型基板10の完成体を示す断面図である。前記レジストパターン14を市販のレジスト剥離液で除去し、図2(c)に示す所望のパターンの突起部11を有する型基板10を形成した。
【0037】
次に、図3(a)〜(d)を用いて、本発明の半導体装置の形成方法について説明する。
【0038】
図3(a)は半導体チップの任意の位置に突起電極を形成した構造体の断面図である。まず、従来技術の半導体装置と同様に、シリコンウェハー4上にパッド電極2と保護膜3からなる半導体チップ1と配線パターン6を形成した。続けて、その全面に回転塗布法で感光性のレジストを50μmの膜厚で塗布し、フォトリソグラフィー法により所定の位置に200μmの開口径を有するレジストパターンを形成した。
【0039】
その後、その開口部に無電解メッキ法で銅19μm厚の突起電極5を成長させ、続けて、その表面に金材の0.5μm厚の突起電極被覆膜20を成長させた。前記突起電極被覆膜20は後に搭載するハンダボール9との濡れ性を得るための膜と、後で説明する型基板を除去する際のエッチングストップ膜の機能を有する。続けて、前記レジストパターンを市販のレジスト剥離液にて除去して図3(a)に示す構造体を得た。
【0040】
図3(b)は前記構造体の突起電極5と図2(c)の型基板の突起部の位置を合わせた状態の構造断面図である。このように、半導体チップ上に形成された突起電極5と、型基板10上に形成された突起部11との位置を図3(b)のように位置を合わせた後に接触させ、突起電極5と突起部11とを密着した状態で両基板を固定した。
【0041】
図3(c)は半導体チップ1と型基板10の間隙に封止樹脂8を充填した状態の構造断面図である。まず、前記両基板を固定した状態で、2Pa以下の真空状態で半導体チップ1と型基板10の間隙に、直径30μm以下のフィラーが含有しており、そのフィラー含有量が20〜60wt%であり、粘度が9Pa・sの熱硬化性のエポキシ樹脂である封止樹脂8をディスペンス法で吐出させた。その後、徐々に大気圧に戻すことにより、半導体チップ1と型基板10の間隙に封止樹脂8が充填された。更に、封止樹脂8を大気圧下で160度1時間硬化させて図3(c)の構造体を得た。
【0042】
図3(d)は、封止樹脂8の表面に凹部が形成され、その凹部内に突起電極の一部が露出した状態の構造断面図である。まず、必要に応じて、研磨装置を用いてシリコンウェハー4の裏面研磨を行い、200〜625μm程度とした。続けて、型基板10のアルミニウム材のベースプレート12を機械研磨法で20〜30μmとなるまで削り、最終的にはリン酸、硝酸、酢酸を混合したエッチング液を用いてウェットエッチング法でベースプレート12を完全に除去した。更に、金属層13のチタン材部分をアルゴン雰囲気中においてDC4OOW、圧力1Pa、8minの条件で周知のスパッタエッチング法で除去し、金属層13の銅材部分と突起部11を硝酸50%水溶液を用いてウェットエッチング法で除去して図3(d)の構造体を得た。
【0043】
上記方法により、前記封止樹脂8の高さは突起電極よりも高く、前記突起電極のが凹部内で露出させた構造体を得ることができた。また、前記ベースプレート12を機械研磨法とウェットエッチング法の組合せにより除去しても良いが、ウェットエッチング法のみでベースプレート12を除去しても構わない。
【0044】
また、前記凹部内で露出している突起電極5の表面には、金材からなる突起電極被覆膜20が配置されているので、該突起電極被覆膜20がエッチングストップ膜として作用し、前記ウェットエッチングの段階で突起電極までエッチングが進行することは無い。よって、突起電極被覆膜20は、後に形成するハンダボールとの濡れ性を向上させるばかりでなく、本発明の半導体装置を形成する上で重要な膜である。
【0045】
図1は本発明の半導体装置の完成体を示す構造断面図である。まず、前記構造体の封止樹脂8表面の凹部内に、錫と鉛との比率が63:37の組成で直径が0.3mmで、粘度が16Pa・s、固形分含有量70%のロジン系のフラックスをボールプレイサー等を用いて転写されたハンダボール9を搭載した。前記ハンダボール9は、フラックスの持つタック性により突起電極5上に確実に保持させることができた。また、前記封止樹脂8の凹部内にハンダボール9を搭載する方法は、ディスペンサを用いて突起電極5の露出面にロジン系フラックスを塗布した後、ハンダボール9を封止樹脂8の凹部内に搭載しても構わない。
【0046】
その後、酸素濃度が1000ppm以下の窒素雰囲気中で、最高温度が240℃のリフロー工程によりハンダボール9と突起電極5とを接続した。続けて、接続部周囲に残っているフラックス残渣を水洗浄で取り除いて、突起電極5と電気的接続が成された高さ約0.2mmのハンダボール9が形成された半導体装置を形成する事ができた。このように、本発明の半導体装置は、ハンダボール搭載位置に凹状の窪みあるので、リフロー時にフラックスの粘度が低下してもハンダボール9が移動せず、ハンダブリッジによる肥大なハンダボールやハンダボールの欠落の発生を最小限に留める構造とすることができた。
【0047】
前記リフロー工程の段階で、半導体装置を240℃まで加熱するので、金材からなる突起電極被覆膜20の材料は、少なくとも一部がハンダボール9内に拡散する。図1においては、突起電極拡散層20が存在しない場合を示したが、この段階で突起電極被覆膜20が残存していても動作上全く問題ない。
【0048】
最後に、ダイシングソーにてチップ単位に切断することで図1に示すような半導体装置が完成した。
【0049】
以上のように図1〜図3に示した半導体装置の工程断面図で判る通り、容易に本発明の目的を達成できる半導体装置を製造することができることを確認した。
【0050】
また、封止樹脂8表面の凹部の形状は型基板10の突起部11の高さまたは形状を変える事で、任意に封止樹脂8表面の凹部の深さ、および形状を変更する事は可能である。例えば、凹部底面の縁部が少なくとも丸みを帯びた形状またはハンダボール9の形状に合わせた凹部形状を、型基板10の突起部11の形状により制御する事ができる。
【0051】
更に、図3(c)の半導体チップ1と型基板10の間に封止樹脂8を充填する際に、封止樹脂8の凹部内の突起電極5の露出面に封止樹脂が流れ込み、ハンダボール9との電気的接続不良を起こす場合は、図2(d)の工程で、型基板10を除去した後、封止樹脂8表面の全面を適度にエッチングし、突起電極5を確実に露出させてからハンダボール9との電気的接続を行うことが好ましい。
【0052】
更に、図3(d)においては、凹部内の底面で突起電極表面が露出する構造を示したが、凹部内であれば側面で突起電極5を露出させ、ハンダボール9と電気的接続をさせても本発明と同様な効果を得る事ができる。
【0053】
(実施例2)
実施例1と異なる点は、図2に示した型基板10の表面に、突起電極材料、封止樹脂材料に対し密着性の悪い材料、例えばテフロン(「テフロン」は登録商標)、シリコン等を被覆させた構造体(図示せず。以下表面コート型基板として説明する。)を用いて本発明の半導体装置を形成する点である。その製造方法は、前記表面コート型基板を用いて、実施例1に示した手順で封止樹脂表面に凹部を形成した後に、表面コート型基板を剥離して本発明の半導体装置を形成することができた。そして、再度別の半導体チップ1にこの表面コート型基板を用い、別の半導体装置を形成することができるので、本発明の半導体装置の量産性を向上させることができる。
【0054】
【発明の効果】
以上説明したように、本発明の半導体装置は、封止樹脂8の高さが突起電極5よりも高く、ハンダボール9を搭載する位置の封止樹脂8表面に凹部が形成されており、なおかつ突起電極の一部が該凹部内で露出するように形成されているので、該凹部内で突起電極5とハンダボール9を接続する為のリフロー工程でフラックスの粘度が低下しても、ハンダボール9は突起電極5との接続位置からの移動を最小限に留めることができ、更に、ハンダブリッジやハンダの未搭載等の不良を発生させることなく、突起電極5とハンダボール9とを確実に接続することが可能になる。
【0055】
更に、ハンダボール9の搭載位置のばらつきや、ハンダボール9の微妙な位置移動を最小限に留めることができるので、必要最小径のハンダボール9を使用でき、ハンダ量の削減や、電極ピッチの狭小化に対しても本発明の半導体装置は有用な構造である。
【0056】
尚、本発明の半導体装置は、ウエハーサイズだけではなく、チップ単位でも同様の方法で半導体装置を製造することができる。また、CSP構造だけでなく、他の高密度化実装技術にも応用できることは言うまでもない。
【図面の簡単な説明】
【図1】本発明の半導体装置の構造断面図である。
【図2】本発明の半導体装置の製造に使用する型基板の形成方法を示す工程断面図である。
【図3】本発明の半導体装置の製造方法を示す工程断面図である。
【図4】従来技術における半導体装置の構造断面図である。
【図5】従来技術における半導体装置の製造方法を示す工程断面図である。
【符号の説明】
1 半導体チップ
2 電極
3 保護膜
4 シリコンウエハー
5 突起電極
6 配線パターン
8 封止樹脂
9 ハンダボール
10 型基板
11 突起部
12 金属層
13 ベースプレート
14 レジストパターン
20 突起電極被覆膜
Claims (3)
- 半導体チップのシリコンウエハー能動素子面上のパッド電極と導通するように突起電極を形成する工程と、該突起電極に対する位置に任意の高さの突起部を有する型基板を形成する工程と、該型基板と半導体チップの位置を合わせて貼り合わせる工程と、半導体チップと型基板の間隙に封止樹脂を充填し該封止樹脂を硬化させる工程と、該型基板を除去して封止樹脂表面に凹部を形成する工程と、該凹部内にハンダボールを搭載し突起電極と電気的に接続する工程とを具備することを特徴とする半導体装置の製造方法。
- 前記封止樹脂の表面に凹部を形成する工程の後に、封止樹脂全面をエッチングする工程を具備することを特徴とする請求項第1項に記載の半導体装置の製造方法。
- 前記型基板を除去する工程が機械的研磨とエッチング法の組み合わせまたは、エッチング法のみで行うことを特徴とする請求項第1または2項のいずれか1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001165965A JP4440494B2 (ja) | 2001-06-01 | 2001-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001165965A JP4440494B2 (ja) | 2001-06-01 | 2001-06-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002359324A JP2002359324A (ja) | 2002-12-13 |
JP4440494B2 true JP4440494B2 (ja) | 2010-03-24 |
Family
ID=19008573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001165965A Expired - Fee Related JP4440494B2 (ja) | 2001-06-01 | 2001-06-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4440494B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006086378A (ja) * | 2004-09-16 | 2006-03-30 | Denso Corp | 半導体装置及びその製造方法 |
JP2006269804A (ja) * | 2005-03-24 | 2006-10-05 | Mitsumi Electric Co Ltd | 半導体装置 |
JP5098211B2 (ja) * | 2006-04-26 | 2012-12-12 | ソニー株式会社 | 半導体装置及びその製造方法 |
KR100824542B1 (ko) | 2007-03-09 | 2008-04-23 | 에스티에스반도체통신 주식회사 | 배선용 봉지층을 이용한 웨이퍼 레벨 패키지 제조방법 |
JP5226639B2 (ja) * | 2009-10-09 | 2013-07-03 | 株式会社テラミクロス | 半導体装置およびその製造方法 |
-
2001
- 2001-06-01 JP JP2001165965A patent/JP4440494B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002359324A (ja) | 2002-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
US9013037B2 (en) | Semiconductor package with improved pillar bump process and structure | |
JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
JP3258764B2 (ja) | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 | |
JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
US6510976B2 (en) | Method for forming a flip chip semiconductor package | |
US6118183A (en) | Semiconductor device, manufacturing method thereof, and insulating substrate for same | |
JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2001094003A (ja) | 半導体装置及びその製造方法 | |
JP5543754B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2011009372A (ja) | 半導体装置及びその製造方法 | |
JPH10233463A (ja) | 半導体装置およびその製造方法 | |
JPH07201864A (ja) | 突起電極形成方法 | |
JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
JP2003017531A (ja) | 半導体装置 | |
JP4440494B2 (ja) | 半導体装置の製造方法 | |
TWI420610B (zh) | 半導體裝置及其製造方法 | |
JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
JP2002231765A (ja) | 半導体装置 | |
TW591782B (en) | Formation method for conductive bump | |
JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
TWM589366U (zh) | 具有增強互連的晶片封裝組件 | |
KR100318293B1 (ko) | 플립칩 반도체패키지 및 그 제조방법 | |
TWI766761B (zh) | 電子封裝件及其製法 | |
KR100343454B1 (ko) | 웨이퍼 레벨 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071130 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4440494 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150115 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |