JP3836349B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3836349B2 JP3836349B2 JP2001298253A JP2001298253A JP3836349B2 JP 3836349 B2 JP3836349 B2 JP 3836349B2 JP 2001298253 A JP2001298253 A JP 2001298253A JP 2001298253 A JP2001298253 A JP 2001298253A JP 3836349 B2 JP3836349 B2 JP 3836349B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- layer
- wiring
- resin layer
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
- H01L2224/81011—Chemical cleaning, e.g. etching, flux
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係わり、さらに詳しくは、半導体素子あるいは半導体パッケージが基板に金属材を介して接続された半導体装置、およびその製造方法に関する。
【０００２】
【従来の技術】
従来から、半導体チップを配線基板に実装する技術の一つとして、フリップチップ接続がある。フリップチップ接続部は、例えば、配線基板の一方の主面（配線パッド形成面）上に半導体チップがフェースダウンで搭載され、その電極端子と基板側の配線パッドとが、はんだなどの金属のバンプにより接続された構造を有している。半導体チップの電極端子と配線基板の配線パッドとは、金（Ａｕ）バンプなどを介してはんだにより接合することもできる。
【０００３】
このようなフリップチップ接続部においては、配線基板と半導体チップとの熱膨張率の差に起因する熱応力が、金属バンプ部分に集中して歪みを生じ、接続信頼性が低下する場合がある。それを防止するため、配線基板と半導体チップとの間に、エポキシ樹脂のような絶縁樹脂の封止層をポッティング等により形成することが行われている。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来のフリップチップ接続部においては、絶縁樹脂層の内部にボイドが発生しやすく、また配線基板の反りが大きくなりやすいという問題があった。
【０００５】
また、電極端子上に金属バンプが形成された半導体チップの表面に、樹脂を塗布することにより、金属バンプの周りに樹脂層を形成し、さらに金属バンプの頂点を研磨した後、得られた半導体チップを金属バンプを介してフリップチップ接続する方法が開発されている。
【０００６】
しかしこの方法では、半導体チップをフリップチップ接続する工程で、バンプの周りの樹脂層が硬化しているため、樹脂層と配線基板との接着性が弱く、信頼性が不十分であった。さらに、工程が複雑になるという問題があった。
【０００７】
さらに、樹脂層の形成方法として、感光性樹脂を塗布し、露光・現像する方法を採ることにより、金属バンプの周りにのみ樹脂層を形成することも行われているが、この方法でも、前記方法と同様に、工程が複雑になるばかりでなく、樹脂層の配線基板との密着性が弱く、十分な信頼性が得られなかった。
【０００８】
本発明は、これらの問題を解決するためになされたもので、半導体素子あるいは半導体パッケージが基板に金属材を介して接続された半導体装置とその製造方法において、接続強度を高め信頼性を向上させることを目的とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、絶縁基板の少なくとも一方の主面に配線層が形成された配線基板と、前記配線基板の配線層形成面上にフェースダウンに搭載された半導体素子と、前記半導体素子の電極端子上に形成された金属バンプとを備え、前記半導体素子の電極端子と前記配線基板の配線層とが、前記金属バンプを介して接合されており、前記半導体素子の電極端子と前記配線基板の配線層とを接合する複数の金属バンプのうちで、一部の金属バンプの接合部に第１の樹脂層のフィレットが形成されており、かつその他の金属バンプの接合部の周りに第２の樹脂から成る封止層が形成されていることを特徴とする。
【００１０】
本発明の半導体装置においては、金属バンプを、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属から構成することができる。さらに、金属バンプと半導体素子との間に、さらに樹脂層のフィレットが形成された構造とすることができる。
【００１１】
また、複数の隣接する金属バンプの接合部に形成された第１の樹脂層のフィレット同士が、相互に連接されているように構成することができる。
【００１２】
また、絶縁基板の少なくとも一方の主面に配線層が形成された実装用基板と、前記実装用基板の配線層形成面上に搭載された半導体パッケージと、前記半導体パッケージと前記実装用基板の配線層とを接続する金属バンプとを備え、前記金属バンプと前記実装用基板とに亘りその周りに（以下、単に「間に」と示す。）、第１の樹脂層のフィレットが形成されていることを特徴とする半導体装置とすることができる。
【００１３】
この半導体装置において、金属バンプを、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属から構成することができる。また、金属バンプと半導体パッケージとの間に、さらに樹脂層のフィレットが形成された構造とすることができる。
【００１４】
また、絶縁基板の少なくとも一方の主面に配線層が形成された実装用基板と、前記実装用基板の配線層形成面上に搭載されたリードフレームを有する半導体パッケージと、前記半導体パッケージのリードフレームと前記実装用基板の配線層とを接合する低融点金属層とを備え、前記低融点金属層と前記実装用基板との間に、第１の樹脂層のフィレットが形成されていることを特徴とする半導体装置とすることができる。
【００１５】
これらの半導体装置において、半導体パッケージと実装用基板との間に、第２の樹脂から成る封止層を有することができる。
【００１６】
半導体素子を金属接合部材を介して基板上に搭載する半導体装置の製造方法において、フラックス成分を含有する樹脂層がその外周に形成された前記金属接合部材を介在させつつ、前記基板と前記半導体素子とを位置合わせする工程と、前記フラックス成分を含有する樹脂層を硬化させ、前記金属接合部材と前記基板との間に前記樹脂層のフィレットを形成する工程とを備える半導体装置の製造方法を提供することができる。
【００１７】
半導体装置の製造方法は、半導体素子の電極端子上に設けられた金属バンプの外周または配線基板の配線パッド上に、フラックス成分を含有する第１の樹脂から成る層を形成する工程と、前記半導体素子を前記配線基板の配線パッド形成面上にフェースダウンに配置し、前記金属バンプと前記配線基板の配線パッドとを位置合わせする工程と、位置合わせされた前記金属バンプと前記配線パッドとを、加熱して接合する工程とを備え、前記フラックス成分を含有する第１の樹脂層を硬化させることで、前記金属バンプと前記配線基板との間に前記第１の樹脂層のフィレットを形成することを特徴とすることができる。
【００１８】
半導体装置の製造方法において、配線基板と前記半導体素子との間に第２の樹脂層を形成したうえで、該第２の樹脂層を硬化させる工程をさらに有することができる。また、前記第２の樹脂層の形成を、フラックス成分を含有する第１の樹脂から成る層を形成する工程に引き続いて行うことができる。
【００１９】
半導体装置の製造方法は、半導体パッケージの外部端子上に設けられた金属バンプの外周または実装用基板の配線パッド上に、フラックス成分を含有する第１の樹脂から成る層を形成する工程と、前記半導体パッケージを前記実装用基板の配線パッド形成面上に配置し、前記金属バンプと前記実装用基板の配線パッドとを位置合わせする工程と、位置合わせされた前記金属バンプと前記配線パッドとを、加熱して接合する工程とを備え、前記フラックス成分を含有する第１の樹脂層を硬化させることで、前記金属バンプと前記実装用基板との間に前記第１の樹脂層のフィレットを形成することを特徴とすることができる。
【００２０】
本発明の半導体装置の製造方法は、実装用基板の配線パッド上に低融点金属層を形成する工程と、前記低融点金属層上にフラックス成分を含有する第１樹脂から成る層を形成する工程と、リードフレームを有する半導体パッケージを前記実装用基板の配線パッド形成面上に搭載し、前記リードフレームと前記実装用基板の配線パッドとを位置合わせする工程と、位置合わせされた前記リードフレームと前記配線パッドとを、加熱して接合する工程とを備え、前記フラックス成分を含有する第１の樹脂層を硬化させることで、前記低融点金属層と前記実装用基板との間に前記第１の樹脂層のフィレットを形成することを特徴とする。
【００２１】
本発明の半導体装置の製造方法において、実装用基板と半導体パッケージとの間に第２の樹脂層を形成したうえで、該第２の樹脂層を硬化させる工程をさらに有することができる。
【００２２】
本発明の半導体装置では、金属接合部材の外周の少なくとも一部、あるいは基板の配線層上に第１の樹脂層が形成され、かつこの第１の樹脂層が、金属接合部材と配線層とに亘りその周りに（以下、単に「間に」と示す。）フィレット状をなすように形成されており、金属接合部材への熱応力の集中を緩和する。したがって、接合部に歪みが生じることがなくなり、接合強度が高まり接続部の信頼性が向上する。
【００２３】
またさらに、半導体素子または半導体パッケージの接続工程において、第１の樹脂層が、半導体素子または半導体パッケージと対向する基板の面に接着されるため、第１の樹脂層と基板との密着性並びに接着性が良好である。したがって、耐リフロー性や温度サイクルに対する寿命が向上する。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２５】
図１は、本発明の半導体装置の第１の参考例の概略構成を示す断面図である。図において、符号１は、絶縁基板１ａの片面（図では上面）に配線パッド２が形成された配線基板を示す。
【００２６】
ここで、絶縁基板１ａとしては、ガラス基板、セラミック基板、樹脂含浸ガラスクロス基板、あるいはポリイミド樹脂テープのような樹脂基板などが挙げられる。そして、このような絶縁基板１ａの少なくとも一方の主面に、銅、銅系合金、金等から成る配線層が形成された配線基板１が使用される。配線層の形成は、樹脂含浸ガラスクロス基板や樹脂基板では、銅箔のエッチングなどにより行なわれ、ガラス基板やセラミック基板のような無機材料系の絶縁基板においては、真空蒸着やスパッタリングなどの物理的蒸着（ＰＶＤ）法や化学的蒸着（ＣＶＤ）法により薄膜を形成した後、パターニングする方法、あるいは導電ペーストを所定のパターンで印刷した後焼成する方法などを用いて行うことができる。
【００２７】
また、銅配線層の上には、銅の酸化を防ぎ、後述するバンプとの接合を強固にするために、Ｎｉ層およびＡｕ層を積層して形成することができる。なお、配線層全体に亘ってＮｉ−Ａｕ層を形成しても良いが、接続用の配線パッド２のみに形成しても十分な効果を上げることができる。また、配線パッド２以外の領域に、エポキシ樹脂等のソルダーレジスト層を設けることができる。
【００２８】
一方、符号３はシリコン等の半導体チップを示し、Ａｌからなる電極パッド４を有する。電極パッド４上には、Ｔｉ膜、Ｎｉ膜およびＰｄ膜を順に積層して成るバリアメタル層（図示を省略する。）が形成されている。そして、このバリアメタル層の上に、Ｓｎ−Ｐｂはんだから成るバンプ５が形成されている。さらに、このはんだバンプ５の外周の少なくとも一部に、第１の樹脂層６が形成されている。第１の樹脂層６は、はんだ酸化膜を除き、かつはんだの酸化を防止するフラックス成分を含む樹脂の塗布層を硬化させたものである。
【００２９】
そして、このようなはんだバンプ５を有する半導体チップ３が、前記した配線基板１上にフェースダウンに配置されて搭載され、はんだバンプ５の先端部が配線パッド２に当接され、はんだの溶融により接合されている。また、こうして接合されたはんだバンプ５と配線基板１との間には、第１の樹脂層６のフィレットが形成されている。
【００３０】
このような構造を有する第１の実施例の半導体装置は、以下に示すようにして製造することができる。まず、図２に示すように、シリコン等の半導体ウェハ７（例えば、直径６インチ、厚さ６２５μｍ）に、Ａｌ電極パッド４を形成した後、その上に電極パッド４の中心部を開口部（５０μｍ角）とするパッシベーション膜８を形成する。なお、電極パッド４の大きさは例えば１００μｍ角とし、後工程で形成される個々の半導体チップ（１５ｍｍ×１５ｍｍ）の周辺部に相当する領域に、２５０μｍのピッチで形成されている。
【００３１】
次に、図３に示すように、この半導体ウェハ７の全面に、Ｔｉ膜９、Ｎｉ膜１０およびＰｄ膜１１を、スパッタリング、電子ビーム蒸着などの方法により順に積層して形成し、バリアメタル層とする。
【００３２】
次いで、図４に示すように、このバリアメタル層上に、フォトレジストを塗布し、約５０μｍの厚さのレジスト層１２を形成した後、このレジスト層１２を露光・現像し、Ａｌ電極パッド４に重なるように１００μｍ角の開口部を形成する。そして、レジスト層１２の開口部内にはんだめっきを行い、５０μｍ厚のバンプ形成用のはんだ層１３を形成する。
【００３３】
なお、はんだめっきは、以下に示すように行われる。例えばＳｎ−Ｐｂはんだをめっきするには、スズ３０ｇ／Ｌ、鉛２０ｇ／Ｌ、アルキルスルホン酸１００ｇ／Ｌ、および界面活性剤を主成分とする添加剤を含有する溶液中に、レジスト層１２のパターンが形成された半導体ウェハ７を浸漬し、浴温度２０℃でバリアメタル層を陰極、Ｓｎ−Ｐｂはんだ板を陽極として、電流密度１Ａ／ｄｍ２の条件で緩やかに撹拌しながら電解めっきを行う。
【００３４】
その後、図５に示すように、アセトンや公知のレジスト剥離液を用いてレジストパターンを剥離した後、下地電極として残ったＰｄ膜１１およびＮｉ膜１０を、王水系のエッチング液を用いてエッチング除去する。さらに、Ｔｉ膜９を、エチレンジアミン四酢酸系溶液を用いてエッチングする。
【００３５】
次いで、この半導体ウェハ７にロジン系フラックスを塗布した後、窒素雰囲気中で２２０℃の温度に３０秒間加熱してはんだをリフローし、図６に示すように、突起状のはんだ電極（はんだバンプ）５を形成する。その後、電気的なテストを行った後、半導体ウェハ７をダイシングして個々の半導体チップ３とする。
【００３６】
次いで、図７に示すように、はんだ酸化膜を除きはんだの酸化を防止するフラックス成分を含む樹脂（フラックス成分含有樹脂）１４を、ペースト状に調製し、これを平型の容器１５内に適量塗布した後、スキージ１６を用いて均一に均し（以下、スキージングと示す。）、樹脂厚を例えば６０μｍにする。
【００３７】
そして、図８に示すように、はんだバンプ５を有する半導体チップ３をツールに吸着して、バンプの先端部をフラックス成分含有樹脂１４の表面に押し付け、はんだバンプ５に前記樹脂を塗布する。ここで、スキージング後のフラックス成分含有樹脂１４層の厚さを調整することにより、はんだバンプ５への樹脂塗布量をコントロールすることが可能である。
【００３８】
一方、図９に示すように、ポリイミド樹脂テープ、樹脂基板、セラミック基板などの絶縁基板１ａの片面にＣｕ配線パッド２が設けられ、かつ配線パッド２以外の領域にエポキシ樹脂等のソルダーレジスト層（図示を省略。）が形成された配線基板１を用意し、その配線パッド２上に、無電解めっきなどによりＮｉ層とＡｕ層（いずれも図示を省略。）を積層して形成する。
【００３９】
そして、このような配線基板１の配線パッド２と、前記した先端部にフラックス成分含有樹脂１４層が形成されたはんだバンプ５とを、位置合わせして仮止めする。はんだバンプ５の先端部に、粘着性および接着性を有するフラックス成分含有樹脂１４層が形成されているので、加圧するだけで容易に仮固定することができる。
【００４０】
その後、リフロー炉に通し、加熱してはんだをリフローさせることにより、はんだバンプ５と配線パッド２とを接合する。リフローの条件は、例えば１５０℃で１分間とし、ピーク温度を２２０℃に設定する。はんだバンプ５の外周にフラックス成分含有樹脂１４の層が形成されており、この樹脂に含有されているフラックス成分により、はんだリフロー時にバンプ表面のはんだ酸化膜が除去されるため、はんだバンプ５と配線パッド２とが良好に接合される。その後、例えば１５０℃で３時間加熱することにより樹脂を硬化させて第１の樹脂層６とし、半導体装置を完成する。なお、はんだリフロー時の加熱で樹脂が十分に硬化される場合、ここでの加熱を省略することも可能である。
【００４１】
また、図１０に示すように、半導体チップ３と配線基板１との間に、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とする第２の樹脂層１７を形成することで、さらに接続の信頼性を高めることが可能である。さらに、図１１に示すように、第２の樹脂層１７の外側に第３の樹脂層１８を被覆・形成することができる。このような構造では、さらに樹脂層の密着性が向上するため、樹脂クラックの発生を防止することができ、耐リフロー性がさらに向上する。
【００４２】
第１の樹脂、第２の樹脂、第３の樹脂として、同種のものを使用してもよいが、フィラー量を変化させるなどにより物性を変えたものを使用してもよい。第２の樹脂として、第１の樹脂と物性の異なる別の樹脂を使用した場合には、半導体チップ３と配線基板１との間隙部の封止を１種類の樹脂で行った構造に比べて、信頼性をより高くすることができる。例えば、第２の樹脂にフィラーを加えることにより、熱膨張係数を下げることができ、半導体チップ３と配線基板１との間の熱膨張率の差異に起因する応力歪を緩和することができる。
【００４３】
さらに、第３の樹脂の物性を、第１の樹脂および／または第２の樹脂と変えることができる。例えば、第３の樹脂として、第１の樹脂や第２の樹脂に比べてガラス転移温度Ｔｇの高い樹脂を用いることにより、さらに耐リフロー性を向上させることが可能になる。
【００４４】
こうして製造される第１の参考例の半導体装置においては、はんだバンプ５の外周の少なくとも一部に第１の樹脂層６を有し、かつこの第１の樹脂層６が、はんだバンプ５と配線基板１との間にフィレットを有するように形成されているので、バンプ接合部の強度が向上する。すなわち、配線基板１上にフィレット状に形成された第１の樹脂層６が、はんだバンプ５への熱応力の集中を緩和するので、バンプ接合部に歪みが生じにくくなり、接続信頼性が向上する。
【００４５】
また、第１の樹脂層６がはんだバンプ５の外周にのみ形成されているため、ボイドが生じることがない。したがって、例えば吸湿リフローを行った場合も、ボイドに起因する不良が発生することがない。なお、半導体チップ３と配線基板１との間に形成される第２の樹脂層１７には、ボイドが発生することもあるが、はんだバンプ５の接合部の近傍に形成される第１の樹脂層６中にボイドが発生しないので、接続信頼性の高い半導体装置が得られる。
【００４６】
さらに、スキージングされたペースト状の樹脂をはんだバンプ５に塗布する方式で、第１の樹脂層６が形成されているため、スキージングの樹脂厚を調整することで、はんだバンプ５への樹脂塗布量を簡便に定量化することができ、さらに第１の樹脂層６の形成厚をコントロールすることができる。
【００４７】
なお、第１の参考例の半導体装置では、第１の樹脂層を、はんだバンプの外周全体を覆うように形成し、かつこの樹脂層が半導体チップの電極パッドおよび配線基板の配線パッドにそれぞれ接着されているように構成することもできる。
【００４８】
前述の工程にしたがって製造された第１の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体チップとしては、周辺領域に２５００個のはんだバンプが形成された１５ｍｍ角のシリコンチップを使用し、これをポリイミド樹脂基板上に実装して試験サンプルとした。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【００４９】
温度サイクル試験の結果、５００サイクル後でも接続箇所（フリップチップ接続部）に全く破断の発生が認められなかった。また、シリコンチップとポリイミド樹脂基板との間に、第２の樹脂としてエポキシ系樹脂を充填した後硬化させたものについて、同様の温度サイクル試験を行ったところ、３０００サイクル後でも接続個所に破断が認められなかった。
【００５０】
さらに、第３の樹脂として、エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂、ポリイミド系樹脂などを、配線基板との間にフィレットを形成するようにシリコンチップの外側に形成したものについて、同様の温度サイクル試験を行ったところ、５０００サイクル後でも接続個所に破断が認められなかった。さらに、耐リフロー性も向上し、吸湿リフローレベル１相当においても、接続不良および樹脂の剥離が生じなかった。
【００５１】
なお、第１の参考例では、金属バンプとしてＳｎ−Ｐｂはんだのバンプを設けた場合を述べたが、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属から成るバンプとしてもよい。また、配線基板の配線パッドも、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物、あるいは積層膜であってもよい。またさらに、これらの間の接合に関しても、金属の溶融接合に限定されるものではなく、例えば金属の拡散接合によるものであっても良い。
【００５２】
次に、第２乃至第５の参考例について説明する。
【００５３】
第２の参考例の半導体装置は、以下に示すようにして製造される。まず、図１２に示すように、シリコン等の半導体ウェハ７（例えば、直径６インチ、厚さ６２５μｍ）にＡｌ電極パッド４を形成した後、その上に、電極パッド４の中心部を開口部（９０μｍ角）とするパッシベーション膜８を形成する。なお、Ａｌ電極パッド４の大きさは例えば１００μｍ角とし、後工程で形成される個々の半導体チップ（１０ｍｍ×１５ｍｍ）の周辺部に相当する領域に、２５０μｍのピッチで形成されている。
【００５４】
この半導体ウェハ７のＡｌ電極パッド４上に、先端に小突起を有するボール状の金バンプ１９を、ワイヤボンダにより１個ずつ形成する。金バンプ１９の径は８５μｍ、高さは７０μｍとする。その後、電気的なテストを行った後、半導体ウェハをダイシングして個々の半導体チップとする。
【００５５】
次いで、フラックス成分を含む樹脂（フラックス成分含有樹脂）を、ペースト状に調製し、これを平型の容器内に適量塗布した後、スキージングすることにより、樹脂厚を例えば６０μｍに均す。そして、この樹脂層の表面に金バンプ１９の先端部を押し付け、金バンプ１９の外周にフラックス成分含有樹脂１４を塗布する。ここで、スキージング後のフラックス成分含有樹脂１４の厚さを調整することにより、金バンプ１９への樹脂塗布量をコントロールすることができる。
【００５６】
次に、この半導体チップを以下に示すようにフリップチップ接続して、半導体装置とする。すなわち、図１３に示すように、ポリイミド樹脂テープ、樹脂基板、セラミック基板などの絶縁基板１ａの片面にＣｕ配線パッド２が設けられ、かつ配線パッド２以外の領域にエポキシ樹脂等のソルダーレジスト層２０が形成された配線基板１を用意し、その配線パッド２上に、無電解めっきなどによりＮｉ層２１とＡｕ層２２を積層して形成する。次に、配線パッド２のＡｕ層２２上に、Ｓｎ−３．５Ａｇはんだ層２３を印刷等により形成する。
【００５７】
そして、図１４に示すように、Ｓｎ−Ａｇはんだ層２３が形成された配線パッド２と外周にフラックス成分含有樹脂１４層が形成された金バンプ１９とを、位置合わせして仮止めする。このとき、金バンプ１９の先端部に粘着性および接着性を有するフラックス成分含有樹脂１４の層が形成されているので、加圧するだけで容易に仮固定することができる。
【００５８】
その後、リフロー炉に通し、加熱してＳｎ−Ａｇはんだをリフローさせることにより、金バンプ１９と配線パッド２（Ａｕ層２２）とを接合する。リフローの条件は、例えば１５０℃で１分間とし、ピーク温度を２２０℃に設定する。
【００５９】
金バンプ１９の外周に形成された樹脂層に含有されるフラックス成分により、はんだリフロー時にＳｎ−Ａｇはんだ層２３表面の酸化膜が除去されるため、金バンプ１９と配線パッド２との良好な接合が得られる。その後、必要に応じ例えば１５０℃で３時間加熱することにより、樹脂を硬化させる。こうして、金バンプ１９と配線パッド２との間にフィレットを有する形状の第１の樹脂層６が形成され、半導体装置を完成する。
【００６０】
なお、はんだリフロー炉を用いず、熱圧着法や超音波併用熱圧着法などにより接合を行うこともできる。超音波併用熱圧着法では、例えば超音波印加ツールによって２００℃程度の温度に加熱し、かつ超音波強度５Ｗで１秒間超音波を印加し、シリコンチップ１個当たり５ｋｇの荷重をかけて接合を行う。
【００６１】
こうして製造される第２の参考例の半導体装置においては、金バンプ１９の外周の少なくとも一部に第１の樹脂層６を有し、かつこの第１の樹脂層６が、金バンプ１９と配線基板１との間にフィレットを有するように形成されているので、バンプ接合部の強度が向上する。すなわち、配線パッド２上にフィレット状に形成された第１の樹脂層６が、金バンプ１９の接合部への熱応力の集中を緩和するので、バンプ接合部に歪みが生じにくくなり、接続信頼性が向上する。
【００６２】
また、第１の樹脂層６が金バンプ９の外周にのみ形成されているため、ボイドが生じることがなく、ボイドに起因する不良が発生することがない。さらに、スキージングされたペースト状の樹脂を金バンプ９に塗布する方式で、第１の樹脂層６が形成されているため、スキージングの樹脂厚を調整することで、金バンプ１９への樹脂塗布量を簡便に定量化することができ、さらに第１の樹脂層６の形成厚をコントロールすることができる。
【００６３】
なお、第１の参考例と同様に第２の参考例の半導体装置においても、半導体チップ３と配線基板１との間に、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とする第２の樹脂層を形成することで、さらに接続の信頼性を高めることが可能である。さらに、第２の樹脂層の外側に第３の樹脂層を被覆・形成することができる。このような構造では、さらに樹脂層の密着性が向上するため、樹脂クラックの発生を防止することができ、耐リフロー性がさらに向上する。
【００６４】
前述の工程にしたがって製造された第２の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体チップとしては、周辺領域に１００個の金バンプが形成された１０ｍｍ×１５ｍｍのシリコンチップを使用し、これをポリイミド樹脂基板上に実装して試験サンプルとした。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【００６５】
温度サイクル試験の結果、５００サイクル後でも接続箇所に全く破断の発生が認められなかった。また、シリコンチップとポリイミド樹脂基板との間に、第２の樹脂としてエポキシ系樹脂を充填した後硬化させたものについて、同様の温度サイクル試験を行ったところ、３０００サイクル後でも接続個所に破断が認められなかった。さらに、第３の樹脂として、エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂、ポリイミド系樹脂などを、配線基板との間にフィレットを有するようにシリコンチップの外側に形成したものについて、同様の温度サイクル試験を行ったところ、５０００サイクル後でも接続個所に破断が認められなかった。さらに、耐リフロー性も向上し、吸湿リフローレベル１相当においても、接続不良および樹脂の剥離は生じなかった。
【００６６】
なお、第２の参考例では、第１の樹脂、第２の樹脂、第３の樹脂として、同種のものを使用してもよいが、フィラー量を変化させるなどにより物性を変えたものを使用してもよい。また、シリコンチップの電極パッド上に形成する金属バンプとして、金ボールバンプの他に、はんだやＣｕあるいはＰｄを含有するＡｕのボールバンプを用いることができる。これらのボール状バンプの形成は、はんだワイヤやＣｕワイヤあるいはＰｄの混入されたＡｕワイヤを使用し、ワイヤボンダにより行うことができる。
【００６７】
次に、第３の参考例の半導体装置について説明する。この半導体装置では、図１５に示すように、絶縁基板１ａの片面にＣｕの配線パッド２が設けられた実装用基板２４の片面に、テープＢＧＡパッケージ２５が搭載されている。テープＢＧＡパッケージ２５は、ポリイミド樹脂等のＴＡＢテープ２６にＬＳＩチップ２７がフェースダウンで搭載され、金バンプ２８を介して実装された構造を有し、上面に金属キャップ２９が被着されている。パッケージサイズは３０ｍｍ角で、ＴＡＢテープの外部端子上にＳｎ−Ｐｂはんだボール３０が１ｍｍのピッチで８００個形成されている。なお、符号３１は接着剤層を示し、３２は封止樹脂層をそれぞれ示している。
【００６８】
このようなはんだボール３０の外周の少なくとも一部に、第１の樹脂層６が形成されている。この第１の樹脂層６の形成は、以下に示すようなスキージング法を用いて行うことができる。すなわち、ペースト状に調製されたフラックス成分含有樹脂を、平型の容器内に塗布し表面をスキージングすることにより、樹脂厚を例えば１００μｍに均した後、この樹脂層の表面にはんだボール３０の先端部を押し付け、外周にフラックス成分含有樹脂を塗布する。
【００６９】
そして、先端部にフラックス成分含有樹脂の層が形成されたはんだボール３０と実装用基板２４の配線パッド２とを、位置合わせし加圧して仮止めし、次いで加熱してはんだをリフローさせることにより、はんだボール３０と実装用基板２４の配線パッド２とを接合する。リフローの条件は、例えば１５０℃で１分間とし、ピーク温度を２２０℃に設定する。
【００７０】
はんだボール３０の外周に形成された樹脂層に含有されるフラックス成分により、はんだリフロー時に表面の酸化膜が除去されるため、はんだボール３０と配線パッド２との良好な接合が得られる。その後必要に応じ、例えば１５０℃で３時間加熱することにより、樹脂を硬化させる。こうして、はんだボール３０と配線パッド２との間にフィレットを有する形状の第１の樹脂層６が形成され、半導体装置が完成される。
【００７１】
こうして製造される第３の参考例の半導体装置においては、ＢＧＡパッケージ２５のはんだボール３０の外周の少なくとも一部に第１の樹脂層６を有し、かつこの第１の樹脂層６が、実装用基板２４との間にフィレットを形成しているので、接合部の強度が向上する。すなわち、実装用基板２４上にフィレット状に形成された第１の樹脂層６が、はんだボール３０接合部への熱応力の集中を緩和するので、接合部に歪みが生じにくくなり、接続信頼性が向上する。
【００７２】
なお、この参考例の半導体装置において、第１の樹脂層６が、はんだボール３０の外周全体を覆うように形成され、かつこの樹脂層がテープＢＧＡパッケージ２５および実装用基板２４にそれぞれ接着される構造とすることができる。
【００７３】
前述の工程にしたがって製造された第３の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体パッケージとしては、８００個のはんだボールバンプが形成された３０ｍｍ角のテープＢＧＡパッケージを使用し、ポリイミド樹脂の実装用基板上に実装して試験サンプルとした。温度サイクル試験は、（−５５℃×３０分）〜（２５℃×５分）〜（１２５℃×３０分）を１サイクルとして行った。
【００７４】
温度サイクル試験の結果、１０００サイクル後でも接続箇所に全く破断の発生が認められなかった。また、ＢＧＡパッケージとポリイミド樹脂基板との間に、第２の樹脂として、エポキシ系樹脂を充填した後硬化させたものについて、同様の温度サイクル試験を行ったところ、３０００サイクル後でも接続個所に破断が認められなかった。さらに、第３の樹脂として、エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂、ポリイミド系樹脂などを、実装用基板２４との間にフィレットを有するようにＢＧＡパッケージ２５の外側に形成したものについて、同様の温度サイクル試験を行ったところ、５０００サイクル後でも接続個所に破断が認められなかった。さらに、耐リフロー性も向上し、吸湿リフローレベル１相当においても、接続不良および樹脂の剥離は生じなかった。
【００７５】
なお、第３の参考例では、第１の樹脂、第２の樹脂、第３の樹脂として、同種のものを使用してもよいが、フィラー量を変化させることなどにより物性を変えたものを使用してもよい。また、ＢＧＡパッケージのボールバンプとして、Ｓｎ−Ｐｂはんだボールを形成した例を述べたが、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｇｅ等の金属の単独やこれらの混合物あるいは化合物から成るバンプであってよい。
【００７６】
さらに、第１の樹脂層６の形成を、スキージング方式によりはんだボール３０の外周に行ったが、以下に示す方式で実装用基板２４の配線パッド２上に行ってもよい。すなわち、図１６に示すように、フラックス成分含有樹脂１４をスクリーンマスク３３を用いて実装用基板２４の配線パッド２上に印刷してもよく、さらに、図１７に示すように、転写ピン３４を用いて、実装用基板２４の配線パッド２上に転写することもできる。
【００７７】
次に、第４の参考例について説明する。第４の参考例では、図１８に示すように、配線基板１の配線パッド２形成面に、はんだバンプ５を有する複数個（例えば４個）の半導体チップ３がフェースダウンに配置されて搭載されている。チップサイズは８ｍｍ角で、バンプ数は１２００個である。
【００７８】
そして、各半導体チップ３において、はんだバンプ５が配線パッド２に当接され、はんだの溶融により接合がなされている。また、はんだバンプ５の外周の少なくとも一部に、フラックス成分を含む樹脂の硬化層である第１の樹脂層６が形成され、配線基板１との間に第１の樹脂層６のフィレットが形成されている。
【００７９】
このバンプの接合および第１の樹脂層６の形成は、以下に示すようにして行うことができる。すなわち、ペースト状に調製されたフラックス成分含有樹脂を、平型の容器内に塗布し表面をスキージングすることにより、樹脂厚を例えば６０μｍに均した後、この樹脂層の表面にはんだバンプ５の先端部を押し付け、はんだバンプ５の外周にフラックス成分含有樹脂を塗布する。
【００８０】
次いで、まず１個目の半導体チップ３について、先端部にフラックス成分含有樹脂層が形成されたはんだバンプ５と配線基板１の配線パッド２とを、位置合わせし加圧して仮止めする。次に、２個目の半導体チップも同様な方法で配線基板１上に仮圧着・固定し、同様に３個目、４個目の半導体チップも仮圧着する。
【００８１】
各々の半導体チップ３の間を０．５ｍｍと非常に狭い間隙で配置しても、はんだバンプ５の外周に塗布されたフラックス成分含有樹脂が、隣接する半導体チップ３の搭載領域にまではみ出すことがなく、２個目以下の半導体チップも１個目と同様に容易に仮圧着することができる。
【００８２】
次いで、加熱してはんだをリフローさせ、全ての半導体チップ３について、はんだバンプ５を配線基板１の配線パッド２に接合する。リフローの条件は、例えば１５０℃で１分間とし、ピーク温度を２２０℃に設定する。
【００８３】
各半導体チップ３について、はんだバンプ５の外周に形成された樹脂層に含有されるフラックス成分により、はんだリフロー時に表面の酸化膜が除去されるため、はんだバンプ５と配線基板１の配線パッド２との良好な接合が得られる。その後必要に応じ、例えば１５０℃で３時間加熱することにより、フラックス成分含有樹脂を硬化させる。こうして、はんだバンプ５と配線基板１との間にフィレットを有する形状の第１の樹脂層６が形成され、半導体装置が完成する。
【００８４】
こうして製造される第４の参考例の半導体装置においては、はんだバンプ５の外周の少なくとも一部に第１の樹脂層６を有し、かつこの第１の樹脂層６が、配線基板１との間にフィレットを形成しているので、バンプ接合部の強度が向上する。すなわち、配線基板１上にフィレット状に形成された第１の樹脂層６が、はんだバンプ５の接合部への熱応力の集中を緩和するので、接合部に歪みが生じにくくなり、接続信頼性が向上する。
【００８５】
また、複数個の半導体チップ３が近接して配置されているが、フラックス成分含有樹脂が隣接する半導体チップ３の搭載領域まではみ出すことがないため、複数個の半導体チップ３をまとめてフリップチップ実装することができる。したがって、各半導体チップについて、フラックス塗布、リフロー、洗浄と煩雑な工程を繰り返す必要がなくなり、プロセスが簡便になるうえに、はんだリフローの際の熱履歴を１回に減らすことができ、信頼性が向上する。
【００８６】
前述の工程にしたがって製造された第４の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体チップとしては、１２００個のはんだバンプが形成された８ｍｍ角のシリコンチップ４個を使用し、これらをポリイミド樹脂基板上に実装してＭＣＭ（マルチチップモジュール）構造を有する試験サンプルとした。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【００８７】
温度サイクル試験の結果、５００サイクル後でも接続箇所に全く破断の発生が認められなかった。また、図１９に示すように、各半導体チップ３とポリイミド樹脂の配線基板１との間に、エポキシ系樹脂を充填し硬化させることにより、第２の樹脂層１７を形成した装置について、同様の温度サイクル試験を行ったところ、３０００サイクル後でも接続個所に破断が認められなかった。
【００８８】
さらに、図２０に示すように、第２の樹脂層１７の外側に、エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂、ポリイミド系樹脂などから成る第３の樹脂層１８を、配線基板１との間にフィレットを形成するように被覆したものについて、同様の温度サイクル試験を行ったところ、５０００サイクル後でも接続個所に破断が認められなかった。さらに、耐リフロー性も向上し、吸湿リフローレベル１相当においても、接続不良および樹脂の剥離は生じなかった。
【００８９】
なお、第４の参考例では、第１の樹脂、第２の樹脂、第３の樹脂として、同種のものを使用してもよいが、フィラー量を変化させるなどにより物性を変えたものを使用してもよい。
【００９０】
また、金属バンプとしてはんだバンプを形成した例を述べたが、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属から成るバンプとしてもよい。さらに、配線基板の配線パッドも、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物、あるいは積層膜であってもよい。またさらに、これらの間の接合に関しても、金属の溶融接合に限定されるものではなく、例えば金属の拡散接合によるものであっても良い。
【００９１】
次に、第５の参考例について説明する。第５の参考例では、図２１に示すように、配線基板１の配線パッド２形成面に、はんだバンプ５を有する２個の半導体チップ３ａ、３ｂが、それぞれフェースダウンに配置され、２段に積み重ねられて搭載されている。
【００９２】
それぞれの半導体チップ３において、はんだバンプ５の外周の少なくとも一部に、フラックス成分を含む樹脂の硬化層である第１の樹脂層６が形成されている。また、下側に配置された第１の半導体チップ３ａのはんだバンプ５ａが配線基板１の配線パッド２に当接され、はんだの溶融により接合されている。そして、第１の半導体チップ３ａのはんだバンプ５ａと配線基板１との間には、第１の樹脂層６のフィレットが形成されている。
【００９３】
また、こうしてフリップチップ実装された第１の半導体チップ３ａの裏面に、第２の半導体チップ３ｂが載せられ、第２の半導体チップ３ｂのはんだバンプ５ｂと第１の半導体チップ３ａの裏面に形成された接続パッド（図示を省略）とが、はんだの溶融により接合されている。そして、この第２のシリコンチップ３ｂのはんだバンプ５ｂと第１の半導体チップ３ａとの間には、第１の樹脂層６のフィレットが形成されている。
【００９４】
この第５の参考例の半導体装置は、以下に示すようにして製造される。まず、シリコン等の半導体チップ（第１の半導体チップ３ａ）の所定の位置に、ＲＩＥ（反応性イオンエッチング）を用いて７０μｍの深さの穴を形成した後、穴の内壁面にＳｉＯ２などの酸化膜を形成する。
【００９５】
次いで、こうして形成された穴上の面にＴｉ／Ｃｕスパッタ膜を形成した後、穴内をＣｕめっきによって埋め込む。また、第１の半導体チップ３ａ表面の電極端子上に、参考例１と同様にしてはんだバンプ５ａを形成する。そして、このチップの裏面をラップし、５０μｍの厚さに削る。このラッピングにより、Ｃｕで埋め込まれた穴は、第１のチップ３ａの表面から裏面へ貫通する導通孔（スループラグ）３５となる。
【００９６】
次いで、ペースト状に調製されたフラックス成分含有樹脂を、平型の容器内に塗布し表面をスキージングすることにより、樹脂厚を例えば６０μｍに均した後、この樹脂層の表面に、第１の半導体チップ３ａのはんだバンプ５ａの先端部を押し付け、はんだバンプ５ａの外周にフラックス成分含有樹脂を塗布する。
【００９７】
次に、先端部にフラックス成分含有樹脂層が形成されたはんだバンプ５ａと配線基板１の配線パッド２とを、位置合わせし加圧して仮止めする。次いで、加熱してはんだをリフローさせ、第１の半導体チップ３ａについて、はんだバンプ５ａを配線基板１の配線パッド２に接合する。リフローの条件は、例えば１５０℃で１分間とし、ピーク温度を２２０℃に設定する。
【００９８】
第１の半導体チップ３ａについて、はんだバンプ５ａの外周に形成された樹脂層に含有されるフラックス成分により、はんだリフロー時に表面の酸化膜が除去されるため、はんだバンプ５ａと配線基板１の配線パッド２との良好な接合が得られる。その後必要に応じ、例えば１５０℃で３時間加熱することにより、フラックス成分含有樹脂を硬化させる。こうして、第１の半導体チップ３ａのはんだバンプ５ａと配線基板１との間にフィレットを有する形状の第１の樹脂層６が形成される。
【００９９】
次に、第１の半導体チップ３ａと同様に電極端子上にはんだバンプ５ｂが形成された第２の半導体チップ３ｂを用意し、このはんだバンプ５ｂの先端部にも、第１の半導体チップ３ａと同様にスキージング方式によりフラックス成分含有樹脂層を形成する。そして、このような第２の半導体チップ３ｂを第１の半導体チップ３ａの裏面の上に重ねて配置し、第２の半導体チップ３ｂのはんだバンプ５ｂと第１の半導体チップ３ａの裏面に形成された接続パッド（スループラグのランド）とを、位置合わせして仮止めする。その後、リフロー炉を通し加熱してはんだをリフローさせることにより、第２の半導体チップ３ｂのはんだバンプ５ｂと第１の半導体チップ３ａ裏面の接続パッドとを接合する。次いで必要に応じ、例えば１５０℃で３時間加熱することにより、フラックス成分含有樹脂を硬化させる。こうして、第２の半導体チップ３ｂのはんだバンプ５ｂと第１の半導体チップ３ａ（裏面）との間にフィレットを有する形状の第１の樹脂層６が形成される。
【０１００】
こうして製造される第５の参考例の半導体装置においては、第１および第２の半導体チップ３ａ、３ｂにおいて、はんだバンプ５ａ、５ｂの外周の少なくとも一部に第１の樹脂層６を有し、かつこの第１の樹脂層６が、配線基板１あるいは第１の半導体チップ３ａの裏面との間にフィレットを形成しているので、バンプ接合部の強度が向上する。すなわち、配線基板１上あるいは第１の半導体チップ３ａ上にフィレット状に形成された第１の樹脂層６が、それぞれのはんだバンプ５ａ、５ｂの接合部への熱応力の集中を緩和するので、接合部に歪みが生じにくくなり、接続信頼性が向上する。
【０１０１】
また、各半導体チップにおいて、第１の樹脂層６の形成がスキージング方式で行われているため、スキージングの樹脂厚を調整することではんだバンプ５ａ、５ｂへの塗布量を簡便に定量化することができ、塗布された樹脂が半導体チップの裏面に回りこむという不良が発生しない。すなわち、厚さが約５０μｍと薄い半導体チップが複数段に積層され樹脂封止された従来の半導体装置では、樹脂のはみ出しが多く発生し、はみだした樹脂が半導体チップの側面に沿って這い上がって裏面に回りこみ、裏面の電極やフリップチップ接続用のツールに付着する問題が生じていたが、第５の参考例では、第１の樹脂層６がはんだバンプ５ａ、５ｂの外周のみに形成されているため、樹脂量が少なく、半導体チップの裏面に回り込む現象が発生しない。
【０１０２】
前述の工程にしたがって製造された第５の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【０１０３】
温度サイクル試験の結果、５００サイクル後でも接続箇所に全く破断の発生が認められなかった。また、図２２に示すように、第１の半導体チップ３ａと第２の半導体チップ３ｂとの間および第１の半導体チップ３ａと配線基板１との間に、エポキシ系樹脂を充填し硬化させることにより、第２の樹脂層１７を形成した装置について、同様の温度サイクル試験を行ったところ、３０００サイクル後でも接続個所に破断が認められなかった。
【０１０４】
さらに、図２３に示すように、第２の樹脂層１７の外側に、エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂、ポリイミド系樹脂などから成る第３の樹脂層１８を、配線基板１との間にフィレットを形成するように被覆したものについて、同様の温度サイクル試験を行ったところ、５０００サイクル後でも接続個所に破断が認められなかった。さらに、耐リフロー性も向上し、吸湿リフローレベル１相当においても、接続不良および樹脂の剥離は生じなかった。
【０１０５】
なお、第５の参考例では、第１の樹脂、第２の樹脂、第３の樹脂として、同種のものを使用してもよいが、フィラー量を変化させるなどにより物性を変えたものを使用してもよい。
【０１０６】
また、金属バンプとしてはんだバンプを形成した例を述べたが、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属から成るバンプとしてもよい。さらに、配線基板の配線パッドも、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物、あるいは積層膜であってもよい。またさらに、これらの間の接合に関しても、金属の溶融接合に限定されるものではなく、例えば金属の拡散接合によるものであっても良い。
【０１０７】
また、半導体チップを２段に積み重ねた構造の例を示したが、３段以上に重ねてもよいし、また参考例４に示すＭＣＭ構造において、半導体チップを複数段に積み重ねてもよい。
【０１０８】
次に、本発明の第６乃至第８の参考例について説明する。
【０１０９】
第６の参考例の半導体装置は、以下に示すようにして製造される。まず、シリコン等の半導体ウェハ（例えば、直径６インチ、厚さ６２５μｍ）にＡｌ電極パッドを形成した後、その上に、電極パッドの中心部を開口部とするパッシベーション膜を形成する。なお、Ａｌ電極パッドの大きさは例えば８０μｍ角とし、後工程で形成される個々の半導体チップ（３ｍｍ×３ｍｍ）の周辺部に相当する領域に、１２０μｍのピッチで形成されている。
【０１１０】
この半導体ウェハのＡｌ電極パッド上に、先端に小突起を有するボール状の金バンプを、ワイヤボンダにより１個ずつ形成する。金バンプの径は６０μｍ、高さは７０μｍとする。なお、めっき法により、金バンプを形成することもできる。その後、電気的なテストを行った後、半導体ウェハをダイシングして個々の半導体チップとする。
【０１１１】
一方、図２４に示すように、ポリイミド樹脂テープ、樹脂基板、セラミック基板などの絶縁基板１ａの片面にＣｕ配線パッド２が設けられ、かつ配線パッド２以外の領域にエポキシ樹脂等のソルダーレジスト層２０が形成された配線基板１を用意し、その配線パッド２上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇなどのはんだ層２３を印刷法により形成する。はんだ層２３の形成は、めっき法あるいはワイヤボンダを用いたボール形成搭載法によって行っても良い。また、配線パッド２上に無電解めっきなどによりＮｉ層２１とＡｕ層２２を積層して形成した後、Ａｕ層２２上に前記はんだ層２３を形成しても良い。
【０１１２】
次いで、こうして形成されたはんだ層２３の上に、ペースト状に調製されたフラックス成分を含む樹脂（フラックス成分含有樹脂）を、例えばスクリーンマスクの上からスキージングすることにより印刷して形成し、フラックス成分含有樹脂層１４を形成する。その後、このフラックス成分含有樹脂層１４を覆うように、配線基板１の全面に、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とするフィルム状あるいはペースト状の第２の樹脂層１７を形成する。
【０１１３】
次に、前記した半導体チップを以下に示すようにフリップチップ接続して、半導体装置とする。
【０１１４】
すなわち、図２５に示すように、はんだ層２３およびフラックス成分含有樹脂層がそれぞれ形成された配線パッド２と、半導体チップ３の電極パッド４上に形成された金バンプ１９とを位置合わせし、熱圧着法、超音波併用熱圧着法などにより接合を行う。
【０１１５】
熱圧着法では、例えば２００度の温度で２０秒間加熱して接合する。超音波併用熱圧着法では、２００度の温度に加熱し、かつ超音波強度５Ｗで１秒間超音波を印加し、バンプ１個当たり１００ｇの荷重をかけて接合を行う。
【０１１６】
こうして、金バンプ１９と配線パッド２とがはんだ層２３を介して接合される。その後、例えば１５０℃で３時間加熱することにより、フラックス成分含有樹脂層およびその上に形成された第２の樹脂層１７を硬化させる。こうして、図２５に示すように、金バンプ１９と配線基板１との間にフィレットを有する形状の第１の樹脂層６が形成され、さらにその外側が第２の樹脂層１７により被覆・封止された構造を有する半導体装置が完成する。
【０１１７】
こうして製造される第６の参考例の半導体装置においては、配線パッド２上のはんだ層２３の外周に第１の樹脂層６を有し、かつこの第１の樹脂層６が金バンプ１９とはんだ層２３および配線基板１の間にフィレットを有するように形成されているので、バンプ接合部の強度が向上する。すなわち、フィレット状に形成された第１の樹脂層６が金バンプ１９の接合部への熱応力の集中を緩和するので、バンプ接合部に歪みが生じにくくなり、接続信頼性が向上する。
【０１１８】
また、はんだリフロー時に、はんだ層２３上に形成された樹脂層に含有されるフラックス成分により、はんだ層２３表面の酸化膜が除去される。そのため、過大な荷重や高い温度を印加しなくとも、Ａｕ−Ｓｎ金属間化合物が均一に形成され、金バンプ１９と配線パッド２との良好な接合が得られる。さらに、第１の樹脂層６の外側にエポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とする第２の樹脂層１７が形成されているので、接続信頼性がさらに向上する。
【０１１９】
前述の工程にしたがって製造された第６の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体チップとしては、周辺領域に５０個の金バンプが形成された３ｍｍ角のシリコンチップを使用し、これをポリイミド樹脂基板上に実装して試験サンプルとした。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【０１２０】
温度サイクル試験の結果、３０００サイクル後でも接続箇所に全く破断の発生が認められなかった。
【０１２１】
第７の参考例の半導体装置は、以下に示すようにして製造される。まず、図２６に示すように、第６の参考例と同様にして、シリコン等の半導体ウェハ７（例えば、直径６インチ、厚さ６２５μｍ）のＡｌ電極パッド４上に、金バンプ１９を形成した後、金バンプ１９の先端部をフラックス成分を含む樹脂の表面に押し当て、金バンプ１９の外周にフラックス成分含有樹脂１４を塗布する。なお、符号８はパッシベーション膜８を示す。その後、電気的なテストを行った後、半導体ウェハをダイシングして個々の半導体チップとする。
【０１２２】
一方、図２７に示すように、ポリイミド樹脂テープ、樹脂基板、セラミック基板などの絶縁基板１ａの片面にＣｕ配線パッド２が設けられ、かつ配線パッド２以外の領域にエポキシ樹脂等のソルダーレジスト層２０が形成された配線基板１を用意し、その配線パッド２上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇなどのはんだ層２３を、印刷法、めっき法、あるいはワイヤボンダを用いたボール形成搭載法により形成する。なお、配線パッド２上に無電解めっきなどにより、Ｎｉ層２１とＡｕ層２２を積層して形成した後、このＡｕ層２２上に前記はんだ層２３を形成しても良い。その後、このようにはんだ層２３が形成された配線基板１の全面に、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とするフィルム状あるいはペースト状の第２の樹脂層１７を形成する。
【０１２３】
次いで、前記した半導体チップを以下に示すようにフリップチップ接続して、半導体装置とする。すなわち、配線基板１の配線パッド２と外周にフラックス成分含有樹脂１４層が形成された金バンプ１９とを位置合わせし、熱圧着法、超音波併用熱圧着法などにより接合する。
【０１２４】
熱圧着法では、例えば２００度の温度で２０秒間加熱して接合する。超音波併用熱圧着法では、２００度の温度に加熱し、かつ超音波強度５Ｗで１秒間超音波を印加し、バンプ１個当たり１００ｇの荷重をかけて接合を行う。こうして、金バンプ１９と配線パッド２とがはんだ層２３を介して接合される。その後、例えば１５０℃で３時間加熱することにより、フラックス成分含有樹脂１４層および配線基板１上に形成された第２の樹脂層１７を硬化させる。
【０１２５】
こうして、図２８に示すように、金バンプ１９と配線基板１との間にフィレットを有する形状の第１の樹脂層６が形成され、さらにその外側が第２の樹脂層１７により被覆・封止された構造を有する半導体装置が完成する。
【０１２６】
こうして製造される第７の参考例の半導体装置においては、金バンプ１９とはんだ層２３および配線基板１の間にフィレットを有する第１の樹脂層６が形成されており、この第１の樹脂層６が金バンプ１９の接合部への熱応力の集中を緩和するので、バンプ接合部の強度が向上する。
【０１２７】
また、はんだリフロー時に、金バンプ１９の外周に形成された樹脂層に含有されるフラックス成分により、はんだ層２３表面の酸化膜が除去される。そのため、過大な荷重や高い温度を印加しなくとも、Ａｕ−Ｓｎ金属間化合物が均一に形成され、金バンプ１９と配線パッド２との良好な接合が得られる。さらに、第１の樹脂層６の外側にエポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とする第２の樹脂層１７が形成されているので、接続信頼性がさらに向上する。
【０１２８】
前述の工程にしたがって製造された第７の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体チップとしては、周辺領域に５０個の金バンプが形成された３ｍｍ角のシリコンチップを使用し、これをポリイミド樹脂基板上に実装して試験サンプルとした。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【０１２９】
温度サイクル試験の結果、３０００サイクル後でも接続箇所に全く破断の発生が認められなかった。
【０１３０】
第８の参考例の半導体装置は、以下に示すようにして製造される。まず、第６の参考例と同様にして、シリコン等の半導体ウェハ（例えば、直径６インチ、厚さ６２５μｍ）のＡｌ電極パッド上に、金バンプを形成し、電気的なテストを行った後、半導体ウェハをダイシングして個々の半導体チップとする。
【０１３１】
一方、図２９に示すように、ポリイミド樹脂テープ、樹脂基板、セラミック基板などの絶縁基板１ａの片面にＣｕ配線パッド２が設けられ、かつ配線パッド２以外の領域にエポキシ樹脂等のソルダーレジスト層２０が形成された配線基板１を用意し、その配線パッド２上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇなどのはんだ層２３を印刷法により形成する。はんだ層２３の形成は、めっき法あるいはボール形成搭載法によって行っても良い。また、配線パッド２上に無電解めっきなどによりＮｉ層２１とＡｕ層２２を積層して形成した後、このＡｕ層２２上に前記はんだ層２３を形成しても良い。
【０１３２】
次いで、こうしてはんだ層２３が形成された配線基板１の全面に、ペースト状に調製されたフラックス成分を含む樹脂１４の層を形成する。その後、このフラックス成分含有樹脂１４層を覆うように配線基板１上に、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とするフィルム状あるいはペースト状の第２の樹脂層１７を形成する。
【０１３３】
次いで、前記した半導体チップを以下に示すようにフリップチップ接続して、半導体装置とする。すなわち、図３０に示すように、全面にフラックス成分含有樹脂１４層および第２の樹脂層１７が形成された配線基板１の配線パッド２と半導体チップ３の金バンプ１９とを位置合わせし、熱圧着法、超音波併用熱圧着法などにより接合する。
【０１３４】
熱圧着法では、例えば２００度の温度で２０秒間加熱して接合する。超音波併用熱圧着法では、２００度の温度に加熱し、かつ超音波強度５Ｗで１秒間超音波を印加し、バンプ１個当たり１００ｇの荷重をかけて接合を行う。
【０１３５】
こうして、金バンプ９とＣｕ配線パッド２とをはんだ層２３を介して接合した後、例えば１５０℃で３時間加熱することにより、配線基板１の全面に形成されたフラックス成分含有樹脂１４層およびその上に形成された第２の樹脂層１７を硬化させる。
【０１３６】
こうして製造される第８の参考例の半導体装置においては、金バンプ１９とはんだ層２３および配線基板１の間にフィレットを有する第１の樹脂層６が形成されており、この第１の樹脂層６が金バンプ１９の接合部への熱応力の集中を緩和するので、バンプ接合部の強度が向上する。
【０１３７】
また、はんだリフロー時に、配線基板１の全面に形成された樹脂層に含有されるフラックス成分により、はんだ層２３表面の酸化膜が除去される。そのため、過大な荷重や高い温度を印加しなくとも、Ａｕ−Ｓｎ金属間化合物が均一に形成され、金バンプ１９と配線パッド２との良好な接合が得られる。さらに、第１の樹脂層６が、配線パッド２の領域に相当するはんだ層２３上だけでなく、配線パッド２が形成されていない領域にも形成されており、その上にさらに第２の樹脂層１７が形成されているので、各樹脂層間の密着性並びに第１の樹脂層６と配線基板１との密着性が向上し、耐リフロー性が向上する。
【０１３８】
前述の工程にしたがって製造された第８の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体チップとしては、周辺領域に５０個の金バンプが形成された３ｍｍ角のシリコンチップを使用し、これをポリイミド樹脂基板上に実装して試験サンプルとした。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【０１３９】
温度サイクル試験の結果、３０００サイクル後でも接続箇所に全く破断の発生が認められなかった。
【０１４０】
次に、本発明の実施例について説明する。
【０１４１】
第１の実施例の半導体装置は、以下に示すようにして製造される。まず、図３１に示すように、リードフレーム３６を有する半導体パッケージ３７（例えば、ＴＳＯＰパッケージ）を用意する。リードフレーム３６の材料としては、Ｃｕや４２アロイ等が使用される。
【０１４２】
一方、図３２に示すように、ポリイミド樹脂テープ、樹脂基板、セラミック基板などの絶縁基板１ａの片面にＣｕ配線パッド２が設けられ、かつ配線パッド２以外の領域にソルダーレジスト層（図示を省略。）が形成された実装用基板２４（基板サイズ５０mm角）を用意し、その配線パッド２上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇなどのはんだ層２３を、印刷法、めっき法あるいはボール形成搭載法により形成する。次いで、こうして形成されたはんだ層２３の上に、ペースト状に調製されたフラックス成分を含む樹脂（フラックス成分含有樹脂）を、例えば印刷法により塗布し、フラックス成分含有樹脂１４層を形成する。
【０１４３】
次に、実装用基板２４上に半導体パッケージ３７を位置合わせして搭載する。すなわち、図３３に示すように、はんだ層２３とフラックス成分含有樹脂１４層が順に形成された配線パッド２と、半導体パッケージ３７のリードフレーム３６とを位置合わせした後、リフロー炉を通し、はんだをリフローさせることにより、リードフレーム３６と実装用基板２４の配線パッド２とを接合する。リフローの条件は、例えば１５０℃で１分間とし、ピーク温度を２２０℃に設定する。
【０１４４】
その後必要に応じ、例えば１５０℃で３時間加熱することにより、フラックス成分含有樹脂層を硬化させる。こうして、リードフレーム３６と実装用基板２４の配線パッド２とがはんだ層２３を介して接合され、はんだ接合部と実装用基板２４との間にフィレットを有する形状の第１の樹脂層６が形成された半導体装置が完成する。
【０１４５】
前述の工程にしたがって製造された第１の実施例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体パッケージとしては、１６ピンのリードフレームを有するＴＳＯＰパッケージを使用し、これを実装用の配線基板上に実装して試験サンプルとした。温度サイクル試験は、（−４０℃×３０分）〜（２５℃×５分）〜（１２５℃×３０分）を１サイクルとして行った。
【０１４６】
温度サイクル試験の結果、１０００サイクル後でも接続箇所に全く破断の発生が認められなかった。
【０１４７】
なお、この実施例では、配線パッド上にＳｎ−Ｐｂはんだ層を形成した例を述べたが、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属の層を形成しても良い。
【０１４８】
また、はんだ層２３上にフラックス成分含有樹脂１４の層を形成するには、例えばメタルマスクを使用して塗布する方法を採ることができる。フラックス成分含有樹脂１４層の形成は、実装用基板２４の全面に行っても良い。さらに、半導体パッケージのリードフレーム側にフラックス成分含有樹脂１４層を形成しても良い。
【０１４９】
第９の参考例の半導体装置は、以下に示すようにして製造される。まず、図３４に示すように、配線基板１上の配線パッド（図示を省略する。）が形成された領域にはんだ等の低融点金属の層３８を形成した後、この低融点金属層３８の上に、フラックス成分を含有する樹脂１４の層を、印刷法やディスペンス法により形成する。
【０１５０】
次に、図３５に示すように、この低融点金属層３８上にフェースアップされた半導体チップ３を搭載し、ダイボンディングする。すなわち、加熱してはんだ等の低融点金属を溶融させ、半導体チップ３を融着する。次いで、半導体チップ３の電極パッドと配線基板１の配線パッド（図示を省略する。）とを金ワイヤ３９により接続（ワイヤボンディング）した後、外側に樹脂封止層４０を形成することにより、半導体装置を完成する。
【０１５１】
こうして製造される第９の参考例の半導体装置においては、低融点金属層３８と配線基板１との間に、フラックス成分を含有する樹脂１４層の硬化によりフィレットを有する第１の樹脂層６が形成されており、この第１の樹脂層６がダイボンディング部への熱応力の集中を緩和するので、接合部の強度が向上する。
【０１５２】
また、低融点金属層３８の加熱溶融時に、この層の上に形成された樹脂層に含有されるフラックス成分により、低融点金属層３８表面の酸化膜が除去される。そのため、低融点金属による良好な接合が得られる。
【０１５３】
なお、この参考例では、配線基板の配線パッド上に半導体チップをダイボンディングした例を述べたが、基板となるリードフレームのアイランド上に半導体チップを搭載する場合に、同様にダイボンディングを行っても良い。
【０１５４】
さらに、以下に示す各実施例においても、それぞれ前記した実施例と同様の効果を上げることができる。
【０１５５】
第１０の参考例においては、図３６に示すように、第１の参考例と同様にして形成された半導体装置において、隣接するはんだバンプ５の接合部に形成された第１の樹脂層６のフィレット同士が、相互に連接された構造になっている。
【０１５６】
このような構造は、例えば第１の参考例と同様に半導体チップ３側にはんだバンプ５を形成する一方、配線基板１の全面にフラックス成分を含有する樹脂層を、薄く例えば２０μｍの厚さに形成することにより可能である。はんだバンプ５と配線基板１の配線パッド２とを位置合わせし、加圧して仮止めした後、２２０℃のピーク温度に設定されたリフロー炉に入れ、はんだをリフローさせることにより、はんだバンプ５と配線パッド２とを接合する。
【０１５７】
こうして、はんだバンプ５の接合部に第１の樹脂層６のフィレットが形成され、かつ配線基板１全体も第１の樹脂層６で覆われた構造となる。さらに、この第１の樹脂層６と半導体チップ３との間に第２の樹脂層を形成しても良い。
【０１５８】
第２の実施例では、図３７に示すように、半導体チップ３の電極パッド（図示を省略。）と配線基板１の配線パッド２とが多数のはんだバンプ５により接合された構造において、半導体チップ３の周辺領域に配置されたはんだバンプ５の接合部にだけ、配線基板１との間にフィレットを有する第１の樹脂層６が形成されている。そして、それ以外の領域（半導体チップの中央部）に配置されたはんだバンプ５の外側には、第２の樹脂層１７が形成され、この樹脂層により封止されている。このような構造は、半導体チップ３のはんだバンプ５上に、あるいは配線基板１側に塗布するフラックス成分を含有する樹脂１４の量を、少なくコントロールすることにより、あるいは周辺領域と中央部とで塗布量を変えることで、容易に作成することができる。
【０１５９】
さらに第１１乃至第１４の参考例では、図３８乃至図４１にそれぞれ示すように、半導体チップまたは半導体パッケージ４１の接続パッド４２と配線基板１の配線パッド２とが多数のはんだバンプ５により接合された構造において、各はんだバンプ５と配線基板１との間に第１の樹脂層６のフィレットが形成されるとともに、はんだバンプ５と半導体チップまたは半導体パッケージ４１との間にも、樹脂層４３のフィレットが形成されている。この樹脂層４３を構成する樹脂は、第１の樹脂層６を構成する樹脂と、同一でも異なる種類のものでも良いが、フラックス成分を含有する樹脂の層が硬化したものである。
【０１６０】
なお、はんだバンプ５はボール状でなくても良く、細長い突起状のものでも良い。また、第１の樹脂層６と前記樹脂層４３との間に、第２の樹脂から成る封止層を形成しても良い。
【０１６１】
このような構造の半導体装置を製造するには、まず、半導体ウェハ上に第１の参考例と同様にしてはんだバンプを形成し、はんだバンプの先端部にフラックス成分を含有する樹脂層を形成した後、ウェハ全体に前記フラックス成分含有樹脂と同一あるいは異なる樹脂を、スピンコートにより塗布する。遠心力により、はんだバンプを覆うフィレット状の樹脂層が形成される。その後、はんだバンプの頂部を研磨し、金属部分を露出させた後、第１の参考例と同様にフリップチップ接続を行い、半導体装置を完成する。
【０１６２】
なお、本発明は以上の実施例に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することができる。
【０１６３】
【発明の効果】
以上の説明から明らかなように、本発明では、樹脂層が金属材と基板との間にフィレット状をなすように形成されるので、金属材への熱応力の集中が緩和される。したがって、接合部に歪みが生じることがなくなり、接合強度が高まり接続部の信頼性が向上する。
【０１６４】
さらに、樹脂層が半導体素子または半導体パッケージと対向する基板の面に接着されるため、この樹脂層と基板との密着性並びに接着性が良好である。したがって、耐リフロー性や温度サイクルに対する寿命が向上する。
【図面の簡単な説明】
【図１】 第１の参考例の半導体装置の構造を示す断面図。
【図２】 第１の参考例の半導体装置の製造方法を説明するための断面図。
【図３】 第１の参考例の半導体装置の製造方法を説明するための断面図。
【図４】 第１の参考例の半導体装置の製造方法を説明するための断面図。
【図５】 第１の参考例の半導体装置の製造方法を説明するための断面図。
【図６】 第１の参考例の半導体装置の製造方法を説明するための断面図。
【図７】 第１の参考例の半導体装置の製造方法を説明するための図。
【図８】 第１の参考例の半導体装置の製造方法を説明するための図。
【図９】 第１の参考例の半導体装置の製造方法を説明するための断面図。
【図１０】 第１の参考例の半導体装置において、さらに第２の樹脂層を形成した構造を示す断面図。
【図１１】 第１の参考例の半導体装置において、さらに第２および第３の樹脂層をそれぞれ形成した構造を示す断面図。
【図１２】 第２の参考例の半導体装置の製造方法を説明するための断面図。
【図１３】 第２の参考例の半導体装置の製造方法を説明するための断面図。
【図１４】 第２の参考例の半導体装置の製造方法を説明するための断面図。
【図１５】 第３の参考例の半導体装置の構造を示す断面図。
【図１６】 第３の参考例の半導体装置の製造方法を説明するための断面図。
【図１７】 第３の参考例の半導体装置の製造方法を説明するための図。
【図１８】 第４の参考例の半導体装置の構造を示す断面図。
【図１９】 第４の参考例の半導体装置において、さらに第２の樹脂層を形成した構造を示す断面図。
【図２０】 第４の参考例の半導体装置において、さらに第２および第３の樹脂層をそれぞれ形成した構造を示す断面図。
【図２１】 第５の参考例の半導体装置の構造を示す断面図。
【図２２】 第５の参考例の半導体装置において、さらに第２の樹脂層を形成した構造を示す断面図。
【図２３】 第５の参考例の半導体装置において、さらに第２および第３の樹脂層をそれぞれ形成した構造を示す断面図。
【図２４】 第６の参考例の半導体装置の製造方法を説明するための断面図。
【図２５】 第６の参考例で得られる半導体装置の構造を示す断面図。
【図２６】 第７の参考例の半導体装置の製造方法を説明するための断面図。
【図２７】 第７の参考例の半導体装置の製造方法を説明するための断面図。
【図２８】 第７の参考例で得られる半導体装置の構造を示す断面図。
【図２９】 第８の参考例の半導体装置の製造方法を説明するための断面図。
【図３０】 第８の参考例で得られる半導体装置の構造を示す断面図。
【図３１】 第１の実施例の半導体装置の製造方法を説明するための断面図。
【図３２】 第１の実施例の半導体装置の製造方法を説明するための断面図。
【図３３】 第１の実施例で得られる半導体装置の構造を示す拡大断面図。
【図３４】 第９の参考例の半導体装置の製造方法を説明するための断面図。
【図３５】 第９の参考例で得られる半導体装置の構造を示す断面図。
【図３６】 第１０の参考例の半導体装置の構造を示す断面図。
【図３７】 第２の実施例の半導体装置の構造を示す断面図。
【図３８】 第１１の参考例の半導体装置の構造を示す断面図。
【図３９】 第１２の参考例の半導体装置の構造を示す断面図。
【図４０】 第１３の参考例の半導体装置の構造を示す断面図。
【図４１】 第１４の参考例の半導体装置の構造を示す断面図。
【符号の説明】
１………配線基板、２………配線パッド、３………半導体チップ、４………電極パッド、５………はんだバンプ、６………第１の樹脂層、１４………フラックス成分含有樹脂、１６………スキージ、１７………第２の樹脂層、１８………第３の樹脂層、１９………金バンプ、２３………Ｓｎ−Ａｇはんだ層、２４………実装用基板、２５………テープＢＧＡパッケージ、２６………ＴＡＢテープ、２７………ＬＳＩチップ、３０………はんだボール、３３………スクリーンマスク、３４………転写ピン、３６………リードフレーム、３７………リードフレームを有する半導体パッケージ、３８………低融点金属層、３９………金ワイヤ、４１………半導体チップまたは半導体パッケージ
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係わり、さらに詳しくは、半導体素子あるいは半導体パッケージが基板に金属材を介して接続された半導体装置、およびその製造方法に関する。
【０００２】
【従来の技術】
従来から、半導体チップを配線基板に実装する技術の一つとして、フリップチップ接続がある。フリップチップ接続部は、例えば、配線基板の一方の主面（配線パッド形成面）上に半導体チップがフェースダウンで搭載され、その電極端子と基板側の配線パッドとが、はんだなどの金属のバンプにより接続された構造を有している。半導体チップの電極端子と配線基板の配線パッドとは、金（Ａｕ）バンプなどを介してはんだにより接合することもできる。
【０００３】
このようなフリップチップ接続部においては、配線基板と半導体チップとの熱膨張率の差に起因する熱応力が、金属バンプ部分に集中して歪みを生じ、接続信頼性が低下する場合がある。それを防止するため、配線基板と半導体チップとの間に、エポキシ樹脂のような絶縁樹脂の封止層をポッティング等により形成することが行われている。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来のフリップチップ接続部においては、絶縁樹脂層の内部にボイドが発生しやすく、また配線基板の反りが大きくなりやすいという問題があった。
【０００５】
また、電極端子上に金属バンプが形成された半導体チップの表面に、樹脂を塗布することにより、金属バンプの周りに樹脂層を形成し、さらに金属バンプの頂点を研磨した後、得られた半導体チップを金属バンプを介してフリップチップ接続する方法が開発されている。
【０００６】
しかしこの方法では、半導体チップをフリップチップ接続する工程で、バンプの周りの樹脂層が硬化しているため、樹脂層と配線基板との接着性が弱く、信頼性が不十分であった。さらに、工程が複雑になるという問題があった。
【０００７】
さらに、樹脂層の形成方法として、感光性樹脂を塗布し、露光・現像する方法を採ることにより、金属バンプの周りにのみ樹脂層を形成することも行われているが、この方法でも、前記方法と同様に、工程が複雑になるばかりでなく、樹脂層の配線基板との密着性が弱く、十分な信頼性が得られなかった。
【０００８】
本発明は、これらの問題を解決するためになされたもので、半導体素子あるいは半導体パッケージが基板に金属材を介して接続された半導体装置とその製造方法において、接続強度を高め信頼性を向上させることを目的とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、絶縁基板の少なくとも一方の主面に配線層が形成された配線基板と、前記配線基板の配線層形成面上にフェースダウンに搭載された半導体素子と、前記半導体素子の電極端子上に形成された金属バンプとを備え、前記半導体素子の電極端子と前記配線基板の配線層とが、前記金属バンプを介して接合されており、前記半導体素子の電極端子と前記配線基板の配線層とを接合する複数の金属バンプのうちで、一部の金属バンプの接合部に第１の樹脂層のフィレットが形成されており、かつその他の金属バンプの接合部の周りに第２の樹脂から成る封止層が形成されていることを特徴とする。
【００１０】
本発明の半導体装置においては、金属バンプを、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属から構成することができる。さらに、金属バンプと半導体素子との間に、さらに樹脂層のフィレットが形成された構造とすることができる。
【００１１】
また、複数の隣接する金属バンプの接合部に形成された第１の樹脂層のフィレット同士が、相互に連接されているように構成することができる。
【００１２】
また、絶縁基板の少なくとも一方の主面に配線層が形成された実装用基板と、前記実装用基板の配線層形成面上に搭載された半導体パッケージと、前記半導体パッケージと前記実装用基板の配線層とを接続する金属バンプとを備え、前記金属バンプと前記実装用基板とに亘りその周りに（以下、単に「間に」と示す。）、第１の樹脂層のフィレットが形成されていることを特徴とする半導体装置とすることができる。
【００１３】
この半導体装置において、金属バンプを、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属から構成することができる。また、金属バンプと半導体パッケージとの間に、さらに樹脂層のフィレットが形成された構造とすることができる。
【００１４】
また、絶縁基板の少なくとも一方の主面に配線層が形成された実装用基板と、前記実装用基板の配線層形成面上に搭載されたリードフレームを有する半導体パッケージと、前記半導体パッケージのリードフレームと前記実装用基板の配線層とを接合する低融点金属層とを備え、前記低融点金属層と前記実装用基板との間に、第１の樹脂層のフィレットが形成されていることを特徴とする半導体装置とすることができる。
【００１５】
これらの半導体装置において、半導体パッケージと実装用基板との間に、第２の樹脂から成る封止層を有することができる。
【００１６】
半導体素子を金属接合部材を介して基板上に搭載する半導体装置の製造方法において、フラックス成分を含有する樹脂層がその外周に形成された前記金属接合部材を介在させつつ、前記基板と前記半導体素子とを位置合わせする工程と、前記フラックス成分を含有する樹脂層を硬化させ、前記金属接合部材と前記基板との間に前記樹脂層のフィレットを形成する工程とを備える半導体装置の製造方法を提供することができる。
【００１７】
半導体装置の製造方法は、半導体素子の電極端子上に設けられた金属バンプの外周または配線基板の配線パッド上に、フラックス成分を含有する第１の樹脂から成る層を形成する工程と、前記半導体素子を前記配線基板の配線パッド形成面上にフェースダウンに配置し、前記金属バンプと前記配線基板の配線パッドとを位置合わせする工程と、位置合わせされた前記金属バンプと前記配線パッドとを、加熱して接合する工程とを備え、前記フラックス成分を含有する第１の樹脂層を硬化させることで、前記金属バンプと前記配線基板との間に前記第１の樹脂層のフィレットを形成することを特徴とすることができる。
【００１８】
半導体装置の製造方法において、配線基板と前記半導体素子との間に第２の樹脂層を形成したうえで、該第２の樹脂層を硬化させる工程をさらに有することができる。また、前記第２の樹脂層の形成を、フラックス成分を含有する第１の樹脂から成る層を形成する工程に引き続いて行うことができる。
【００１９】
半導体装置の製造方法は、半導体パッケージの外部端子上に設けられた金属バンプの外周または実装用基板の配線パッド上に、フラックス成分を含有する第１の樹脂から成る層を形成する工程と、前記半導体パッケージを前記実装用基板の配線パッド形成面上に配置し、前記金属バンプと前記実装用基板の配線パッドとを位置合わせする工程と、位置合わせされた前記金属バンプと前記配線パッドとを、加熱して接合する工程とを備え、前記フラックス成分を含有する第１の樹脂層を硬化させることで、前記金属バンプと前記実装用基板との間に前記第１の樹脂層のフィレットを形成することを特徴とすることができる。
【００２０】
本発明の半導体装置の製造方法は、実装用基板の配線パッド上に低融点金属層を形成する工程と、前記低融点金属層上にフラックス成分を含有する第１樹脂から成る層を形成する工程と、リードフレームを有する半導体パッケージを前記実装用基板の配線パッド形成面上に搭載し、前記リードフレームと前記実装用基板の配線パッドとを位置合わせする工程と、位置合わせされた前記リードフレームと前記配線パッドとを、加熱して接合する工程とを備え、前記フラックス成分を含有する第１の樹脂層を硬化させることで、前記低融点金属層と前記実装用基板との間に前記第１の樹脂層のフィレットを形成することを特徴とする。
【００２１】
本発明の半導体装置の製造方法において、実装用基板と半導体パッケージとの間に第２の樹脂層を形成したうえで、該第２の樹脂層を硬化させる工程をさらに有することができる。
【００２２】
本発明の半導体装置では、金属接合部材の外周の少なくとも一部、あるいは基板の配線層上に第１の樹脂層が形成され、かつこの第１の樹脂層が、金属接合部材と配線層とに亘りその周りに（以下、単に「間に」と示す。）フィレット状をなすように形成されており、金属接合部材への熱応力の集中を緩和する。したがって、接合部に歪みが生じることがなくなり、接合強度が高まり接続部の信頼性が向上する。
【００２３】
またさらに、半導体素子または半導体パッケージの接続工程において、第１の樹脂層が、半導体素子または半導体パッケージと対向する基板の面に接着されるため、第１の樹脂層と基板との密着性並びに接着性が良好である。したがって、耐リフロー性や温度サイクルに対する寿命が向上する。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２５】
図１は、本発明の半導体装置の第１の参考例の概略構成を示す断面図である。図において、符号１は、絶縁基板１ａの片面（図では上面）に配線パッド２が形成された配線基板を示す。
【００２６】
ここで、絶縁基板１ａとしては、ガラス基板、セラミック基板、樹脂含浸ガラスクロス基板、あるいはポリイミド樹脂テープのような樹脂基板などが挙げられる。そして、このような絶縁基板１ａの少なくとも一方の主面に、銅、銅系合金、金等から成る配線層が形成された配線基板１が使用される。配線層の形成は、樹脂含浸ガラスクロス基板や樹脂基板では、銅箔のエッチングなどにより行なわれ、ガラス基板やセラミック基板のような無機材料系の絶縁基板においては、真空蒸着やスパッタリングなどの物理的蒸着（ＰＶＤ）法や化学的蒸着（ＣＶＤ）法により薄膜を形成した後、パターニングする方法、あるいは導電ペーストを所定のパターンで印刷した後焼成する方法などを用いて行うことができる。
【００２７】
また、銅配線層の上には、銅の酸化を防ぎ、後述するバンプとの接合を強固にするために、Ｎｉ層およびＡｕ層を積層して形成することができる。なお、配線層全体に亘ってＮｉ−Ａｕ層を形成しても良いが、接続用の配線パッド２のみに形成しても十分な効果を上げることができる。また、配線パッド２以外の領域に、エポキシ樹脂等のソルダーレジスト層を設けることができる。
【００２８】
一方、符号３はシリコン等の半導体チップを示し、Ａｌからなる電極パッド４を有する。電極パッド４上には、Ｔｉ膜、Ｎｉ膜およびＰｄ膜を順に積層して成るバリアメタル層（図示を省略する。）が形成されている。そして、このバリアメタル層の上に、Ｓｎ−Ｐｂはんだから成るバンプ５が形成されている。さらに、このはんだバンプ５の外周の少なくとも一部に、第１の樹脂層６が形成されている。第１の樹脂層６は、はんだ酸化膜を除き、かつはんだの酸化を防止するフラックス成分を含む樹脂の塗布層を硬化させたものである。
【００２９】
そして、このようなはんだバンプ５を有する半導体チップ３が、前記した配線基板１上にフェースダウンに配置されて搭載され、はんだバンプ５の先端部が配線パッド２に当接され、はんだの溶融により接合されている。また、こうして接合されたはんだバンプ５と配線基板１との間には、第１の樹脂層６のフィレットが形成されている。
【００３０】
このような構造を有する第１の実施例の半導体装置は、以下に示すようにして製造することができる。まず、図２に示すように、シリコン等の半導体ウェハ７（例えば、直径６インチ、厚さ６２５μｍ）に、Ａｌ電極パッド４を形成した後、その上に電極パッド４の中心部を開口部（５０μｍ角）とするパッシベーション膜８を形成する。なお、電極パッド４の大きさは例えば１００μｍ角とし、後工程で形成される個々の半導体チップ（１５ｍｍ×１５ｍｍ）の周辺部に相当する領域に、２５０μｍのピッチで形成されている。
【００３１】
次に、図３に示すように、この半導体ウェハ７の全面に、Ｔｉ膜９、Ｎｉ膜１０およびＰｄ膜１１を、スパッタリング、電子ビーム蒸着などの方法により順に積層して形成し、バリアメタル層とする。
【００３２】
次いで、図４に示すように、このバリアメタル層上に、フォトレジストを塗布し、約５０μｍの厚さのレジスト層１２を形成した後、このレジスト層１２を露光・現像し、Ａｌ電極パッド４に重なるように１００μｍ角の開口部を形成する。そして、レジスト層１２の開口部内にはんだめっきを行い、５０μｍ厚のバンプ形成用のはんだ層１３を形成する。
【００３３】
なお、はんだめっきは、以下に示すように行われる。例えばＳｎ−Ｐｂはんだをめっきするには、スズ３０ｇ／Ｌ、鉛２０ｇ／Ｌ、アルキルスルホン酸１００ｇ／Ｌ、および界面活性剤を主成分とする添加剤を含有する溶液中に、レジスト層１２のパターンが形成された半導体ウェハ７を浸漬し、浴温度２０℃でバリアメタル層を陰極、Ｓｎ−Ｐｂはんだ板を陽極として、電流密度１Ａ／ｄｍ２の条件で緩やかに撹拌しながら電解めっきを行う。
【００３４】
その後、図５に示すように、アセトンや公知のレジスト剥離液を用いてレジストパターンを剥離した後、下地電極として残ったＰｄ膜１１およびＮｉ膜１０を、王水系のエッチング液を用いてエッチング除去する。さらに、Ｔｉ膜９を、エチレンジアミン四酢酸系溶液を用いてエッチングする。
【００３５】
次いで、この半導体ウェハ７にロジン系フラックスを塗布した後、窒素雰囲気中で２２０℃の温度に３０秒間加熱してはんだをリフローし、図６に示すように、突起状のはんだ電極（はんだバンプ）５を形成する。その後、電気的なテストを行った後、半導体ウェハ７をダイシングして個々の半導体チップ３とする。
【００３６】
次いで、図７に示すように、はんだ酸化膜を除きはんだの酸化を防止するフラックス成分を含む樹脂（フラックス成分含有樹脂）１４を、ペースト状に調製し、これを平型の容器１５内に適量塗布した後、スキージ１６を用いて均一に均し（以下、スキージングと示す。）、樹脂厚を例えば６０μｍにする。
【００３７】
そして、図８に示すように、はんだバンプ５を有する半導体チップ３をツールに吸着して、バンプの先端部をフラックス成分含有樹脂１４の表面に押し付け、はんだバンプ５に前記樹脂を塗布する。ここで、スキージング後のフラックス成分含有樹脂１４層の厚さを調整することにより、はんだバンプ５への樹脂塗布量をコントロールすることが可能である。
【００３８】
一方、図９に示すように、ポリイミド樹脂テープ、樹脂基板、セラミック基板などの絶縁基板１ａの片面にＣｕ配線パッド２が設けられ、かつ配線パッド２以外の領域にエポキシ樹脂等のソルダーレジスト層（図示を省略。）が形成された配線基板１を用意し、その配線パッド２上に、無電解めっきなどによりＮｉ層とＡｕ層（いずれも図示を省略。）を積層して形成する。
【００３９】
そして、このような配線基板１の配線パッド２と、前記した先端部にフラックス成分含有樹脂１４層が形成されたはんだバンプ５とを、位置合わせして仮止めする。はんだバンプ５の先端部に、粘着性および接着性を有するフラックス成分含有樹脂１４層が形成されているので、加圧するだけで容易に仮固定することができる。
【００４０】
その後、リフロー炉に通し、加熱してはんだをリフローさせることにより、はんだバンプ５と配線パッド２とを接合する。リフローの条件は、例えば１５０℃で１分間とし、ピーク温度を２２０℃に設定する。はんだバンプ５の外周にフラックス成分含有樹脂１４の層が形成されており、この樹脂に含有されているフラックス成分により、はんだリフロー時にバンプ表面のはんだ酸化膜が除去されるため、はんだバンプ５と配線パッド２とが良好に接合される。その後、例えば１５０℃で３時間加熱することにより樹脂を硬化させて第１の樹脂層６とし、半導体装置を完成する。なお、はんだリフロー時の加熱で樹脂が十分に硬化される場合、ここでの加熱を省略することも可能である。
【００４１】
また、図１０に示すように、半導体チップ３と配線基板１との間に、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とする第２の樹脂層１７を形成することで、さらに接続の信頼性を高めることが可能である。さらに、図１１に示すように、第２の樹脂層１７の外側に第３の樹脂層１８を被覆・形成することができる。このような構造では、さらに樹脂層の密着性が向上するため、樹脂クラックの発生を防止することができ、耐リフロー性がさらに向上する。
【００４２】
第１の樹脂、第２の樹脂、第３の樹脂として、同種のものを使用してもよいが、フィラー量を変化させるなどにより物性を変えたものを使用してもよい。第２の樹脂として、第１の樹脂と物性の異なる別の樹脂を使用した場合には、半導体チップ３と配線基板１との間隙部の封止を１種類の樹脂で行った構造に比べて、信頼性をより高くすることができる。例えば、第２の樹脂にフィラーを加えることにより、熱膨張係数を下げることができ、半導体チップ３と配線基板１との間の熱膨張率の差異に起因する応力歪を緩和することができる。
【００４３】
さらに、第３の樹脂の物性を、第１の樹脂および／または第２の樹脂と変えることができる。例えば、第３の樹脂として、第１の樹脂や第２の樹脂に比べてガラス転移温度Ｔｇの高い樹脂を用いることにより、さらに耐リフロー性を向上させることが可能になる。
【００４４】
こうして製造される第１の参考例の半導体装置においては、はんだバンプ５の外周の少なくとも一部に第１の樹脂層６を有し、かつこの第１の樹脂層６が、はんだバンプ５と配線基板１との間にフィレットを有するように形成されているので、バンプ接合部の強度が向上する。すなわち、配線基板１上にフィレット状に形成された第１の樹脂層６が、はんだバンプ５への熱応力の集中を緩和するので、バンプ接合部に歪みが生じにくくなり、接続信頼性が向上する。
【００４５】
また、第１の樹脂層６がはんだバンプ５の外周にのみ形成されているため、ボイドが生じることがない。したがって、例えば吸湿リフローを行った場合も、ボイドに起因する不良が発生することがない。なお、半導体チップ３と配線基板１との間に形成される第２の樹脂層１７には、ボイドが発生することもあるが、はんだバンプ５の接合部の近傍に形成される第１の樹脂層６中にボイドが発生しないので、接続信頼性の高い半導体装置が得られる。
【００４６】
さらに、スキージングされたペースト状の樹脂をはんだバンプ５に塗布する方式で、第１の樹脂層６が形成されているため、スキージングの樹脂厚を調整することで、はんだバンプ５への樹脂塗布量を簡便に定量化することができ、さらに第１の樹脂層６の形成厚をコントロールすることができる。
【００４７】
なお、第１の参考例の半導体装置では、第１の樹脂層を、はんだバンプの外周全体を覆うように形成し、かつこの樹脂層が半導体チップの電極パッドおよび配線基板の配線パッドにそれぞれ接着されているように構成することもできる。
【００４８】
前述の工程にしたがって製造された第１の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体チップとしては、周辺領域に２５００個のはんだバンプが形成された１５ｍｍ角のシリコンチップを使用し、これをポリイミド樹脂基板上に実装して試験サンプルとした。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【００４９】
温度サイクル試験の結果、５００サイクル後でも接続箇所（フリップチップ接続部）に全く破断の発生が認められなかった。また、シリコンチップとポリイミド樹脂基板との間に、第２の樹脂としてエポキシ系樹脂を充填した後硬化させたものについて、同様の温度サイクル試験を行ったところ、３０００サイクル後でも接続個所に破断が認められなかった。
【００５０】
さらに、第３の樹脂として、エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂、ポリイミド系樹脂などを、配線基板との間にフィレットを形成するようにシリコンチップの外側に形成したものについて、同様の温度サイクル試験を行ったところ、５０００サイクル後でも接続個所に破断が認められなかった。さらに、耐リフロー性も向上し、吸湿リフローレベル１相当においても、接続不良および樹脂の剥離が生じなかった。
【００５１】
なお、第１の参考例では、金属バンプとしてＳｎ−Ｐｂはんだのバンプを設けた場合を述べたが、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属から成るバンプとしてもよい。また、配線基板の配線パッドも、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物、あるいは積層膜であってもよい。またさらに、これらの間の接合に関しても、金属の溶融接合に限定されるものではなく、例えば金属の拡散接合によるものであっても良い。
【００５２】
次に、第２乃至第５の参考例について説明する。
【００５３】
第２の参考例の半導体装置は、以下に示すようにして製造される。まず、図１２に示すように、シリコン等の半導体ウェハ７（例えば、直径６インチ、厚さ６２５μｍ）にＡｌ電極パッド４を形成した後、その上に、電極パッド４の中心部を開口部（９０μｍ角）とするパッシベーション膜８を形成する。なお、Ａｌ電極パッド４の大きさは例えば１００μｍ角とし、後工程で形成される個々の半導体チップ（１０ｍｍ×１５ｍｍ）の周辺部に相当する領域に、２５０μｍのピッチで形成されている。
【００５４】
この半導体ウェハ７のＡｌ電極パッド４上に、先端に小突起を有するボール状の金バンプ１９を、ワイヤボンダにより１個ずつ形成する。金バンプ１９の径は８５μｍ、高さは７０μｍとする。その後、電気的なテストを行った後、半導体ウェハをダイシングして個々の半導体チップとする。
【００５５】
次いで、フラックス成分を含む樹脂（フラックス成分含有樹脂）を、ペースト状に調製し、これを平型の容器内に適量塗布した後、スキージングすることにより、樹脂厚を例えば６０μｍに均す。そして、この樹脂層の表面に金バンプ１９の先端部を押し付け、金バンプ１９の外周にフラックス成分含有樹脂１４を塗布する。ここで、スキージング後のフラックス成分含有樹脂１４の厚さを調整することにより、金バンプ１９への樹脂塗布量をコントロールすることができる。
【００５６】
次に、この半導体チップを以下に示すようにフリップチップ接続して、半導体装置とする。すなわち、図１３に示すように、ポリイミド樹脂テープ、樹脂基板、セラミック基板などの絶縁基板１ａの片面にＣｕ配線パッド２が設けられ、かつ配線パッド２以外の領域にエポキシ樹脂等のソルダーレジスト層２０が形成された配線基板１を用意し、その配線パッド２上に、無電解めっきなどによりＮｉ層２１とＡｕ層２２を積層して形成する。次に、配線パッド２のＡｕ層２２上に、Ｓｎ−３．５Ａｇはんだ層２３を印刷等により形成する。
【００５７】
そして、図１４に示すように、Ｓｎ−Ａｇはんだ層２３が形成された配線パッド２と外周にフラックス成分含有樹脂１４層が形成された金バンプ１９とを、位置合わせして仮止めする。このとき、金バンプ１９の先端部に粘着性および接着性を有するフラックス成分含有樹脂１４の層が形成されているので、加圧するだけで容易に仮固定することができる。
【００５８】
その後、リフロー炉に通し、加熱してＳｎ−Ａｇはんだをリフローさせることにより、金バンプ１９と配線パッド２（Ａｕ層２２）とを接合する。リフローの条件は、例えば１５０℃で１分間とし、ピーク温度を２２０℃に設定する。
【００５９】
金バンプ１９の外周に形成された樹脂層に含有されるフラックス成分により、はんだリフロー時にＳｎ−Ａｇはんだ層２３表面の酸化膜が除去されるため、金バンプ１９と配線パッド２との良好な接合が得られる。その後、必要に応じ例えば１５０℃で３時間加熱することにより、樹脂を硬化させる。こうして、金バンプ１９と配線パッド２との間にフィレットを有する形状の第１の樹脂層６が形成され、半導体装置を完成する。
【００６０】
なお、はんだリフロー炉を用いず、熱圧着法や超音波併用熱圧着法などにより接合を行うこともできる。超音波併用熱圧着法では、例えば超音波印加ツールによって２００℃程度の温度に加熱し、かつ超音波強度５Ｗで１秒間超音波を印加し、シリコンチップ１個当たり５ｋｇの荷重をかけて接合を行う。
【００６１】
こうして製造される第２の参考例の半導体装置においては、金バンプ１９の外周の少なくとも一部に第１の樹脂層６を有し、かつこの第１の樹脂層６が、金バンプ１９と配線基板１との間にフィレットを有するように形成されているので、バンプ接合部の強度が向上する。すなわち、配線パッド２上にフィレット状に形成された第１の樹脂層６が、金バンプ１９の接合部への熱応力の集中を緩和するので、バンプ接合部に歪みが生じにくくなり、接続信頼性が向上する。
【００６２】
また、第１の樹脂層６が金バンプ９の外周にのみ形成されているため、ボイドが生じることがなく、ボイドに起因する不良が発生することがない。さらに、スキージングされたペースト状の樹脂を金バンプ９に塗布する方式で、第１の樹脂層６が形成されているため、スキージングの樹脂厚を調整することで、金バンプ１９への樹脂塗布量を簡便に定量化することができ、さらに第１の樹脂層６の形成厚をコントロールすることができる。
【００６３】
なお、第１の参考例と同様に第２の参考例の半導体装置においても、半導体チップ３と配線基板１との間に、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とする第２の樹脂層を形成することで、さらに接続の信頼性を高めることが可能である。さらに、第２の樹脂層の外側に第３の樹脂層を被覆・形成することができる。このような構造では、さらに樹脂層の密着性が向上するため、樹脂クラックの発生を防止することができ、耐リフロー性がさらに向上する。
【００６４】
前述の工程にしたがって製造された第２の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体チップとしては、周辺領域に１００個の金バンプが形成された１０ｍｍ×１５ｍｍのシリコンチップを使用し、これをポリイミド樹脂基板上に実装して試験サンプルとした。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【００６５】
温度サイクル試験の結果、５００サイクル後でも接続箇所に全く破断の発生が認められなかった。また、シリコンチップとポリイミド樹脂基板との間に、第２の樹脂としてエポキシ系樹脂を充填した後硬化させたものについて、同様の温度サイクル試験を行ったところ、３０００サイクル後でも接続個所に破断が認められなかった。さらに、第３の樹脂として、エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂、ポリイミド系樹脂などを、配線基板との間にフィレットを有するようにシリコンチップの外側に形成したものについて、同様の温度サイクル試験を行ったところ、５０００サイクル後でも接続個所に破断が認められなかった。さらに、耐リフロー性も向上し、吸湿リフローレベル１相当においても、接続不良および樹脂の剥離は生じなかった。
【００６６】
なお、第２の参考例では、第１の樹脂、第２の樹脂、第３の樹脂として、同種のものを使用してもよいが、フィラー量を変化させるなどにより物性を変えたものを使用してもよい。また、シリコンチップの電極パッド上に形成する金属バンプとして、金ボールバンプの他に、はんだやＣｕあるいはＰｄを含有するＡｕのボールバンプを用いることができる。これらのボール状バンプの形成は、はんだワイヤやＣｕワイヤあるいはＰｄの混入されたＡｕワイヤを使用し、ワイヤボンダにより行うことができる。
【００６７】
次に、第３の参考例の半導体装置について説明する。この半導体装置では、図１５に示すように、絶縁基板１ａの片面にＣｕの配線パッド２が設けられた実装用基板２４の片面に、テープＢＧＡパッケージ２５が搭載されている。テープＢＧＡパッケージ２５は、ポリイミド樹脂等のＴＡＢテープ２６にＬＳＩチップ２７がフェースダウンで搭載され、金バンプ２８を介して実装された構造を有し、上面に金属キャップ２９が被着されている。パッケージサイズは３０ｍｍ角で、ＴＡＢテープの外部端子上にＳｎ−Ｐｂはんだボール３０が１ｍｍのピッチで８００個形成されている。なお、符号３１は接着剤層を示し、３２は封止樹脂層をそれぞれ示している。
【００６８】
このようなはんだボール３０の外周の少なくとも一部に、第１の樹脂層６が形成されている。この第１の樹脂層６の形成は、以下に示すようなスキージング法を用いて行うことができる。すなわち、ペースト状に調製されたフラックス成分含有樹脂を、平型の容器内に塗布し表面をスキージングすることにより、樹脂厚を例えば１００μｍに均した後、この樹脂層の表面にはんだボール３０の先端部を押し付け、外周にフラックス成分含有樹脂を塗布する。
【００６９】
そして、先端部にフラックス成分含有樹脂の層が形成されたはんだボール３０と実装用基板２４の配線パッド２とを、位置合わせし加圧して仮止めし、次いで加熱してはんだをリフローさせることにより、はんだボール３０と実装用基板２４の配線パッド２とを接合する。リフローの条件は、例えば１５０℃で１分間とし、ピーク温度を２２０℃に設定する。
【００７０】
はんだボール３０の外周に形成された樹脂層に含有されるフラックス成分により、はんだリフロー時に表面の酸化膜が除去されるため、はんだボール３０と配線パッド２との良好な接合が得られる。その後必要に応じ、例えば１５０℃で３時間加熱することにより、樹脂を硬化させる。こうして、はんだボール３０と配線パッド２との間にフィレットを有する形状の第１の樹脂層６が形成され、半導体装置が完成される。
【００７１】
こうして製造される第３の参考例の半導体装置においては、ＢＧＡパッケージ２５のはんだボール３０の外周の少なくとも一部に第１の樹脂層６を有し、かつこの第１の樹脂層６が、実装用基板２４との間にフィレットを形成しているので、接合部の強度が向上する。すなわち、実装用基板２４上にフィレット状に形成された第１の樹脂層６が、はんだボール３０接合部への熱応力の集中を緩和するので、接合部に歪みが生じにくくなり、接続信頼性が向上する。
【００７２】
なお、この参考例の半導体装置において、第１の樹脂層６が、はんだボール３０の外周全体を覆うように形成され、かつこの樹脂層がテープＢＧＡパッケージ２５および実装用基板２４にそれぞれ接着される構造とすることができる。
【００７３】
前述の工程にしたがって製造された第３の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体パッケージとしては、８００個のはんだボールバンプが形成された３０ｍｍ角のテープＢＧＡパッケージを使用し、ポリイミド樹脂の実装用基板上に実装して試験サンプルとした。温度サイクル試験は、（−５５℃×３０分）〜（２５℃×５分）〜（１２５℃×３０分）を１サイクルとして行った。
【００７４】
温度サイクル試験の結果、１０００サイクル後でも接続箇所に全く破断の発生が認められなかった。また、ＢＧＡパッケージとポリイミド樹脂基板との間に、第２の樹脂として、エポキシ系樹脂を充填した後硬化させたものについて、同様の温度サイクル試験を行ったところ、３０００サイクル後でも接続個所に破断が認められなかった。さらに、第３の樹脂として、エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂、ポリイミド系樹脂などを、実装用基板２４との間にフィレットを有するようにＢＧＡパッケージ２５の外側に形成したものについて、同様の温度サイクル試験を行ったところ、５０００サイクル後でも接続個所に破断が認められなかった。さらに、耐リフロー性も向上し、吸湿リフローレベル１相当においても、接続不良および樹脂の剥離は生じなかった。
【００７５】
なお、第３の参考例では、第１の樹脂、第２の樹脂、第３の樹脂として、同種のものを使用してもよいが、フィラー量を変化させることなどにより物性を変えたものを使用してもよい。また、ＢＧＡパッケージのボールバンプとして、Ｓｎ−Ｐｂはんだボールを形成した例を述べたが、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｇｅ等の金属の単独やこれらの混合物あるいは化合物から成るバンプであってよい。
【００７６】
さらに、第１の樹脂層６の形成を、スキージング方式によりはんだボール３０の外周に行ったが、以下に示す方式で実装用基板２４の配線パッド２上に行ってもよい。すなわち、図１６に示すように、フラックス成分含有樹脂１４をスクリーンマスク３３を用いて実装用基板２４の配線パッド２上に印刷してもよく、さらに、図１７に示すように、転写ピン３４を用いて、実装用基板２４の配線パッド２上に転写することもできる。
【００７７】
次に、第４の参考例について説明する。第４の参考例では、図１８に示すように、配線基板１の配線パッド２形成面に、はんだバンプ５を有する複数個（例えば４個）の半導体チップ３がフェースダウンに配置されて搭載されている。チップサイズは８ｍｍ角で、バンプ数は１２００個である。
【００７８】
そして、各半導体チップ３において、はんだバンプ５が配線パッド２に当接され、はんだの溶融により接合がなされている。また、はんだバンプ５の外周の少なくとも一部に、フラックス成分を含む樹脂の硬化層である第１の樹脂層６が形成され、配線基板１との間に第１の樹脂層６のフィレットが形成されている。
【００７９】
このバンプの接合および第１の樹脂層６の形成は、以下に示すようにして行うことができる。すなわち、ペースト状に調製されたフラックス成分含有樹脂を、平型の容器内に塗布し表面をスキージングすることにより、樹脂厚を例えば６０μｍに均した後、この樹脂層の表面にはんだバンプ５の先端部を押し付け、はんだバンプ５の外周にフラックス成分含有樹脂を塗布する。
【００８０】
次いで、まず１個目の半導体チップ３について、先端部にフラックス成分含有樹脂層が形成されたはんだバンプ５と配線基板１の配線パッド２とを、位置合わせし加圧して仮止めする。次に、２個目の半導体チップも同様な方法で配線基板１上に仮圧着・固定し、同様に３個目、４個目の半導体チップも仮圧着する。
【００８１】
各々の半導体チップ３の間を０．５ｍｍと非常に狭い間隙で配置しても、はんだバンプ５の外周に塗布されたフラックス成分含有樹脂が、隣接する半導体チップ３の搭載領域にまではみ出すことがなく、２個目以下の半導体チップも１個目と同様に容易に仮圧着することができる。
【００８２】
次いで、加熱してはんだをリフローさせ、全ての半導体チップ３について、はんだバンプ５を配線基板１の配線パッド２に接合する。リフローの条件は、例えば１５０℃で１分間とし、ピーク温度を２２０℃に設定する。
【００８３】
各半導体チップ３について、はんだバンプ５の外周に形成された樹脂層に含有されるフラックス成分により、はんだリフロー時に表面の酸化膜が除去されるため、はんだバンプ５と配線基板１の配線パッド２との良好な接合が得られる。その後必要に応じ、例えば１５０℃で３時間加熱することにより、フラックス成分含有樹脂を硬化させる。こうして、はんだバンプ５と配線基板１との間にフィレットを有する形状の第１の樹脂層６が形成され、半導体装置が完成する。
【００８４】
こうして製造される第４の参考例の半導体装置においては、はんだバンプ５の外周の少なくとも一部に第１の樹脂層６を有し、かつこの第１の樹脂層６が、配線基板１との間にフィレットを形成しているので、バンプ接合部の強度が向上する。すなわち、配線基板１上にフィレット状に形成された第１の樹脂層６が、はんだバンプ５の接合部への熱応力の集中を緩和するので、接合部に歪みが生じにくくなり、接続信頼性が向上する。
【００８５】
また、複数個の半導体チップ３が近接して配置されているが、フラックス成分含有樹脂が隣接する半導体チップ３の搭載領域まではみ出すことがないため、複数個の半導体チップ３をまとめてフリップチップ実装することができる。したがって、各半導体チップについて、フラックス塗布、リフロー、洗浄と煩雑な工程を繰り返す必要がなくなり、プロセスが簡便になるうえに、はんだリフローの際の熱履歴を１回に減らすことができ、信頼性が向上する。
【００８６】
前述の工程にしたがって製造された第４の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体チップとしては、１２００個のはんだバンプが形成された８ｍｍ角のシリコンチップ４個を使用し、これらをポリイミド樹脂基板上に実装してＭＣＭ（マルチチップモジュール）構造を有する試験サンプルとした。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【００８７】
温度サイクル試験の結果、５００サイクル後でも接続箇所に全く破断の発生が認められなかった。また、図１９に示すように、各半導体チップ３とポリイミド樹脂の配線基板１との間に、エポキシ系樹脂を充填し硬化させることにより、第２の樹脂層１７を形成した装置について、同様の温度サイクル試験を行ったところ、３０００サイクル後でも接続個所に破断が認められなかった。
【００８８】
さらに、図２０に示すように、第２の樹脂層１７の外側に、エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂、ポリイミド系樹脂などから成る第３の樹脂層１８を、配線基板１との間にフィレットを形成するように被覆したものについて、同様の温度サイクル試験を行ったところ、５０００サイクル後でも接続個所に破断が認められなかった。さらに、耐リフロー性も向上し、吸湿リフローレベル１相当においても、接続不良および樹脂の剥離は生じなかった。
【００８９】
なお、第４の参考例では、第１の樹脂、第２の樹脂、第３の樹脂として、同種のものを使用してもよいが、フィラー量を変化させるなどにより物性を変えたものを使用してもよい。
【００９０】
また、金属バンプとしてはんだバンプを形成した例を述べたが、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属から成るバンプとしてもよい。さらに、配線基板の配線パッドも、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物、あるいは積層膜であってもよい。またさらに、これらの間の接合に関しても、金属の溶融接合に限定されるものではなく、例えば金属の拡散接合によるものであっても良い。
【００９１】
次に、第５の参考例について説明する。第５の参考例では、図２１に示すように、配線基板１の配線パッド２形成面に、はんだバンプ５を有する２個の半導体チップ３ａ、３ｂが、それぞれフェースダウンに配置され、２段に積み重ねられて搭載されている。
【００９２】
それぞれの半導体チップ３において、はんだバンプ５の外周の少なくとも一部に、フラックス成分を含む樹脂の硬化層である第１の樹脂層６が形成されている。また、下側に配置された第１の半導体チップ３ａのはんだバンプ５ａが配線基板１の配線パッド２に当接され、はんだの溶融により接合されている。そして、第１の半導体チップ３ａのはんだバンプ５ａと配線基板１との間には、第１の樹脂層６のフィレットが形成されている。
【００９３】
また、こうしてフリップチップ実装された第１の半導体チップ３ａの裏面に、第２の半導体チップ３ｂが載せられ、第２の半導体チップ３ｂのはんだバンプ５ｂと第１の半導体チップ３ａの裏面に形成された接続パッド（図示を省略）とが、はんだの溶融により接合されている。そして、この第２のシリコンチップ３ｂのはんだバンプ５ｂと第１の半導体チップ３ａとの間には、第１の樹脂層６のフィレットが形成されている。
【００９４】
この第５の参考例の半導体装置は、以下に示すようにして製造される。まず、シリコン等の半導体チップ（第１の半導体チップ３ａ）の所定の位置に、ＲＩＥ（反応性イオンエッチング）を用いて７０μｍの深さの穴を形成した後、穴の内壁面にＳｉＯ２などの酸化膜を形成する。
【００９５】
次いで、こうして形成された穴上の面にＴｉ／Ｃｕスパッタ膜を形成した後、穴内をＣｕめっきによって埋め込む。また、第１の半導体チップ３ａ表面の電極端子上に、参考例１と同様にしてはんだバンプ５ａを形成する。そして、このチップの裏面をラップし、５０μｍの厚さに削る。このラッピングにより、Ｃｕで埋め込まれた穴は、第１のチップ３ａの表面から裏面へ貫通する導通孔（スループラグ）３５となる。
【００９６】
次いで、ペースト状に調製されたフラックス成分含有樹脂を、平型の容器内に塗布し表面をスキージングすることにより、樹脂厚を例えば６０μｍに均した後、この樹脂層の表面に、第１の半導体チップ３ａのはんだバンプ５ａの先端部を押し付け、はんだバンプ５ａの外周にフラックス成分含有樹脂を塗布する。
【００９７】
次に、先端部にフラックス成分含有樹脂層が形成されたはんだバンプ５ａと配線基板１の配線パッド２とを、位置合わせし加圧して仮止めする。次いで、加熱してはんだをリフローさせ、第１の半導体チップ３ａについて、はんだバンプ５ａを配線基板１の配線パッド２に接合する。リフローの条件は、例えば１５０℃で１分間とし、ピーク温度を２２０℃に設定する。
【００９８】
第１の半導体チップ３ａについて、はんだバンプ５ａの外周に形成された樹脂層に含有されるフラックス成分により、はんだリフロー時に表面の酸化膜が除去されるため、はんだバンプ５ａと配線基板１の配線パッド２との良好な接合が得られる。その後必要に応じ、例えば１５０℃で３時間加熱することにより、フラックス成分含有樹脂を硬化させる。こうして、第１の半導体チップ３ａのはんだバンプ５ａと配線基板１との間にフィレットを有する形状の第１の樹脂層６が形成される。
【００９９】
次に、第１の半導体チップ３ａと同様に電極端子上にはんだバンプ５ｂが形成された第２の半導体チップ３ｂを用意し、このはんだバンプ５ｂの先端部にも、第１の半導体チップ３ａと同様にスキージング方式によりフラックス成分含有樹脂層を形成する。そして、このような第２の半導体チップ３ｂを第１の半導体チップ３ａの裏面の上に重ねて配置し、第２の半導体チップ３ｂのはんだバンプ５ｂと第１の半導体チップ３ａの裏面に形成された接続パッド（スループラグのランド）とを、位置合わせして仮止めする。その後、リフロー炉を通し加熱してはんだをリフローさせることにより、第２の半導体チップ３ｂのはんだバンプ５ｂと第１の半導体チップ３ａ裏面の接続パッドとを接合する。次いで必要に応じ、例えば１５０℃で３時間加熱することにより、フラックス成分含有樹脂を硬化させる。こうして、第２の半導体チップ３ｂのはんだバンプ５ｂと第１の半導体チップ３ａ（裏面）との間にフィレットを有する形状の第１の樹脂層６が形成される。
【０１００】
こうして製造される第５の参考例の半導体装置においては、第１および第２の半導体チップ３ａ、３ｂにおいて、はんだバンプ５ａ、５ｂの外周の少なくとも一部に第１の樹脂層６を有し、かつこの第１の樹脂層６が、配線基板１あるいは第１の半導体チップ３ａの裏面との間にフィレットを形成しているので、バンプ接合部の強度が向上する。すなわち、配線基板１上あるいは第１の半導体チップ３ａ上にフィレット状に形成された第１の樹脂層６が、それぞれのはんだバンプ５ａ、５ｂの接合部への熱応力の集中を緩和するので、接合部に歪みが生じにくくなり、接続信頼性が向上する。
【０１０１】
また、各半導体チップにおいて、第１の樹脂層６の形成がスキージング方式で行われているため、スキージングの樹脂厚を調整することではんだバンプ５ａ、５ｂへの塗布量を簡便に定量化することができ、塗布された樹脂が半導体チップの裏面に回りこむという不良が発生しない。すなわち、厚さが約５０μｍと薄い半導体チップが複数段に積層され樹脂封止された従来の半導体装置では、樹脂のはみ出しが多く発生し、はみだした樹脂が半導体チップの側面に沿って這い上がって裏面に回りこみ、裏面の電極やフリップチップ接続用のツールに付着する問題が生じていたが、第５の参考例では、第１の樹脂層６がはんだバンプ５ａ、５ｂの外周のみに形成されているため、樹脂量が少なく、半導体チップの裏面に回り込む現象が発生しない。
【０１０２】
前述の工程にしたがって製造された第５の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【０１０３】
温度サイクル試験の結果、５００サイクル後でも接続箇所に全く破断の発生が認められなかった。また、図２２に示すように、第１の半導体チップ３ａと第２の半導体チップ３ｂとの間および第１の半導体チップ３ａと配線基板１との間に、エポキシ系樹脂を充填し硬化させることにより、第２の樹脂層１７を形成した装置について、同様の温度サイクル試験を行ったところ、３０００サイクル後でも接続個所に破断が認められなかった。
【０１０４】
さらに、図２３に示すように、第２の樹脂層１７の外側に、エポキシ系樹脂、シリコーン系樹脂、アクリル系樹脂、ポリイミド系樹脂などから成る第３の樹脂層１８を、配線基板１との間にフィレットを形成するように被覆したものについて、同様の温度サイクル試験を行ったところ、５０００サイクル後でも接続個所に破断が認められなかった。さらに、耐リフロー性も向上し、吸湿リフローレベル１相当においても、接続不良および樹脂の剥離は生じなかった。
【０１０５】
なお、第５の参考例では、第１の樹脂、第２の樹脂、第３の樹脂として、同種のものを使用してもよいが、フィラー量を変化させるなどにより物性を変えたものを使用してもよい。
【０１０６】
また、金属バンプとしてはんだバンプを形成した例を述べたが、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属から成るバンプとしてもよい。さらに、配線基板の配線パッドも、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物、あるいは積層膜であってもよい。またさらに、これらの間の接合に関しても、金属の溶融接合に限定されるものではなく、例えば金属の拡散接合によるものであっても良い。
【０１０７】
また、半導体チップを２段に積み重ねた構造の例を示したが、３段以上に重ねてもよいし、また参考例４に示すＭＣＭ構造において、半導体チップを複数段に積み重ねてもよい。
【０１０８】
次に、本発明の第６乃至第８の参考例について説明する。
【０１０９】
第６の参考例の半導体装置は、以下に示すようにして製造される。まず、シリコン等の半導体ウェハ（例えば、直径６インチ、厚さ６２５μｍ）にＡｌ電極パッドを形成した後、その上に、電極パッドの中心部を開口部とするパッシベーション膜を形成する。なお、Ａｌ電極パッドの大きさは例えば８０μｍ角とし、後工程で形成される個々の半導体チップ（３ｍｍ×３ｍｍ）の周辺部に相当する領域に、１２０μｍのピッチで形成されている。
【０１１０】
この半導体ウェハのＡｌ電極パッド上に、先端に小突起を有するボール状の金バンプを、ワイヤボンダにより１個ずつ形成する。金バンプの径は６０μｍ、高さは７０μｍとする。なお、めっき法により、金バンプを形成することもできる。その後、電気的なテストを行った後、半導体ウェハをダイシングして個々の半導体チップとする。
【０１１１】
一方、図２４に示すように、ポリイミド樹脂テープ、樹脂基板、セラミック基板などの絶縁基板１ａの片面にＣｕ配線パッド２が設けられ、かつ配線パッド２以外の領域にエポキシ樹脂等のソルダーレジスト層２０が形成された配線基板１を用意し、その配線パッド２上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇなどのはんだ層２３を印刷法により形成する。はんだ層２３の形成は、めっき法あるいはワイヤボンダを用いたボール形成搭載法によって行っても良い。また、配線パッド２上に無電解めっきなどによりＮｉ層２１とＡｕ層２２を積層して形成した後、Ａｕ層２２上に前記はんだ層２３を形成しても良い。
【０１１２】
次いで、こうして形成されたはんだ層２３の上に、ペースト状に調製されたフラックス成分を含む樹脂（フラックス成分含有樹脂）を、例えばスクリーンマスクの上からスキージングすることにより印刷して形成し、フラックス成分含有樹脂層１４を形成する。その後、このフラックス成分含有樹脂層１４を覆うように、配線基板１の全面に、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とするフィルム状あるいはペースト状の第２の樹脂層１７を形成する。
【０１１３】
次に、前記した半導体チップを以下に示すようにフリップチップ接続して、半導体装置とする。
【０１１４】
すなわち、図２５に示すように、はんだ層２３およびフラックス成分含有樹脂層がそれぞれ形成された配線パッド２と、半導体チップ３の電極パッド４上に形成された金バンプ１９とを位置合わせし、熱圧着法、超音波併用熱圧着法などにより接合を行う。
【０１１５】
熱圧着法では、例えば２００度の温度で２０秒間加熱して接合する。超音波併用熱圧着法では、２００度の温度に加熱し、かつ超音波強度５Ｗで１秒間超音波を印加し、バンプ１個当たり１００ｇの荷重をかけて接合を行う。
【０１１６】
こうして、金バンプ１９と配線パッド２とがはんだ層２３を介して接合される。その後、例えば１５０℃で３時間加熱することにより、フラックス成分含有樹脂層およびその上に形成された第２の樹脂層１７を硬化させる。こうして、図２５に示すように、金バンプ１９と配線基板１との間にフィレットを有する形状の第１の樹脂層６が形成され、さらにその外側が第２の樹脂層１７により被覆・封止された構造を有する半導体装置が完成する。
【０１１７】
こうして製造される第６の参考例の半導体装置においては、配線パッド２上のはんだ層２３の外周に第１の樹脂層６を有し、かつこの第１の樹脂層６が金バンプ１９とはんだ層２３および配線基板１の間にフィレットを有するように形成されているので、バンプ接合部の強度が向上する。すなわち、フィレット状に形成された第１の樹脂層６が金バンプ１９の接合部への熱応力の集中を緩和するので、バンプ接合部に歪みが生じにくくなり、接続信頼性が向上する。
【０１１８】
また、はんだリフロー時に、はんだ層２３上に形成された樹脂層に含有されるフラックス成分により、はんだ層２３表面の酸化膜が除去される。そのため、過大な荷重や高い温度を印加しなくとも、Ａｕ−Ｓｎ金属間化合物が均一に形成され、金バンプ１９と配線パッド２との良好な接合が得られる。さらに、第１の樹脂層６の外側にエポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とする第２の樹脂層１７が形成されているので、接続信頼性がさらに向上する。
【０１１９】
前述の工程にしたがって製造された第６の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体チップとしては、周辺領域に５０個の金バンプが形成された３ｍｍ角のシリコンチップを使用し、これをポリイミド樹脂基板上に実装して試験サンプルとした。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【０１２０】
温度サイクル試験の結果、３０００サイクル後でも接続箇所に全く破断の発生が認められなかった。
【０１２１】
第７の参考例の半導体装置は、以下に示すようにして製造される。まず、図２６に示すように、第６の参考例と同様にして、シリコン等の半導体ウェハ７（例えば、直径６インチ、厚さ６２５μｍ）のＡｌ電極パッド４上に、金バンプ１９を形成した後、金バンプ１９の先端部をフラックス成分を含む樹脂の表面に押し当て、金バンプ１９の外周にフラックス成分含有樹脂１４を塗布する。なお、符号８はパッシベーション膜８を示す。その後、電気的なテストを行った後、半導体ウェハをダイシングして個々の半導体チップとする。
【０１２２】
一方、図２７に示すように、ポリイミド樹脂テープ、樹脂基板、セラミック基板などの絶縁基板１ａの片面にＣｕ配線パッド２が設けられ、かつ配線パッド２以外の領域にエポキシ樹脂等のソルダーレジスト層２０が形成された配線基板１を用意し、その配線パッド２上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇなどのはんだ層２３を、印刷法、めっき法、あるいはワイヤボンダを用いたボール形成搭載法により形成する。なお、配線パッド２上に無電解めっきなどにより、Ｎｉ層２１とＡｕ層２２を積層して形成した後、このＡｕ層２２上に前記はんだ層２３を形成しても良い。その後、このようにはんだ層２３が形成された配線基板１の全面に、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とするフィルム状あるいはペースト状の第２の樹脂層１７を形成する。
【０１２３】
次いで、前記した半導体チップを以下に示すようにフリップチップ接続して、半導体装置とする。すなわち、配線基板１の配線パッド２と外周にフラックス成分含有樹脂１４層が形成された金バンプ１９とを位置合わせし、熱圧着法、超音波併用熱圧着法などにより接合する。
【０１２４】
熱圧着法では、例えば２００度の温度で２０秒間加熱して接合する。超音波併用熱圧着法では、２００度の温度に加熱し、かつ超音波強度５Ｗで１秒間超音波を印加し、バンプ１個当たり１００ｇの荷重をかけて接合を行う。こうして、金バンプ１９と配線パッド２とがはんだ層２３を介して接合される。その後、例えば１５０℃で３時間加熱することにより、フラックス成分含有樹脂１４層および配線基板１上に形成された第２の樹脂層１７を硬化させる。
【０１２５】
こうして、図２８に示すように、金バンプ１９と配線基板１との間にフィレットを有する形状の第１の樹脂層６が形成され、さらにその外側が第２の樹脂層１７により被覆・封止された構造を有する半導体装置が完成する。
【０１２６】
こうして製造される第７の参考例の半導体装置においては、金バンプ１９とはんだ層２３および配線基板１の間にフィレットを有する第１の樹脂層６が形成されており、この第１の樹脂層６が金バンプ１９の接合部への熱応力の集中を緩和するので、バンプ接合部の強度が向上する。
【０１２７】
また、はんだリフロー時に、金バンプ１９の外周に形成された樹脂層に含有されるフラックス成分により、はんだ層２３表面の酸化膜が除去される。そのため、過大な荷重や高い温度を印加しなくとも、Ａｕ−Ｓｎ金属間化合物が均一に形成され、金バンプ１９と配線パッド２との良好な接合が得られる。さらに、第１の樹脂層６の外側にエポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とする第２の樹脂層１７が形成されているので、接続信頼性がさらに向上する。
【０１２８】
前述の工程にしたがって製造された第７の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体チップとしては、周辺領域に５０個の金バンプが形成された３ｍｍ角のシリコンチップを使用し、これをポリイミド樹脂基板上に実装して試験サンプルとした。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【０１２９】
温度サイクル試験の結果、３０００サイクル後でも接続箇所に全く破断の発生が認められなかった。
【０１３０】
第８の参考例の半導体装置は、以下に示すようにして製造される。まず、第６の参考例と同様にして、シリコン等の半導体ウェハ（例えば、直径６インチ、厚さ６２５μｍ）のＡｌ電極パッド上に、金バンプを形成し、電気的なテストを行った後、半導体ウェハをダイシングして個々の半導体チップとする。
【０１３１】
一方、図２９に示すように、ポリイミド樹脂テープ、樹脂基板、セラミック基板などの絶縁基板１ａの片面にＣｕ配線パッド２が設けられ、かつ配線パッド２以外の領域にエポキシ樹脂等のソルダーレジスト層２０が形成された配線基板１を用意し、その配線パッド２上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇなどのはんだ層２３を印刷法により形成する。はんだ層２３の形成は、めっき法あるいはボール形成搭載法によって行っても良い。また、配線パッド２上に無電解めっきなどによりＮｉ層２１とＡｕ層２２を積層して形成した後、このＡｕ層２２上に前記はんだ層２３を形成しても良い。
【０１３２】
次いで、こうしてはんだ層２３が形成された配線基板１の全面に、ペースト状に調製されたフラックス成分を含む樹脂１４の層を形成する。その後、このフラックス成分含有樹脂１４層を覆うように配線基板１上に、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等を主体とするフィルム状あるいはペースト状の第２の樹脂層１７を形成する。
【０１３３】
次いで、前記した半導体チップを以下に示すようにフリップチップ接続して、半導体装置とする。すなわち、図３０に示すように、全面にフラックス成分含有樹脂１４層および第２の樹脂層１７が形成された配線基板１の配線パッド２と半導体チップ３の金バンプ１９とを位置合わせし、熱圧着法、超音波併用熱圧着法などにより接合する。
【０１３４】
熱圧着法では、例えば２００度の温度で２０秒間加熱して接合する。超音波併用熱圧着法では、２００度の温度に加熱し、かつ超音波強度５Ｗで１秒間超音波を印加し、バンプ１個当たり１００ｇの荷重をかけて接合を行う。
【０１３５】
こうして、金バンプ９とＣｕ配線パッド２とをはんだ層２３を介して接合した後、例えば１５０℃で３時間加熱することにより、配線基板１の全面に形成されたフラックス成分含有樹脂１４層およびその上に形成された第２の樹脂層１７を硬化させる。
【０１３６】
こうして製造される第８の参考例の半導体装置においては、金バンプ１９とはんだ層２３および配線基板１の間にフィレットを有する第１の樹脂層６が形成されており、この第１の樹脂層６が金バンプ１９の接合部への熱応力の集中を緩和するので、バンプ接合部の強度が向上する。
【０１３７】
また、はんだリフロー時に、配線基板１の全面に形成された樹脂層に含有されるフラックス成分により、はんだ層２３表面の酸化膜が除去される。そのため、過大な荷重や高い温度を印加しなくとも、Ａｕ−Ｓｎ金属間化合物が均一に形成され、金バンプ１９と配線パッド２との良好な接合が得られる。さらに、第１の樹脂層６が、配線パッド２の領域に相当するはんだ層２３上だけでなく、配線パッド２が形成されていない領域にも形成されており、その上にさらに第２の樹脂層１７が形成されているので、各樹脂層間の密着性並びに第１の樹脂層６と配線基板１との密着性が向上し、耐リフロー性が向上する。
【０１３８】
前述の工程にしたがって製造された第８の参考例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体チップとしては、周辺領域に５０個の金バンプが形成された３ｍｍ角のシリコンチップを使用し、これをポリイミド樹脂基板上に実装して試験サンプルとした。温度サイクル試験は、（−６５℃×３０分）〜（２５℃×５分）〜（１５０℃×３０分）を１サイクルとして行った。
【０１３９】
温度サイクル試験の結果、３０００サイクル後でも接続箇所に全く破断の発生が認められなかった。
【０１４０】
次に、本発明の実施例について説明する。
【０１４１】
第１の実施例の半導体装置は、以下に示すようにして製造される。まず、図３１に示すように、リードフレーム３６を有する半導体パッケージ３７（例えば、ＴＳＯＰパッケージ）を用意する。リードフレーム３６の材料としては、Ｃｕや４２アロイ等が使用される。
【０１４２】
一方、図３２に示すように、ポリイミド樹脂テープ、樹脂基板、セラミック基板などの絶縁基板１ａの片面にＣｕ配線パッド２が設けられ、かつ配線パッド２以外の領域にソルダーレジスト層（図示を省略。）が形成された実装用基板２４（基板サイズ５０mm角）を用意し、その配線パッド２上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇなどのはんだ層２３を、印刷法、めっき法あるいはボール形成搭載法により形成する。次いで、こうして形成されたはんだ層２３の上に、ペースト状に調製されたフラックス成分を含む樹脂（フラックス成分含有樹脂）を、例えば印刷法により塗布し、フラックス成分含有樹脂１４層を形成する。
【０１４３】
次に、実装用基板２４上に半導体パッケージ３７を位置合わせして搭載する。すなわち、図３３に示すように、はんだ層２３とフラックス成分含有樹脂１４層が順に形成された配線パッド２と、半導体パッケージ３７のリードフレーム３６とを位置合わせした後、リフロー炉を通し、はんだをリフローさせることにより、リードフレーム３６と実装用基板２４の配線パッド２とを接合する。リフローの条件は、例えば１５０℃で１分間とし、ピーク温度を２２０℃に設定する。
【０１４４】
その後必要に応じ、例えば１５０℃で３時間加熱することにより、フラックス成分含有樹脂層を硬化させる。こうして、リードフレーム３６と実装用基板２４の配線パッド２とがはんだ層２３を介して接合され、はんだ接合部と実装用基板２４との間にフィレットを有する形状の第１の樹脂層６が形成された半導体装置が完成する。
【０１４５】
前述の工程にしたがって製造された第１の実施例の半導体装置を、実際に温度サイクル試験に供して、接続信頼性を調べた。なお、半導体パッケージとしては、１６ピンのリードフレームを有するＴＳＯＰパッケージを使用し、これを実装用の配線基板上に実装して試験サンプルとした。温度サイクル試験は、（−４０℃×３０分）〜（２５℃×５分）〜（１２５℃×３０分）を１サイクルとして行った。
【０１４６】
温度サイクル試験の結果、１０００サイクル後でも接続箇所に全く破断の発生が認められなかった。
【０１４７】
なお、この実施例では、配線パッド上にＳｎ−Ｐｂはんだ層を形成した例を述べたが、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属の層を形成しても良い。
【０１４８】
また、はんだ層２３上にフラックス成分含有樹脂１４の層を形成するには、例えばメタルマスクを使用して塗布する方法を採ることができる。フラックス成分含有樹脂１４層の形成は、実装用基板２４の全面に行っても良い。さらに、半導体パッケージのリードフレーム側にフラックス成分含有樹脂１４層を形成しても良い。
【０１４９】
第９の参考例の半導体装置は、以下に示すようにして製造される。まず、図３４に示すように、配線基板１上の配線パッド（図示を省略する。）が形成された領域にはんだ等の低融点金属の層３８を形成した後、この低融点金属層３８の上に、フラックス成分を含有する樹脂１４の層を、印刷法やディスペンス法により形成する。
【０１５０】
次に、図３５に示すように、この低融点金属層３８上にフェースアップされた半導体チップ３を搭載し、ダイボンディングする。すなわち、加熱してはんだ等の低融点金属を溶融させ、半導体チップ３を融着する。次いで、半導体チップ３の電極パッドと配線基板１の配線パッド（図示を省略する。）とを金ワイヤ３９により接続（ワイヤボンディング）した後、外側に樹脂封止層４０を形成することにより、半導体装置を完成する。
【０１５１】
こうして製造される第９の参考例の半導体装置においては、低融点金属層３８と配線基板１との間に、フラックス成分を含有する樹脂１４層の硬化によりフィレットを有する第１の樹脂層６が形成されており、この第１の樹脂層６がダイボンディング部への熱応力の集中を緩和するので、接合部の強度が向上する。
【０１５２】
また、低融点金属層３８の加熱溶融時に、この層の上に形成された樹脂層に含有されるフラックス成分により、低融点金属層３８表面の酸化膜が除去される。そのため、低融点金属による良好な接合が得られる。
【０１５３】
なお、この参考例では、配線基板の配線パッド上に半導体チップをダイボンディングした例を述べたが、基板となるリードフレームのアイランド上に半導体チップを搭載する場合に、同様にダイボンディングを行っても良い。
【０１５４】
さらに、以下に示す各実施例においても、それぞれ前記した実施例と同様の効果を上げることができる。
【０１５５】
第１０の参考例においては、図３６に示すように、第１の参考例と同様にして形成された半導体装置において、隣接するはんだバンプ５の接合部に形成された第１の樹脂層６のフィレット同士が、相互に連接された構造になっている。
【０１５６】
このような構造は、例えば第１の参考例と同様に半導体チップ３側にはんだバンプ５を形成する一方、配線基板１の全面にフラックス成分を含有する樹脂層を、薄く例えば２０μｍの厚さに形成することにより可能である。はんだバンプ５と配線基板１の配線パッド２とを位置合わせし、加圧して仮止めした後、２２０℃のピーク温度に設定されたリフロー炉に入れ、はんだをリフローさせることにより、はんだバンプ５と配線パッド２とを接合する。
【０１５７】
こうして、はんだバンプ５の接合部に第１の樹脂層６のフィレットが形成され、かつ配線基板１全体も第１の樹脂層６で覆われた構造となる。さらに、この第１の樹脂層６と半導体チップ３との間に第２の樹脂層を形成しても良い。
【０１５８】
第２の実施例では、図３７に示すように、半導体チップ３の電極パッド（図示を省略。）と配線基板１の配線パッド２とが多数のはんだバンプ５により接合された構造において、半導体チップ３の周辺領域に配置されたはんだバンプ５の接合部にだけ、配線基板１との間にフィレットを有する第１の樹脂層６が形成されている。そして、それ以外の領域（半導体チップの中央部）に配置されたはんだバンプ５の外側には、第２の樹脂層１７が形成され、この樹脂層により封止されている。このような構造は、半導体チップ３のはんだバンプ５上に、あるいは配線基板１側に塗布するフラックス成分を含有する樹脂１４の量を、少なくコントロールすることにより、あるいは周辺領域と中央部とで塗布量を変えることで、容易に作成することができる。
【０１５９】
さらに第１１乃至第１４の参考例では、図３８乃至図４１にそれぞれ示すように、半導体チップまたは半導体パッケージ４１の接続パッド４２と配線基板１の配線パッド２とが多数のはんだバンプ５により接合された構造において、各はんだバンプ５と配線基板１との間に第１の樹脂層６のフィレットが形成されるとともに、はんだバンプ５と半導体チップまたは半導体パッケージ４１との間にも、樹脂層４３のフィレットが形成されている。この樹脂層４３を構成する樹脂は、第１の樹脂層６を構成する樹脂と、同一でも異なる種類のものでも良いが、フラックス成分を含有する樹脂の層が硬化したものである。
【０１６０】
なお、はんだバンプ５はボール状でなくても良く、細長い突起状のものでも良い。また、第１の樹脂層６と前記樹脂層４３との間に、第２の樹脂から成る封止層を形成しても良い。
【０１６１】
このような構造の半導体装置を製造するには、まず、半導体ウェハ上に第１の参考例と同様にしてはんだバンプを形成し、はんだバンプの先端部にフラックス成分を含有する樹脂層を形成した後、ウェハ全体に前記フラックス成分含有樹脂と同一あるいは異なる樹脂を、スピンコートにより塗布する。遠心力により、はんだバンプを覆うフィレット状の樹脂層が形成される。その後、はんだバンプの頂部を研磨し、金属部分を露出させた後、第１の参考例と同様にフリップチップ接続を行い、半導体装置を完成する。
【０１６２】
なお、本発明は以上の実施例に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することができる。
【０１６３】
【発明の効果】
以上の説明から明らかなように、本発明では、樹脂層が金属材と基板との間にフィレット状をなすように形成されるので、金属材への熱応力の集中が緩和される。したがって、接合部に歪みが生じることがなくなり、接合強度が高まり接続部の信頼性が向上する。
【０１６４】
さらに、樹脂層が半導体素子または半導体パッケージと対向する基板の面に接着されるため、この樹脂層と基板との密着性並びに接着性が良好である。したがって、耐リフロー性や温度サイクルに対する寿命が向上する。
【図面の簡単な説明】
【図１】 第１の参考例の半導体装置の構造を示す断面図。
【図２】 第１の参考例の半導体装置の製造方法を説明するための断面図。
【図３】 第１の参考例の半導体装置の製造方法を説明するための断面図。
【図４】 第１の参考例の半導体装置の製造方法を説明するための断面図。
【図５】 第１の参考例の半導体装置の製造方法を説明するための断面図。
【図６】 第１の参考例の半導体装置の製造方法を説明するための断面図。
【図７】 第１の参考例の半導体装置の製造方法を説明するための図。
【図８】 第１の参考例の半導体装置の製造方法を説明するための図。
【図９】 第１の参考例の半導体装置の製造方法を説明するための断面図。
【図１０】 第１の参考例の半導体装置において、さらに第２の樹脂層を形成した構造を示す断面図。
【図１１】 第１の参考例の半導体装置において、さらに第２および第３の樹脂層をそれぞれ形成した構造を示す断面図。
【図１２】 第２の参考例の半導体装置の製造方法を説明するための断面図。
【図１３】 第２の参考例の半導体装置の製造方法を説明するための断面図。
【図１４】 第２の参考例の半導体装置の製造方法を説明するための断面図。
【図１５】 第３の参考例の半導体装置の構造を示す断面図。
【図１６】 第３の参考例の半導体装置の製造方法を説明するための断面図。
【図１７】 第３の参考例の半導体装置の製造方法を説明するための図。
【図１８】 第４の参考例の半導体装置の構造を示す断面図。
【図１９】 第４の参考例の半導体装置において、さらに第２の樹脂層を形成した構造を示す断面図。
【図２０】 第４の参考例の半導体装置において、さらに第２および第３の樹脂層をそれぞれ形成した構造を示す断面図。
【図２１】 第５の参考例の半導体装置の構造を示す断面図。
【図２２】 第５の参考例の半導体装置において、さらに第２の樹脂層を形成した構造を示す断面図。
【図２３】 第５の参考例の半導体装置において、さらに第２および第３の樹脂層をそれぞれ形成した構造を示す断面図。
【図２４】 第６の参考例の半導体装置の製造方法を説明するための断面図。
【図２５】 第６の参考例で得られる半導体装置の構造を示す断面図。
【図２６】 第７の参考例の半導体装置の製造方法を説明するための断面図。
【図２７】 第７の参考例の半導体装置の製造方法を説明するための断面図。
【図２８】 第７の参考例で得られる半導体装置の構造を示す断面図。
【図２９】 第８の参考例の半導体装置の製造方法を説明するための断面図。
【図３０】 第８の参考例で得られる半導体装置の構造を示す断面図。
【図３１】 第１の実施例の半導体装置の製造方法を説明するための断面図。
【図３２】 第１の実施例の半導体装置の製造方法を説明するための断面図。
【図３３】 第１の実施例で得られる半導体装置の構造を示す拡大断面図。
【図３４】 第９の参考例の半導体装置の製造方法を説明するための断面図。
【図３５】 第９の参考例で得られる半導体装置の構造を示す断面図。
【図３６】 第１０の参考例の半導体装置の構造を示す断面図。
【図３７】 第２の実施例の半導体装置の構造を示す断面図。
【図３８】 第１１の参考例の半導体装置の構造を示す断面図。
【図３９】 第１２の参考例の半導体装置の構造を示す断面図。
【図４０】 第１３の参考例の半導体装置の構造を示す断面図。
【図４１】 第１４の参考例の半導体装置の構造を示す断面図。
【符号の説明】
１………配線基板、２………配線パッド、３………半導体チップ、４………電極パッド、５………はんだバンプ、６………第１の樹脂層、１４………フラックス成分含有樹脂、１６………スキージ、１７………第２の樹脂層、１８………第３の樹脂層、１９………金バンプ、２３………Ｓｎ−Ａｇはんだ層、２４………実装用基板、２５………テープＢＧＡパッケージ、２６………ＴＡＢテープ、２７………ＬＳＩチップ、３０………はんだボール、３３………スクリーンマスク、３４………転写ピン、３６………リードフレーム、３７………リードフレームを有する半導体パッケージ、３８………低融点金属層、３９………金ワイヤ、４１………半導体チップまたは半導体パッケージ
Claims (5)
- 絶縁基板の少なくとも一方の主面に配線層が形成された配線基板と、
前記配線基板の配線層形成面上にフェースダウンに搭載された半導体素子と、
前記半導体素子の電極端子上に形成された金属バンプとを備え、
前記半導体素子の電極端子と前記配線基板の配線層とが、前記金属バンプを介して接合されており、
前記半導体素子の電極端子と前記配線基板の配線層とを接合する複数の金属バンプのうちで、一部の金属バンプの接合部に第１の樹脂層のフィレットが形成されており、かつその他の金属バンプの接合部の周りに第２の樹脂から成る封止層が形成されていることを特徴とする半導体装置。 - 前記金属バンプが、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅの単独、これらの混合物または化合物から選ばれる金属から成ることを特徴とする請求項１記載の半導体装置。
- 隣接する複数の前記金属バンプの接合部に形成された前記第１の樹脂層のフィレット同士が、相互に連接されていることを特徴とする請求項１または２記載の半導体装置
- 実装用基板の配線パッド上に低融点金属層を形成する工程と、
前記低融点金属層上にフラックス成分を含有する第１樹脂から成る層を形成する工程と、
リードフレームを有する半導体パッケージを前記実装用基板の配線パッド形成面上に搭載し、前記リードフレームと前記実装用基板の配線パッドとを位置合わせする工程と、
位置合わせされた前記リードフレームと前記配線パッドとを、加熱して接合する工程とを備え、
前記フラックス成分を含有する第１の樹脂層を硬化させることで、前記低融点金属層と前記実装用基板との接合部に前記第１の樹脂層のフィレットを形成することを特徴とする半導体装置の製造方法。 - 前記実装用基板と前記半導体パッケージとの間に第２の樹脂層を形成したうえで、該第２の樹脂層を硬化させる工程をさらに有することを特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001298253A JP3836349B2 (ja) | 2001-09-27 | 2001-09-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001298253A JP3836349B2 (ja) | 2001-09-27 | 2001-09-27 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100811A JP2003100811A (ja) | 2003-04-04 |
| JP3836349B2 true JP3836349B2 (ja) | 2006-10-25 |
Family
ID=19119177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001298253A Expired - Fee Related JP3836349B2 (ja) | 2001-09-27 | 2001-09-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3836349B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105247666A (zh) * | 2013-07-10 | 2016-01-13 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| US10115691B2 (en) | 2016-05-13 | 2018-10-30 | Canon Kabushiki Kaisha | Module, method for manufacturing the same, and electronic device |
| US20220189907A1 (en) * | 2020-12-11 | 2022-06-16 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3693007B2 (ja) * | 2001-11-20 | 2005-09-07 | 松下電器産業株式会社 | 電子部品実装方法 |
| JP2005045092A (ja) * | 2003-07-24 | 2005-02-17 | Konica Minolta Opto Inc | 半導体装置及び撮像装置並びに半導体装置製造方法 |
| JP4667208B2 (ja) * | 2004-11-04 | 2011-04-06 | 日本特殊陶業株式会社 | 半導体部品付き配線基板 |
| KR100919632B1 (ko) * | 2007-10-16 | 2009-09-30 | 삼성전기주식회사 | 패키지 기판 및 그 제조방법 |
| JP2014100711A (ja) | 2011-02-28 | 2014-06-05 | Sanyo Electric Co Ltd | 金属接合構造および金属接合方法 |
| JPWO2013021567A1 (ja) | 2011-08-11 | 2015-03-05 | 三洋電機株式会社 | 金属の接合方法および金属接合構造 |
| US9123700B2 (en) * | 2012-01-06 | 2015-09-01 | Micron Technology, Inc. | Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias |
| WO2017142817A1 (en) * | 2016-02-18 | 2017-08-24 | Sxaymiq Technologies Llc | Backplane structure and process for microdriver and micro led |
| JP6812919B2 (ja) * | 2017-07-12 | 2021-01-13 | 昭和電工マテリアルズ株式会社 | 半導体パッケージ |
-
2001
- 2001-09-27 JP JP2001298253A patent/JP3836349B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105247666A (zh) * | 2013-07-10 | 2016-01-13 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN105247666B (zh) * | 2013-07-10 | 2017-12-01 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| US10115691B2 (en) | 2016-05-13 | 2018-10-30 | Canon Kabushiki Kaisha | Module, method for manufacturing the same, and electronic device |
| US20220189907A1 (en) * | 2020-12-11 | 2022-06-16 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003100811A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829325B2 (ja) | 半導体素子およびその製造方法並びに半導体装置の製造方法 | |
| JP3859403B2 (ja) | 半導体装置及びその製造方法 | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| TW200525666A (en) | Bump-on-lead flip chip interconnection | |
| JP2006279062A (ja) | 半導体素子および半導体装置 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| US6887778B2 (en) | Semiconductor device and manufacturing method | |
| KR20080038028A (ko) | 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법 | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| JP3868766B2 (ja) | 半導体装置 | |
| US7119000B2 (en) | Method of manufacturing semiconductor device | |
| JP2013055272A (ja) | 半導体装置 | |
| JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
| JP2000164761A (ja) | 半導体装置および製造方法 | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JP3838530B2 (ja) | 半導体装置の製造方法 | |
| TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP2005303021A (ja) | 配線基板、半導体装置およびこれらの製造方法 | |
| JP2000100868A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060726 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3836349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |