JP2013055272A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013055272A
JP2013055272A JP2011193586A JP2011193586A JP2013055272A JP 2013055272 A JP2013055272 A JP 2013055272A JP 2011193586 A JP2011193586 A JP 2011193586A JP 2011193586 A JP2011193586 A JP 2011193586A JP 2013055272 A JP2013055272 A JP 2013055272A
Authority
JP
Japan
Prior art keywords
electrode
electrode pad
bump
reinforcing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011193586A
Other languages
English (en)
Inventor
Shigeji Doi
茂史 土肥
Shigeki Sakaguchi
茂樹 坂口
Takashi Takada
隆 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011193586A priority Critical patent/JP2013055272A/ja
Publication of JP2013055272A publication Critical patent/JP2013055272A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】実装後の接続信頼性が高く且つ電極パッドの配置密度の低下が生じにくい半導体装置を実現できるようにする。
【解決手段】半導体装置は、基板101の上に形成された電極パッド102と、電極パッド102の上に形成された補強突起電極103とを備えている。補強突起電極103は、電極パッド102と接合されたバンプ104及び該バンプを補強するバンプ補強構造105を有している。バンプ補強構造105は、基板101の上に形成され、電極パッド102の一部を露出する開口部を有する電極パッド周辺層141と、電極パッド周辺層141の上に形成され、バンプ104の側面の一部を覆う補強樹脂142とを含む。バンプ104は、開口部を埋め且つ電極パッド周辺層141の上に突出し、電極パッド周辺層141は、絶縁層144と多孔質層145とを含み、補強樹脂142は多孔質層145と接している。
【選択図】図1

Description

本発明は半導体装置に関し、特にバンプを有する半導体装置に関する。
半導体装置は、外部と接続するための電極パッドを有している。半導体装置に含まれる回路機能が複雑になるに従い、電極パッドの数は増加する。また、携帯機器等に搭載される半導体装置においては、小型化が強く望まれている。このため、半導体装置に電極パッドを高密度に配置することが求められる。
半導体装置に設けられる電極パッドを高密度に配置する方法として、例えば、ボールグリッドアレイ(BGA)型のパッケージがある。BGA型のパッケージは、一方の面に半導体チップが保持され、他方の面に配線を介して半導体チップと電気的に接続された複数の電極パッド(ランド)が規則的に配置された配線基板を用いる。電極パッドに、はんだ等からなるバンプを設け、バンプ介して外部の機器と接続する。このため、電極パッドをリード等を介して外部の機器と接続する場合と比べてはるかに高密度に電極パッドを配置することができる。
半導体装置には、実装工程において様々な衝撃が加わる。また、実装後においても落下等により衝撃が加わるおそれがある。電極パッドと接続されたバンプは、配線基板から突出しているため、衝撃によりバンプは損傷しやすい。実装工程及び実装後においてバンプが損傷すると、歩留まり及び信頼性が低下する。このため、衝撃等によるバンプの損傷を回避するために、電極パッドとバンプとの接触部を補強樹脂により覆うことにより、バンプを補強することが検討されている。(例えば、特許文献1を参照。)。
特開2009−238984号公報
しかしながら、通常の酸化膜等からなる絶縁層と補強樹脂との密着性は、電極パッドと補強樹脂との密着性に比べて低い。このため、電極パッドにおけるバンプの周囲の部分が絶縁層に覆われた構成とし、補強樹脂が絶縁層と接するようにした場合には、補強樹脂が剥離するおそれがある。従って、補強樹脂と電極パッドとが接するようにバンプの周囲において電極パッドが絶縁層から露出させる必要があり、電極パッドを絶縁層により覆うことができない。しかし、電極パッドが絶縁層に覆われていないと、実装工程及び組み込み後の落下等の衝撃により半導体装置に歪み速度が大きい歪み(高速な歪み)が発生した場合に、電極パッドが基板から剥離しやすくなり、接続信頼性が大きく低下するという問題がある。また、絶縁層に電極パッドが露出するような大きな開口部を形成する必要があるため、電極パッドの周囲にスペースを設ける必要があり、電極パッドの配置密度が低下する。さらに、電極パッドの周囲に形成できる表面配線が減少し、表面配線の減少を補うために配線基板の配線層の数を増やすと、コストが上昇するという問題が生じる。
これらの問題は、BGA型のパッケージだけでなく、バンプを用いる他のパッケージ及びベアチップにおいても同様に生じる。
本願は、前記の問題を解決し、実装後の接続信頼性が高く且つ電極パッドの配置密度の低下が生じにくい半導体装置を実現できるようにすることを目的とする。
具体的に、本発明に係る第1の半導体装置は、基板の上に形成された電極パッドと、電極パッドの上に形成された補強突起電極とを備え、補強突起電極は、電極パッドと接合されたバンプ及び該バンプを補強するバンプ補強構造を有し、バンプ補強構造は、基板の上に形成され、電極パッドの一部を露出する開口部を有する電極パッド周辺層と、電極パッド周辺層の上に形成され、バンプの側面の一部を覆う補強樹脂とを含み、バンプは、開口部を埋め且つ電極パッド周辺層の上に突出し、電極パッド周辺層は、絶縁層と多孔質層とを含み、補強樹脂は、多孔質層と接している。
第1の半導体装置は、バンプの側面の一部を覆う補強樹脂を含む電極補強構造を有しており、補強樹脂は少なくとも一部が多孔質層と接している。補強樹脂が多孔質層と接しているため、補強樹脂は多孔質層の細孔内に進入している。このため、大きな応力が加わったとしても、補強樹脂が多孔質層から剥離しにくい。また、電極パッドの一部が開口部から露出し、電極パッドの他の部分は電極パッド周辺層に覆われている。このため、高速な歪みが加わった場合にも電極パッドの剥離が生じにくい。さらに、電極パッドよりも大きな開口部を形成する場合と比べて、電極パッドの配置密度を高くすることができる。
第1の半導体装置において、多孔質層は、絶縁層の上に形成されていてもよい。
この場合において、開口部における多孔質層を貫通する部分は、開口部における絶縁層を貫通する部分よりも大きく、絶縁層における開口部の周縁部は、多孔質層から露出し、補強樹脂は、絶縁層における多孔質層から露出した部分と接していてもよい。
第1の半導体装置において、絶縁層は、多孔質層の上に形成され、開口部における絶縁層を貫通する部分は、開口部における多孔質層を貫通する部分よりも大きく、多孔質層における開口部の周縁部は、絶縁層から露出し、補強樹脂は、多孔質層における絶縁層から露出した部分と接していてもよい。
第1の半導体装置において、絶縁層は、補強樹脂と接する部分に複数の凹部を有し、補強樹脂は、複数の凹部を埋めていてもよい。
本発明に係る第2の半導体装置は、基板の上に形成された電極パッドと、電極パッドの上に形成された補強突起電極とを備え、補強突起電極は、電極パッドの上に接合されたバンプ及び該バンプを補強するバンプ補強構造とを有し、バンプ補強構造は、基板の上に形成され、電極パッドの一部を露出する開口部を有する電極パッド周辺層と、絶縁層の上に形成され、バンプの側面の一部を覆う補強樹脂とを含み、バンプは、開口部を埋め且つ電極パッド周辺層の上に突出し、電極パッド周辺層は、絶縁層であり且つ開口部の周囲に形成された複数の凹部を有し、補強樹脂は、複数の凹部に埋め込まれている。
第2の半導体装置は、補強樹脂は絶縁層に形成された複数の凹部を埋めるように形成されている。このため、補強樹脂は絶縁層と強固に密着しており、補強樹脂が絶縁層から剥離しにくい。また、電極パッドの一部が開口部から露出し、電極パッドの他の部分は電極パッド周辺層に覆われている。このため、高速な歪みが加わった場合にも電極パッドの剥離が生じにくい。さらに、電極パッドよりも大きな開口部を形成する場合と比べて、電極パッドの配置密度を高くすることができる。
第1及び第2の半導体装置において、複数の凹部は、バンプから遠いものほど深さが深くてもよい。
第1及び第2の半導体装置において、複数の凹部は、バンプから遠いものほど上端部における平面サイズが大きくてもよい。
第1及び第2の半導体装置において、複数の凹部は、上端部の平面サイズが底部の平面サイズよりも小さくてもよい。
第1及び第2の半導体装置において、複数の凹部は、ブラスト加工により形成されていてもよい。
第1及び第2の半導体装置において、電極パッドは、基板の上に格子状に複数形成されており、補強突起電極は、複数の電極パッドのうち最外周に配置された電極パッドの上に形成されていてもよい。
第1及び第2の半導体装置において、電極パッドは、基板の上に格子状に複数形成されており、補強突起電極は、複数の電極パッドのうち角部に配置された電極パッドの上に形成されていてもよい。
第1及び第2の半導体装置は、基板における電極パッドと反対側の面に保持された半導体チップをさらに備え、電極パッドは、基板の上に格子状に複数形成されており、補強突起電極は、複数の電極パッドのうち半導体チップの外縁部と対応する位置に配置された電極パッドの上に形成されていてもよい。
第1及び第2の半導体装置は、基板における電極パッドと反対側の面に形成された封止材層をさらに備え、電極パッドは、基板の上に格子状に複数形成されており、補強突起電極は、複数の電極パッドのうち封止材層の外縁部と対応する位置に配置された電極パッドの上に形成されていてもよい。
本発明に係る半導体装置によれば、実装後の接続信頼性が高く且つ電極パッドの配置密度の低下が生じにくい半導体装置を実現できる。
一実施形態に係る補強突起電極を示す断面図である。 一実施形態に係補強突起電極の変形例を示す断面図である。 (a)及び(b)は一実施形態に係る補強突起電極の製造方法を示す断面図である。 一実施形態に係る補強突起電極の製造方法を示す斜視図である。 (a)及び(b)は一実施形態に係る補強突起電極の製造方法を示す断面図である。 (a)〜(c)は一実施形態に係る補強突起電極の製造方法を示す断面図である。 (a)〜(c)は一実施形態に係る補強突起電極の製造方法を示す断面図である。 (a)〜(c)は一実施形態に係る補強突起電極の製造方法の変形例を示す断面図である。 (a)及び(b)は一実施形態に係る補強突起電極の製造方法の変形例を示す断面図である。 一実施形態に係る補強突起電極の変形例を示す断面図である。 一実施形態に係る補強突起電極の変形例を示す断面図である。 一実施形態に係る補強突起電極の変形例を示す断面図である。 一実施形態に係る補強突起電極の変形例を示す断面図である。 一実施形態に係る補強突起電極の変形例を示す断面図である。 絶縁層に形成する凹部の一例を示す断面図である。 絶縁層に形成する凹部の一例を示す断面図である。 絶縁層に形成する凹部の一例を示す断面図である。 絶縁層に形成する凹部の一例を示す断面図である。 (a)及び(b)は凹部の形成方法の一例を示す断面図である。 (a)及び(b)は凹部の形成方法の一例を示す断面図である。 補強突起電極の配置の一例を示す平面図である。 補強突起電極の配置の一例を示す平面図である。 補強突起電極の配置の一例を示す平面図である。
図1に示すように、一実施形態に係る半導体装置は、基板101の上に形成された電極パッド102と、補強突起電極103とを備えている。基板101は、半導体素子が形成された半導体基板であっても、半導体チップが保持された配線基板(インターポーザ基板)であってもよい。以下においては、基板が配線基板である例について説明する。
電極パッド102は基板101の一の面に形成されており、配線及びビア(図示せず)等を介して基板101に保持された半導体チップと接続されている。補強突起電極103は、電極パッド102の上に接合されたバンプ104と、バンプ104を補強するバンプ補強構造105とを有している。
バンプ104は、はんだバンプ、金バンプ又はポリマーバンプ等とすればよい。以下においては、バンプ104がはんだバンプである例について説明する。バンプ補強構造105は、基板101の上に形成され、電極パッド102を露出する開口部を有する電極パッド周辺層141と、電極パッド周辺層の上に形成され、バンプ104の側面の一部を覆う補強樹脂142とを有している。
電極パッド周辺層141は、基板101側から順次形成された絶縁層144及び多孔質層145を有している。絶縁層144は、酸化シリコン等の無機絶縁膜又はベンゾシクロブテン(BCB)等の有機絶縁膜とすればよい。多孔質層145は、細孔を有する無機材料膜又は有機材料膜とすればよい。具体的には、ポリイミド、ポリエチレン若しくはポリプロピレン等の高分子材料、多孔質シリカ等の無機材料又は多孔質化された金属材料等とすればよい。金属材料は、ステンレス、チタン、チタン合金、銅、銅合金、ニッケル、低合金鋼又はアルミニウム等とすればよい。多孔質層145の細孔径は0.1μm〜10μm程度とすればよい。多孔質層145の膜厚は1μm〜100μm程度とすればよい。電極パッド102が複数存在している場合には、電極パッド102同士の絶縁を確保するために、多孔質層145は絶縁性であることが好ましい。但し、電極パッド102ごとに多孔質層145を独立させて絶縁性を確保すれば、多孔質層145は絶縁性でなくてもよい。
多孔質層145を絶縁層144の上に形成する方法はどのような方法であってもよい。例えば、絶縁層144の上に予めシート状に形成した多孔質層145を貼り合わせればよい。接着材を用いて絶縁層144と多孔質層145とを貼り合わせた場合には、図2に示すように絶縁層144と多孔質層145との間に接着層146が形成される。絶縁層144及び多孔質層145の材質によっては、加熱又は加圧等により貼り合わせてもよい。また、絶縁層144の上にスピンコート法、キャスティング法又はディップ法等により多孔質層145を形成してもよい。スピンコート法の場合には、スピナーの上に絶縁層144を形成した基板101を載置し、載置した基板101の上に多孔質膜を形成するためのポリマー等の溶液を滴下し、500rpm〜10000rpm程度の速度で回転させればよい。さらに、CVD法又はPVD法等により多孔質層145を絶縁層144の上に形成してもよい。貼り合わせ以外の方法により多孔質層145を形成する場合にも、図2に示すような接着層146を設けてもよい。接着層146を設けることにより、絶縁層144と多孔質層145との間の密着力が向上し、多孔質層145が絶縁層144から剥離することを防ぐことができる。
電極パッド102を露出する開口部は、例えば図3(a)に示すように電極パッド102に対応する位置に開口部を有するマスク151を電極パッド周辺層141の上に形成し、電極パッド周辺層141のマスク151から露出した部分をウェットエッチング又はドライエッチングにより除去すればよい。開口部141aを形成した後、図3(b)に示すようにマスク151をアッシング又はウェット洗浄等により除去すればよい。
また、多孔質層145を貼り合わせにより形成する場合には、図4に示すように予め開口部144aを形成した絶縁層144と開口部145aを形成した多孔質層145とを貼り合わせてもよい。
補強樹脂142は、電極パッド周辺層141から突出したバンプ104の側面の一部を覆い、底部が多孔質層145と接している。バンプ104の側面を補強樹脂142が覆っているため、衝撃によるバンプ104の損傷を抑えることができる。また、補強樹脂142が多孔質層145と接しているため、補強樹脂142が多孔質層145の細孔内に進入し、補強樹脂142と多孔質層145とは強固に密着する。従って、半導体装置に大きな衝撃又は歪み等が加わったとしても、補強樹脂142の剥離が生じにくい。また、電極パッド102は、バンプ104が形成されている部分を除いて電極パッド周辺層141に覆われているため、電極パッド102の剥離も生じにくい。さらに、電極パッド102の周囲に補強樹脂142を埋め込むためのスペースを設ける必要がないため、電極パッド102、バンプ104及びバンプ補強構造105を合わせた電極構造を小型化することができる。また、電極パッド102の周囲に配線を形成するスペースを確保することが可能となる。その結果、実装後の接続信頼性が高く且つ電極パッドの配置密度の低下が生じにくい半導体装置を実現できる。
補強樹脂142は、例えば図5(a)に示すように、バンプ104の周辺にディスペンサー152等を用いて液状の補強樹脂142aを供給した後、図5(b)に示すように加熱して補強樹脂142aを硬化させればよい。この場合、バンプ104は、通常のボールマウント方式等により形成すればよい。
具体的には、まず図6(a)に示すように開口部から露出した電極パッド102の上に接合材153を供給する。接合材153は、フラックス又ははんだペースト等とすればよい。接合材153の供給方法は、例えばピン転写方式とすればよい。具体的には、接合材からなる膜をスキージにより成膜し、膜にピンを押し当てることによりピンに接合材を塗布し、接合材を塗布したピンを接合材供給場所に接触させることにより所望の量の接合材を接合材供給場所に供給する。また、接合材153はスクリーン印刷方式により供給してもよく、ディスペンサーを用いて供給してもよい。
次に、図6(b)に示すように、電極パッド102の上に供給した接合材153の上に金属ボール154を搭載する。金属ボール154は、例えばジグを用いて金属ボール154を真空吸着して接合材153の上に搭載すればよい。また、電極パッド102の上に供給された接合材153を露出するマスクを形成し、マスクの開口部から金属ボール154を落下させることにより、接合材153の上に搭載してもよい。
次に、図6(c)に示すように、金属ボール154又は接合材153の融点(例えば150〜260℃)以上の温度で、一定時間(例えば10〜60秒)加熱してし、金属ボール154と電極パッド102とを金属接合させることによりバンプ104を形成する。加熱は、リフロー又は局所加熱により行えばよい。
バンプ104は、めっき法により形成してもよい。電界めっき又は無電界めっきにより、開口部から露出した電極パッド102の上に金属層を析出することによりバンプ104を形成できる。
また、スクリーン印刷方式によりバンプ104を形成してもよい。まず、図7(a)に示すように、電極パッド102を露出する開口部を有するマスク155を形成した後、スキージ157等を用いて、はんだペースト156のスクリーン印刷を行う。次に、図7(b)に示すようにマスク155を除去する。次に、図7(c)に示すように、はんだペースト中に含まれるはんだの融点よりも10℃〜40℃程度高い温度で一定時間(例えば、10秒〜60秒)加熱することにより、電極パッド102とはんだとを金属接合させてバンプ104を形成する。加熱は、リフロー又は局所加熱により行えばよい。
バンプ104を形成した後、補強樹脂142を形成することにより補強突起電極103を形成できる。また、熱硬化性樹脂を含むはんだペースト(熱硬化性はんだペースト)を用いることにより、バンプ104の形成と同時に補強樹脂142を形成することも可能である。熱硬化性はんだペーストを用いてバンプ104と補強樹脂142とを同時に形成すれば、製造コストを大幅に下げることが可能となる。
例えば、図8(a)に示すように接合材である熱硬化性はんだペースト158を開口部から露出した電極パッド102へ供給する。次に、図8(b)に示すように、電極パッド102の上に供給した熱硬化性はんだペースト158の上に、金属ボール154を搭載する。熱硬化性はんだペースト158の供給及び金属ボール154の搭載は、通常のバンプ104を形成する場合と同様にすればよい。次に、図8(c)に示すように、熱硬化性はんだペースト158中に含まれるはんだの融点よりも10℃〜40℃程度高い温度で一定時間(例えば、10秒〜60秒)加熱することにより、電極パッド102と金属ボール154を金属接合させてバンプ104を形成する。同時に熱硬化性はんだペースト158中に含まれる熱硬化性樹脂を硬化させて補強樹脂142を形成する。
スクリーン印刷方式によりバンプ104を形成する場合にも、同様にしてバンプ104と補強樹脂142とを同時に形成することができる。例えば、図9(a)に示すように、開口部から露出した電極パッド102の上に熱硬化性はんだペースト158を印刷により供給する。次に、図9(b)に示すように、熱硬化性はんだペースト158中に含まれるはんだの融点よりも10℃〜40℃程度高い温度で一定時間(例えば、10秒〜60秒)加熱することにより、電極パッド102とはんだとを金属接合させてバンプ104を形成する。同時に熱硬化性はんだペースト158中に含まれる熱硬化性樹脂を硬化させて補強樹脂142を形成する。
熱硬化性はんだペーストに含まれる熱硬化性樹脂は、エポキシ樹脂を主成分とする主剤と、該主剤を熱硬化させる硬化剤及び硬化促進剤と、はんだの酸化膜を除去する活性剤と、熱可塑性の固形樹脂からなる可塑剤と、溶剤とを基本組成として含む構成とすればよい。
具体的には、主剤は水添ビスフェノールA型エポキシ樹脂、硬化剤はメチルテトラヒドロ無水フタル酸、硬化促進剤は2−フェニル4−メチル5−ヒドロキシメチルイミダゾール、活性剤はm−ヒドロキシ安息香酸、可塑剤はアルキルフェノール変性キシレン樹脂、溶剤はブチルカルビトールとすればよい。
主剤は、水添ビスフェノールA型エポキシ樹脂に代えて、3,4エポキシシクロヘキセニルメチル−3',4'エポキシシクロヘキセンカルボキシレート、ビスフェノールF型エポキシ樹脂及びビスフェノールA型エポキシ樹脂等としてもよい。硬化剤は、メチルテトラヒドロ無水フタル酸に代えて、メチルヘキサヒドロ無水フタル酸等としてもよい。硬化促進剤は、2−フェニル4−メチル5−ヒドロキシメチルイミダゾールに代えて、2−フェニル4,5ジヒドロキシメチルイミダゾール等としてもよい。活性剤は、m−ヒドロキシ安息香酸に代えて、メサコン酸としてもよい。可塑剤は、アルキルフェノール変性キシレン樹脂に代えて、脂肪酸アマイド又は高重合ロジン等としてもよい。溶剤は、ブチルカルビトールに代えてメチルカルビトール等としてもよい。
各成分の配合量は、例えば、主剤が30wt%〜45wt%程度、硬化剤が30wt%〜45wt%程度、硬化促進剤が1wt%〜2wt%程度、活性剤が3wt%〜10wt%程度、可塑剤が2wt%〜20wt%程度、溶剤が0wt%〜5wt%程度とすればよい。硬化剤として用いる酸無水物は、酸化膜を除去する活性作用を有しているため、活性剤の配合を省略してもよい。
主剤は、エポキシ系の樹脂に代えて、アクリル系の樹脂、ウレタン系の樹脂、フェノール系の樹脂、尿素系の樹脂、メラミン系の樹脂、不飽和ポリエステル系の樹脂、アミン系の樹脂又はケイ素系の樹脂等としてもよい。
可塑剤は、テルペン樹脂、フェノール樹脂、キシレン樹脂、ユリア樹脂、メラニン樹脂、非結晶性ロジン、イミド樹脂、オレフィン樹脂、アクリル樹脂、アミド樹脂、ポリエステル樹脂、スチレン、ポリイミド又は脂肪酸誘導体等としてもよい。なお、可塑剤を主剤に対して相溶性を有する固形樹脂とすれば、可塑剤と主剤中とを混合する際に気化性のガス分を含む溶剤を使用することなく、流動性を有する主剤と可塑剤との混合部とを得ることができる。このようにすれば、熱硬化性はんだペーストが溶剤を含んでいないため、リフローの際に溶剤が気化してリフロー装置を汚染することがない。また、溶剤による工場内の作業環境の汚染等の環境負荷を低減することが可能となる。
図1においては、開口部における多孔質層145に形成された部分と、絶縁層144に形成された部分とが同じ大きさであり、補強樹脂142が絶縁層144の上面と接していない例を示した。しかし、図10に示すように、開口部における多孔質層145に形成された部分を、絶縁層144に形成された部分よりも大きくし、絶縁層144の上面が露出するようにしてもよい。この場合には、開口部に段差ができるため、補強樹脂142と電極パッド周辺層141との接触面積が増大し、密着性がさらに向上する。
また、図11に示すように、絶縁層144における開口部から露出した部分に、凹部を形成し、補強樹脂142が凹部に埋め込まれるようにしてもよい。このようにすることにより、補強樹脂142と絶縁層144とが接触する部分いおいてアンカー効果が得られるため、密着性がさらに向上する。
多孔質層145が絶縁層144の上に形成されている例を示したが、図12に示すように、絶縁層144が多孔質層145の上に形成されていてもよい。この場合、開口部における絶縁層144に形成された部分の径を多孔質層145に形成された部分の径よりも大きくし、多孔質層145の上面が開口部から露出するようにする。このようにすれば、補強樹脂142が多孔質層145の上面と接するため、補強樹脂142の剥離を生じにくくすることができる。また、開口部に形成された段差による密着性の向上も期待できる。
絶縁層144を多孔質層145の上に形成する場合においても、図13に示すように絶縁層144に凹部を形成してもよい。このようにすることにより、補強樹脂142と絶縁層144とが接触する部分においてアンカー効果が得られるため、密着性がさらに向上する。
電極パッド周辺層141が、絶縁層144と多孔質層145との積層膜である例を示したが、図14に示すように絶縁層144の単層である電極パッド周辺層141を設けてもよい。この場合には、絶縁層144からなる電極パッド周辺層141の開口部の周辺に凹部を形成し、補強樹脂142を凹部に埋め込むようにすればよい。補強樹脂142を凹部に埋め込むことにより、アンカー効果が得られ、多孔質層を設けなくても、補強樹脂142と電極パッド周辺層141との密着性を向上させることができる。
図15に示すように補強樹脂142を埋め込むための凹部144bは、上端部の径φtが下端部の径φbよりも大きい形状とすればよい。このようにすれば、凹部144bの上端部の平面サイズが、下端部の平面サイズよりも大きくなるため補強樹脂142が凹部144bに進入しやすくなり、凹部144bに補強樹脂142を容易に埋め込むことができる。また、図16に示すように、絶縁層144に形成する凹部144bを、上端部の径φtが下端部の径φbよりも小さい形状としてもよい。このようにすれば、バンプ104の垂直方向に加わる応力に対する補強樹脂142と絶縁層144との剥離強度が向上する。
図17に示すように、開口部141aつまりバンプ104から遠ざかるほど凹部144bの深さdが深くなるように形成してもよい。また、図18に示すように、バンプ104から遠ざかるほど凹部144bの上端部の径φtが大きく、平面サイズが大きくなるように形成してもよい。このようにすることにより、補強樹脂142が隣接するバンプ104同士の間において接触することを抑え、バンプ104同士の絶縁性を確保することが容易となる。
また、これらの凹部144bの形状は組み合わせてもよい。例えば、上端部の平面サイズが下端部の平面サイズよりも小さい凹部を、バンプ104から遠ざかるほど深さが深くなるように形成してもよい。また、上端部の平面サイズが下端部の平面サイズよりも小さい凹部において、バンプ104から遠ざかるほど上端部の平面サイズが大きくなるように形成してもよい。
凹部144bは、例えば、エッチングにより形成すればよい。具体的には、まず図19に示すように絶縁層144の上に凹部144bに対応する位置に開口部を有するマスク161を形成し、絶縁層144をウェットエッチング又はドライエッチングする。この後、マスク161を除去することにより、絶縁層144に凹部144bを形成することができる。
また、ブラスト加工により凹部144bを形成してもよい。この場合には、まず図20に示すように、凹部144bを形成する領域に開口部を有するマスク162を形成し、ブラスト加工すればよい。ブラスト加工の場合には、深さが0.1μm〜0.5μm程度の複数の凹部144bを形成することができる。
なお、電極パッド周辺層141が絶縁層144からなる場合について説明したが、電極パッド周辺層141が絶縁層144と多孔質層145との積層膜である場合にも凹部144bの形状及び形成方法は、同様にすることができる。また、凹部144bの平面形状は、円形、楕円形、多角形状又は不規則な形状等どのような形状であってもよい。また、上端部と下端部との平面形状が異なっていてもよい。
基板に複数の電極パッド及び突起電極が形成されている場合には、全ての突起電極を本実施形態の補強突起電極としてもよい。しかし、目的及び用途に応じて応力が集中する特定の位置の突起電極のみを本実施形態の補強突起電極としてもよい。大きな応力が加わる突起電極だけを補強突起電極とすることにより、製造コストを低減することができる。
例えば、図21に示すように、基板101の上に、格子状に複数の電極パッド及び突起電極が設けられている場合、実装後に基板101に衝撃が与えられると、外縁部に設けられた突起電極に特に大きな応力がかかる。このため、外縁部のバンプは、バンプ補強構造を有する補強突起電極103とし、他の突起電極はバンプ補強構造を有していない通常の突起電極109とすればよい。また、図22に示すように、外縁部の突起電極の中でも大きな応力が加わる角部の突起電極を補強突起電極103としてもよい。
また、図23に示すように、基板101の突起電極が形成された面と反対側の面(素子搭載面)に半導体チップ108が保持されている場合には、基板101と半導体チップ108との熱膨張率の差により、半導体チップ108の外縁部と対応する位置に設けられた突起電極に大きな応力が加わる。このため、半導体チップ108の外縁部と反対側に設けられた突起電極を補強突起電極103とすればよい。また、外縁部に設けられた突起電極又は角部に設けられた突起電極と、半導体チップ108の外縁部と対応する位置に設けられた突起電極との両方を補強突起電極103としてもよい。
半導体チップ108は基板101の素子搭載面の上にフリップチップ実装されていればよい。また、ワイヤボンディング実装されていてもよい。この場合には、半導体チップとワイヤとは、封止材によりモールドされていることが好ましい。封止材が設けられている場合には、封止材の外縁部と対応する位置に設けられた突起電極を補強突起電極103としてもよい。基板101の上に、複数の半導体チップ108が実装されていてもよく、基板101のサイズと半導体チップ108のサイズとがほぼ等しいチップサイズパッケージ(CSP)であってもよい。
本実施形態の補強突起電極は、突起電極を有しているあらゆる半導体装置に用いることができる。例えば、半導体素子が形成された半導体基板(ウェハ)に突起電極が設けられ、パッケージ化されたウェハレベルCSP(WLCSP)に用いてもよい。また、配線基板の上にフリップチップ実装する半導体チップに用いてもよい。さらに、半導体チップを搭載した複数の配線基板を積層した多層積層型の半導体装置としてもよい。
金属ボール及びはんだペースト中に含まれる金属粒子は、鉛成分を含まないいわゆる鉛フリーはんだとすればよい。特に、リフロー工程における加熱温度を低くできるように、Sn(スズ)−Bi(ビスマス)系のはんだ、液相線温度139℃程度のはんだ等が好ましい。Sn−Bi系のはんだに、Ag(銀)を1wt%〜3wt%程度配合することにより、はんだ強度を向上させることができる。また、本実施形態においてはんだ粒子の径は、5μm〜100μm程度とすればよい。はんだ粒子のはんだペースト全体に占める割合は、70wt%〜92wt%程度とすればよい。なお、はんだペーストは、はんだ粒子以外の金属成分を含んでいてもよい。具体的には、Pd(パラジウム)又はAu(金)等を含んでいてもよい。Pd又はAu等からなる箔状の金属粉を、0.5wt%〜10wt%程度配合することにより、はんだ接合性を向上させることができる。はんだペーストに添加する金属成分は、使用されるはんだよりも高温の融点を有し、大気中で酸化膜を生成しないものが好ましい。はんだ粒子が溶融した流動状態となると、はんだは表面に沿って濡れやすい。このため、はんだペーストに添加されたはんだ粒子以外の金属成分は、リフローを用いたはんだ接合工程において、溶融はんだを再凝集さる核となり、はんだの濡れ性を向上させるという効果を有している。
本発明に係る半導体装置は、実装後の接続信頼性が高く且つ電極パッドの配置密度の低下が生じにくく、バンプを有する半導体装置等として有用である。
101 基板
102 電極パッド
103 補強突起電極
104 バンプ
105 バンプ補強構造
108 半導体チップ
109 突起電極
139 液相線温度
141 電極パッド周辺層
141a 開口部
142 補強樹脂
142a 補強樹脂
144 絶縁層
144a 開口部
144b 凹部
145 多孔質層
145a 開口部
146 接着層
151 マスク
152 ディスペンサー
153 接合材
154 金属ボール
155 マスク
156 はんだペースト
157 スキージ
158 熱硬化性はんだペースト
161 マスク
162 マスク

Claims (14)

  1. 基板の上に形成された電極パッドと、
    前記電極パッドの上に形成された補強突起電極とを備え、
    前記補強突起電極は、前記電極パッドと接合されたバンプ及び該バンプを補強するバンプ補強構造を有し、
    前記バンプ補強構造は、前記基板の上に形成され、前記電極パッドの一部を露出する開口部を有する電極パッド周辺層と、前記電極パッド周辺層の上に形成され、前記バンプの側面の一部を覆う補強樹脂とを含み、
    前記バンプは、前記開口部を埋め且つ前記電極パッド周辺層の上に突出し、
    前記電極パッド周辺層は、絶縁層と多孔質層とを含み、
    前記補強樹脂は、前記多孔質層と接していることを特徴とする半導体装置。
  2. 前記多孔質層は、前記絶縁層の上に形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記開口部における前記多孔質層を貫通する部分は、前記開口部における前記絶縁層を貫通する部分よりも大きく、
    前記絶縁層における前記開口部の周縁部は、前記多孔質層から露出し、
    前記補強樹脂は、前記絶縁層における前記多孔質層から露出した部分と接していることを特徴とする請求項2に記載の半導体装置。
  4. 前記絶縁層は、前記多孔質層の上に形成され、
    前記開口部における前記絶縁層を貫通する部分は、前記開口部における前記多孔質層を貫通する部分よりも大きく、
    前記多孔質層における前記開口部の周縁部は、前記絶縁層から露出し、
    前記補強樹脂は、前記多孔質層における前記絶縁層から露出した部分と接していることを特徴とする請求項1に記載の半導体装置。
  5. 前記絶縁層は、前記補強樹脂と接する部分に複数の凹部を有し、
    前記補強樹脂は、前記複数の凹部に埋め込まれていることを特徴とする請求項3又は4に記載の半導体装置。
  6. 基板の上に形成された電極パッドと、
    前記電極パッドの上に形成された補強突起電極とを備え、
    前記補強突起電極は、前記電極パッドの上に接合されたバンプ及び該バンプを補強するバンプ補強構造とを有し、
    前記バンプ補強構造は、前記基板の上に形成され、前記電極パッドの一部を露出する開口部を有する電極パッド周辺層と、前記絶縁層の上に形成され、前記バンプの側面の一部を覆う補強樹脂とを含み、
    前記バンプは、前記開口部を埋め且つ前記電極パッド周辺層の上に突出し、
    前記電極パッド周辺層は、絶縁層であり且つ前記開口部の周囲に形成された複数の凹部を有し、
    前記補強樹脂は、前記複数の凹部に埋め込まれていることを特徴とする半導体装置。
  7. 前記複数の凹部は、前記バンプから遠いものほど深さが深いことを特徴とする請求項5又は6に記載の半導体装置。
  8. 前記複数の凹部は、前記バンプから遠いものほど上端部における平面サイズが大きいことを特徴とする請求項5〜7のいずれか1項に記載の半導体装置。
  9. 前記複数の凹部は、上端部の平面サイズが底部の平面サイズよりも小さいことを特徴とする請求項5〜8のいずれか1項に記載の半導体装置。
  10. 前記複数の凹部は、ブラスト加工により形成されていることを特徴とする請求項5〜9のいずれか1項に記載の半導体装置。
  11. 前記電極パッドは、前記基板の上に格子状に複数形成されており、
    前記補強突起電極は、前記複数の電極パッドのうち最外周に配置された電極パッドの上に形成されていることを特徴とする請求項1〜10のいずれか1項に記載の半導体装置。
  12. 前記電極パッドは、前記基板の上に格子状に複数形成されており、
    前記補強突起電極は、前記複数の電極パッドのうち角部に配置された電極パッドの上に形成されていることを特徴とする請求項1〜10のいずれか1項に記載の半導体装置。
  13. 前記基板における前記電極パッドと反対側の面に保持された半導体チップをさらに備え、
    前記電極パッドは、前記基板の上に格子状に複数形成されており、
    前記補強突起電極は、前記複数の電極パッドのうち前記半導体チップの外縁部と対応する位置に配置された電極パッドの上に形成されていることを特徴とする請求項1〜10のいずれか1項に記載の半導体装置。
  14. 前記基板における前記電極パッドと反対側の面に形成された封止材層をさらに備え、
    前記電極パッドは、前記基板の上に格子状に複数形成されており、
    前記補強突起電極は、前記複数の電極パッドのうち前記封止材層の外縁部と対応する位置に配置された電極パッドの上に形成されていることを特徴とする請求項1〜10のいずれか1項に記載の半導体装置。
JP2011193586A 2011-09-06 2011-09-06 半導体装置 Withdrawn JP2013055272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011193586A JP2013055272A (ja) 2011-09-06 2011-09-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011193586A JP2013055272A (ja) 2011-09-06 2011-09-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2013055272A true JP2013055272A (ja) 2013-03-21

Family

ID=48131984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011193586A Withdrawn JP2013055272A (ja) 2011-09-06 2011-09-06 半導体装置

Country Status (1)

Country Link
JP (1) JP2013055272A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564878A (zh) * 2017-08-15 2018-01-09 华天科技(昆山)电子有限公司 凸点增强型封装结构
US20180286793A1 (en) * 2017-03-30 2018-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
JP2018159872A (ja) * 2017-03-23 2018-10-11 住友電気工業株式会社 半導体光素子及びその製造方法
CN110690180A (zh) * 2018-07-04 2020-01-14 欣兴电子股份有限公司 电路板元件及其制作方法
CN114554729A (zh) * 2020-11-27 2022-05-27 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板
JP7390136B2 (ja) 2019-09-02 2023-12-01 リンテック株式会社 接着剤塗布装置および接着剤塗布方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018159872A (ja) * 2017-03-23 2018-10-11 住友電気工業株式会社 半導体光素子及びその製造方法
US20180286793A1 (en) * 2017-03-30 2018-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10872850B2 (en) * 2017-03-30 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
CN107564878A (zh) * 2017-08-15 2018-01-09 华天科技(昆山)电子有限公司 凸点增强型封装结构
CN110690180A (zh) * 2018-07-04 2020-01-14 欣兴电子股份有限公司 电路板元件及其制作方法
JP7390136B2 (ja) 2019-09-02 2023-12-01 リンテック株式会社 接着剤塗布装置および接着剤塗布方法
CN114554729A (zh) * 2020-11-27 2022-05-27 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板

Similar Documents

Publication Publication Date Title
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
TWI356460B (en) Semiconductor device including electrically conduc
US8541291B2 (en) Thermo-compression bonded electrical interconnect structure and method
JP5375708B2 (ja) 半導体装置の製造方法
US8022530B2 (en) Package substrate having electrically connecting structure
US20100297842A1 (en) Conductive bump structure for semiconductor device and fabrication method thereof
US20090072407A1 (en) Thermo-compression bonded electrical interconnect structure and method
KR20100092428A (ko) 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
JP4305430B2 (ja) 部品実装方法および部品実装体
TW200937539A (en) Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP2013055272A (ja) 半導体装置
US20130241057A1 (en) Methods and Apparatus for Direct Connections to Through Vias
JP2006279062A (ja) 半導体素子および半導体装置
JP2008235365A (ja) 配線基板、電子部品の実装構造、及び半導体装置
KR101011840B1 (ko) 반도체 패키지 및 그의 제조 방법
JP2013115336A (ja) 半導体装置及びその製造方法
JP4661122B2 (ja) 部品実装配線基板および配線基板への部品の実装方法
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
JPWO2005076352A1 (ja) 半導体装置および半導体装置の製造方法
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP3836349B2 (ja) 半導体装置およびその製造方法
JP6495130B2 (ja) 半導体装置及びその製造方法
US9601374B2 (en) Semiconductor die assembly
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202