JPWO2005076352A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2005076352A1
JPWO2005076352A1 JP2005517648A JP2005517648A JPWO2005076352A1 JP WO2005076352 A1 JPWO2005076352 A1 JP WO2005076352A1 JP 2005517648 A JP2005517648 A JP 2005517648A JP 2005517648 A JP2005517648 A JP 2005517648A JP WO2005076352 A1 JPWO2005076352 A1 JP WO2005076352A1
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
underfill resin
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005517648A
Other languages
English (en)
Inventor
敬一郎 若宮
敬一郎 若宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of JPWO2005076352A1 publication Critical patent/JPWO2005076352A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48482—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

半導体装置は、半導体チップ（２）と、表面同士が互いに略平行になるように、間隙を空けて半導体チップ（２）に固定された半導体チップ（１）と、上記の間隙に充填されたアンダーフィル樹脂（２０）とを備える。半導体チップ（２）において、半導体チップ（１）を半導体チップ（２）に投影した領域の外側には、凹部（２７）が形成されている。

Description

本発明は、半導体装置および半導体装置の製造方法に関する。特に、半導体チップを基板などにフリップチップ接合した半導体装置に関する。
半導体チップを基板などに搭載する方法には、金線などのワイヤボンディングによらず、半導体チップの電極パッドにバンプを形成して、このバンプを基板のランドなどに直接的に結合するフリップチップによる結合方法がある。たとえば、半導体チップの主表面に形成されたアルミニウム（Ａｌ）からなる複数の電極パッドの主表面上に、バンプ（突起部）をそれぞれ形成する。このバンプと基板などに形成されたランドとを直接結合する。バンプには、ワイヤボンディング技術を用いて金（Ａｕ）で形成される、いわゆるスタットバンプや、電極パッドの主表面に予めバリアメタルを形成しておいて、このバリアメタルに半田を用いて形成されるバンプなどがある。
フリップチップによる結合方法は、半導体チップまたは基板などに対してフェイスダウン方式で、熱圧着による結合方法や超音波を併用した熱圧着による結合方法などが用いられる。フリップチップによって半導体チップを別の半導体チップまたは基板に対して実装した後には、半導体チップ同士の間または半導体チップと基板との間（隙間）にアンダーフィル樹脂が注入される。アンダーフィル樹脂は、半導体チップ同士の間の隙間全体または半導体チップと基板との間の隙間全体を埋めるように注入される。
特開２００３−２３４３６２号公報においては、アンダーフィルの流出を防止するために、フリップチップの周囲に高粘度の樹脂でダムを形成してからアンダーフィルを注入する製造方法が開示されている。基板とフリップチップとは、複数の半田バンプによってボンディングされる。基板とフリップチップとの間であって、ダムに囲まれた半田バンプが存在しない部分には、アンダーフィルが注入されて固化される、と開示されている。
また、同公報においては、基板と基板上に形成された複数個の半田バンプと、これらの半田バンプにより基板にボンディングされるフリップチップと、基板とフリップチップとの間に注入され固化する樹脂と、基板上にフリップチップの周囲を囲むように形成され、基板上への樹脂の流出を堰き止める半田ダムとを備えた半導体装置が開示されている。この半導体装置によれば、樹脂の流出を防ぐダムの形成に必要な面積を減少させることが可能になり、また、半田バンプの形成の工程と同じ工程で半田ダムを形成することができるので、コストアップの要因を排除することが可能になる、と開示されている。
特開２００３−２３４３６２号公報
フリップチップ接合において、一の半導体チップと他の半導体チップとの隙間、または半導体チップと基板との隙間は、装置の小型化に伴って狭くなってきている。すなわち、狭ギャップ化が進行している。この狭ギャップ化に伴って、隙間へのアンダーフィル樹脂の侵入性は悪化する。アンダーフィル樹脂の侵入性を向上させるために、アンダーフィル樹脂の粘度を下げることが行なわれている。しかし、粘度を下げると、隙間へのアンダーフィル樹脂の侵入性が向上する一方で、半導体チップまたは基板の周辺部に配置されている電極パッドや外部ランドに向かってアンダーフィル樹脂が流れてしまい、電極パッドや外部ランドが汚染されるという問題があった。
たとえば、上側に配置される半導体チップと下側に配置される半導体チップとを、フリップチップによって結合する後に、上側の半導体チップと下側の半導体チップとの間隙にアンダーフィル樹脂を注入する。この後に、下側の半導体チップの外周に形成された電極パッドとインターポーザ（基板）のボンディングパッドとをワイヤボンディングによって接続する。この際に、下側の半導体チップの電極パッドが、アンダーフィル樹脂によって汚染されていると、電極パッドに形成される金（Ａｕ）ボールの接合強度が小さくなってしまう。このため、接合された金ボールが剥がれる、または、ワイヤボンディングによって接合することができないという問題があった。
本発明は、アンダーフィル樹脂によって、基板や半導体チップの表面に形成された電極パッドなどの部品が汚染されることを防止した半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明に基づく半導体装置の第１の局面では、第１の部材と、表面同士が互いに略平行になるように、間隙を空けて第１の部材に固定された第２の部材と、上記の間隙に充填されたアンダーフィル樹脂とを備える。第１の部材において、第２の部材を第１の部材に投影した領域の外側に、第１の部材を保護するための保護膜が形成され、保護膜は、第１の部材の表面から突出して、堰になるように形成されている。
または、本発明に基づく半導体装置の第２の局面では、第１の部材と、表面同士が互いに略平行になるように、間隙を空けて第１の部材に固定された第２の部材と、上記の間隙に充填されたアンダーフィル樹脂とを備える。第１の部材において、第２の部材を第１の部材に投影した領域の外側に凹部が形成されている。
または、本発明に基づく半導体装置の第３の局面では、第１の部材と、表面同士が互いに略平行になるように、間隙を空けて第１の部材に固定された第２の部材と、上記の間隙に充填されたアンダーフィル樹脂とを備える。第１の部材において、第２の部材を第１の部材に投影した領域の外側に、領域を取り囲むように第１の部材を貫通する貫通孔が形成されている。
本発明に基づく半導体装置の製造方法は、第１の部材と、表面同士が互いに略平行になるように、間隙を空けて第１の部材に固定された第２の部材と、間隙に配置されたアンダーフィル樹脂とを備える半導体装置の製造方法において、第２の部材の表面において、第１の部材が配置されるべき領域の外側に第１のパッドを形成する工程と、第２の部材の表面において、第１の部材を接続するための第２のパッドを形成する工程と、第１のパッドの表面に導電性部材を配置してかさ上げ部を形成するかさ上げ部形成工程と、かさ上げ部形成工程の後に、第１の部材と第２の部材との間にアンダーフィル樹脂を配置するアンダーフィル樹脂配置工程とを含む。
本発明によれば、電極パッドなどの部品がアンダーフィル樹脂によって汚染されることを防止した半導体装置および半導体装置の製造方法を提供することができる。
実施の形態１における第１の半導体装置の概略断面図である。 実施の形態１における第１の半導体装置の概略平面図である。 実施の形態１における第２の半導体装置の概略断面図である。 実施の形態１における第３の半導体装置の概略平面図である。 実施の形態１における第４の半導体装置の概略平面図である。 実施の形態１における第５の半導体装置の概略平面図である。 実施の形態１における半導体装置の製造方法の第１工程説明図である。 実施の形態１における半導体装置の製造方法の第２工程説明図である。 実施の形態１における半導体装置の製造方法の第３工程説明図である。 実施の形態１における半導体装置の製造方法の第４工程説明図である。 実施の形態１における半導体装置の製造方法の第５工程説明図である。 実施の形態１における半導体装置の製造方法の第６工程説明図である。 実施の形態２における半導体装置の概略断面図である。 実施の形態２における半導体装置の製造方法の第１工程説明図である。 実施の形態２における半導体装置の製造方法の第２工程説明図である。 実施の形態２における半導体装置の製造方法の第３工程説明図である。 実施の形態２における半導体装置の製造方法の第４工程説明図である。 実施の形態２における半導体装置の製造方法の第５工程説明図である。 実施の形態２における半導体装置の製造方法の第６工程説明図である。 実施の形態２における半導体装置の製造方法の第７工程説明図である。 実施の形態３における半導体装置の概略断面図である。 実施の形態４における半導体装置の概略断面図である。 実施の形態４における半導体装置の概略平面透視図である。 実施の形態４における半導体装置の下面図である。 実施の形態４における半導体装置の製造方法の第１工程説明図である。 実施の形態４における半導体装置の製造方法の第２工程説明図である。 実施の形態４における半導体装置の製造方法の第３工程説明図である。 実施の形態４における半導体装置の製造方法の第４工程説明図である。 実施の形態４における半導体装置の製造方法の第５工程説明図である。 実施の形態４における半導体装置の製造方法の第６工程説明図である。 実施の形態４における半導体装置の製造方法の第７工程説明図である。 実施の形態４における半導体装置の製造方法の第８工程説明図である。 実施の形態４における半導体装置の製造方法の第９工程説明図である。 実施の形態４における半導体装置の製造方法の第１０工程説明図である。 実施の形態５における半導体装置の概略断面図である。 実施の形態５における半導体装置の製造方法の第１工程説明図である。 実施の形態５における半導体装置の製造方法の第２工程説明図である。 実施の形態５における半導体装置の製造方法の第３工程説明図である。 実施の形態５における半導体装置の製造方法の第４工程説明図である。 実施の形態５における半導体装置の製造方法の第６工程説明図である。 実施の形態６における第１の半導体装置の製造方法の説明図である。 実施の形態６における第２の半導体装置の製造方法の説明図である。 実施の形態６における第３の半導体装置の製造方法の第１工程説明図である。 実施の形態６における第３の半導体装置の製造方法の第２工程説明図である。 実施の形態６における半導体装置の部分拡大図である。
符号の説明
１，２，３ 半導体チップ、４，３１ 有機基板、５，８ 貫通孔、６，７，９，１０，２７，２８ 凹部、１１ バンプ、１２，１３ 電極パッド、１４ 外部ランド、１５，１６ 金線、１７，１８，２５，３５ 蓋、１９ 保護膜、２０ アンダーフィル樹脂、２１ Ｓｉ基板、２２ 層間絶縁膜、２３ ＳｉＮ膜、２４，３０ Ｃｕ膜、２６，３７ 切欠き部、３２ 絶縁膜、３３ 無電解Ｃｕめっき膜、３４ 電解Ｃｕめっき部、３６ Ｃｕめっき膜、５１，５２ 半導体チップ、５５，５６ ポリイミド膜、５８ 半導体基板、６１ 金線、６３〜６５ パッド、７１ 金ボール部、７２，７２ａ，７２ｂ，７９ バリアメタル層、７３ａ，７３ｂ，８０ Ａｕバンプ、７４ａ，７４ｂ，７５ かさ上げ部、７７ フォトレジスト層、７８ 開口部、８１ 配線基板、８２，８４ ランド、８３ 半田ボール、８５ キャピラリ、８６ 供給ノズル、８８ ＮＣＰ、８９ ＮＣＦ、９０ 封止樹脂、９１ 接着材、９２ アンダーフィル樹脂、９３〜１００ 矢印。
（実施の形態１）
図１から図１２を参照して、本発明に基づく実施の形態１における半導体装置について説明する。
図１は、本実施の形態における第１の半導体装置の概略断面図である。第１の半導体装置は、第１の部材としての半導体チップ２と、第２の部材としての半導体チップ１とを備える。半導体チップ１および半導体チップ２は、板状に形成されている。半導体チップ１は、主表面が半導体チップ２の主表面とほぼ平行になるように、間隙をあけて半導体チップ２に固定されている。
半導体チップ１の主表面には、アルミニウム（Ａｌ）からなる複数の電極パッド１２が形成され、電極パッド１２の表面には、バンプ（突起）１１が形成されている。バンプ１１は、それぞれの電極パッド１２に１つずつ形成されている。バンプ１１としては、たとえば、金（Ａｕ）の金属を用いて形成されたスタッドバンプが用いられている。
半導体チップ２の主表面のうち、半導体チップ１が結合される側の主表面には、半導体チップ１の電極パッド１２の位置に対応するように電極パッドが形成され（図示せず）、この電極パッドにバンプ１１が結合固定されている。
半導体チップ１は、フリップチップによって半導体チップ２に固定されている。半導体チップ１と半導体チップ２との間の間隙には、アンダーフィル樹脂２０が充填されている。アンダーフィル樹脂２０は、流動性の高い低粘度のエポキシ樹脂が主に用いられる。
半導体チップ２の主表面において、半導体チップ１を半導体チップ２に投影した領域の外側には、凹部２７が形成されている。凹部２７は、貫通孔５および蓋１７を含み、半導体チップ２の主表面よりも窪んでいる。貫通孔５は、半導体チップ２を貫通するように形成されている。貫通孔５の内壁には、図示しない銅からなるめっき膜が形成されている。
半導体チップ２の主表面のうち、半導体チップ１が結合されている側と反対側の主表面には、貫通孔５の開口部を覆うように、蓋１７が配置されている。蓋１７は、平板状に形成され、貫通孔５の平面形状に沿って形成されている。本実施の形態においては、蓋１７は銅から形成されている。このように、半導体チップ２を貫通する貫通孔５と貫通孔５の一方の開口部を封止するように形成された蓋１７とによって、凹部２７が形成されている。貫通孔５の内壁に配置されためっき膜は、蓋１７に接合して電気的に接続されている。
電極パッド１３は、半導体チップ２の主表面のうち、半導体チップ１が結合されている側の主表面において、貫通孔５の外側に形成されている。すなわち、凹部２７は、電極パッド１３と半導体チップ同士の隙間が形成されている領域との間に配置されている。電極パッド１３には、外部の電気回路との接続のための金線１５が接続固定されている。
アンダーフィル樹脂２０は、半導体チップ１と半導体チップ２との間隙から、外側に向かうように配置されている。アンダーフィル樹脂２０は、半導体チップ２の主表面に沿って配置され、一部が凹部２７の内部に配置されている。
図２に、本実施の形態における第１の半導体装置の平面図を示す。本実施の形態における第１の半導体装置の半導体チップ１および半導体チップ２は、平面形状がほぼ正方形になるように形成されている。
凹部２７は、半導体チップ１の平面形状の正方形の一辺に沿うように、溝状に形成されている。凹部２７は、半導体チップ１が配置される領域の周りを取り囲むように配置されている。また、凹部２７は、半導体チップ１を半導体チップ２に投影したときの領域の周りを取り囲むように形成されている。凹部２７は、平面形状においてほぼ長方形になるように形成されている。第１の半導体装置における凹部２７の幅は、１００μｍ程度である。凹部２７の外側には、複数の電極パッド１３が形成され、それぞれの電極パッド１３には金線１５が接続されている。
図３に、本実施の形態における第２の半導体装置の概略断面図を示す。半導体チップ１と半導体チップ２とがフリップチップによって結合され、２つの半導体チップ１，２同士の隙間にアンダーフィル樹脂２０が充填されていることは、第１の半導体装置と同様である。
第２の半導体装置においては、第１の半導体装置における貫通孔を含む凹部の代わりに、凹部１０が形成されている。凹部１０は、半導体チップ２を貫通しないように、半導体チップ２の一部が切り欠かれて形成されている。凹部１０は、溝状に形成されている。第２の半導体装置においては、凹部１０の内壁のめっき膜は形成されていない。凹部１０は、半導体チップ１を半導体チップ２の主表面に投影したときの領域の周りに、この領域を取り囲むように形成されている。アンダーフィル樹脂２０は、一部が凹部１０の内部に配置されている。その他の構成については、第１の半導体装置と同様である。
図４に、本実施の形態における第３の半導体装置の平面図を示す。図４においては、説明のためアンダーフィル樹脂を省略して記載している。半導体チップ１と半導体チップ２とがフリップチップによって結合され、２つの半導体チップ１，２同士の隙間にアンダーフィル樹脂が充填されていることは、第１の半導体装置と同様である。
第３の半導体装置においては、凹部６が断続的に形成されている。凹部６は、半導体チップ２の貫通孔を含み、半導体チップ２の主表面のうち半導体チップ１が配置されている側と反対側の主表面には、貫通孔の開口部を覆うように蓋が形成されている。
それぞれの凹部６は、平面形状が長方形になるような溝状に形成され、この長方形の長辺が、半導体チップ１の平面形状である正方形の一辺にほぼ平行になるように配置されている。凹部６は、１つの凹部６が２つの電極パッド１３に対応するように形成されている。凹部６は、ほぼ等間隔で配置され、半導体チップ１を半導体チップ２に投影したときの領域の周りを囲むように形成されている。すなわち、第３の半導体装置における凹部６は、第１の半導体装置における凹部を複数に分断した形状を有する。図示しないアンダーフィル樹脂は、一部が凹部６の内部に配置されている。その他の構成については、第１の半導体装置と同様である。
図５に、本実施の形態における第４の半導体装置の平面図を示す。図５においては、説明のためアンダーフィル樹脂を省略して記載している。半導体チップ１と半導体チップ２とがフリップチップによって結合され、２つの半導体チップ１，２同士の隙間にアンダーフィル樹脂が充填されていることは、第１の半導体装置と同様である。
第４の半導体装置においては、円形の平面形状を有する凹部７が形成されている。凹部７は、半導体チップ２を貫通する貫通孔を含む。半導体チップ２の主表面のうち、半導体チップ１が結合されている側と反対側の主表面には、貫通孔の開口部を覆うように、蓋が形成されている。
凹部７は、複数個形成され、凹部７が配列している方向と半導体チップ１の平面形状である正方形の一辺とが、ほぼ平行になるように配置されている。凹部７は、電極パッド１３と半導体チップ１との間に形成され、それぞれの１つの電極パッド１３に対応するように、１つの凹部７が形成されている。また、半導体チップ１を半導体チップ２に投影した領域の周りを取り囲むように、凹部７が配置されている。図示しないアンダーフィル樹脂は、一部が凹部７の内部に配置されている。その他の構成については、第１の半導体装置と同様である。
図６に、本実施の形態における第５の半導体装置の平面図を示す。図６においては、説明のためアンダーフィル樹脂を省略して記載している。半導体チップ１と半導体チップ２とがフリップチップによって結合され、２つの半導体チップ１，２同士の隙間にアンダーフィル樹脂が充填されていることは、第１の半導体装置と同様である。
第５の半導体装置においては、平面形状がほぼ正方形の凹部９が、半導体チップ同士の間隙と電極パッド１３との間に２列形成されている。すなわち、凹部９は、複数個形成され、半導体チップ１の側に配置された列と、電極パッド１３の側に配置された列とを有するように配置されている。それぞれの列は、半導体チップ１の平面形状である正方形の一辺に対して、ほぼ平行になるように形成されている。
電極パッド１３の側に形成された列の凹部９は、電極パッド１３に対応するように配置されている。すなわち、それぞれの１つの電極パッド１３と半導体チップ１との間に、１つの凹部９が形成されている。半導体チップ１の側に形成された凹部９は、電極パッド１３の側に配置された列の凹部９同士の間に対応するように配置されている。このように、第５の半導体装置においては、凹部９が形成されている複数の列が、互いにずれるように形成されている。その他の構成については、第１の半導体装置と同様である。
本実施の形態における半導体装置は、フリップチップによって、２つ部材が結合されている。特に本実施の形態においては、平板状の部材が主表面同士が互いに平行になるように結合されている。半導体装置の製造工程においては、半導体チップ１が、熱圧着工法または超音波を併用した熱圧着工法によって、半導体チップ２にフリップチップ接合される。次に、半導体チップ１と半導体チップ２との隙間に、低粘度のアンダーフィル樹脂２０が注入される。
図１および図２に示す第１の半導体装置においては、アンダーフィル樹脂２０を隙間に注入する際に、アンダーフィル樹脂２０のうち一部が、半導体チップ２の外側に向かって流れようとする。この一部のアンダーフィル樹脂２０は、凹部２７に流れ込む。このため、アンダーフィル樹脂２０が、電極パッド１３まで到達することを防止できる。この結果、電極パッド１３が、アンダーフィル樹脂２０によって汚染されない半導体装置を得ることができる。
このように、第１の部材において第２の部材を第１の部材に投影した領域の外側に、凹部が形成されていることによって、電極パッドなどの部品がアンダーフィル樹脂で汚染されることを防止した半導体装置を提供することができる。本実施の形態においては、有底の凹部が形成されているが、凹部の代わりに、第１の部材を貫通して第１の部材の表裏に開口部を有する貫通孔のみが形成され、蓋が形成されていなくても同様の効果を有する。
また、図１に示すように、第１の半導体装置においては、凹部が第１の部材を貫通する貫通孔と、貫通孔の一方の開口部を封止するように形成された蓋とを含む。本実施の形態においては、貫通孔の内壁にめっき膜が形成され、めっき膜および蓋は、共に導電性を有する銅から形成されている。このような構成を採用することにより、凹部を第１の部材の表裏の主表面に形成された電気回路を接続するためのビアとして用いることができる。また、蓋２５が導電性材料で形成されていることによって、蓋２５を電極パッドとして用いることができる。
また、貫通孔に対して蓋を形成することによって、アンダーフィル樹脂が半導体チップの裏面に付着することを防止できる。特に、半導体チップの表裏に貫通孔を介して接続された配線が形成されている場合には、裏面にも配線や電極パッドが形成されている。このため、基板や半導体チップの裏面に対しても、アンダーフィル樹脂で部品が汚染されることを防止することが好ましく、蓋を形成することによってこの汚染を防止することができる。
また、図２に示すように、第１の半導体装置においては、凹部が溝状に形成され、第２の部材を第１の部材に投影した領域の周りを取り囲むように形成されている。この構成を採用することにより、より効果的に外側に向かって流れるアンダーフィル樹脂を凹部に導くことができ、より効果的に電極パッドなどの汚染を防止できる。
図３に示す第２の半導体装置においては、凹部１０が半導体チップ２を貫通しないように切欠かれた部分によって形成されている。この構成を採用することによっても、半導体チップ２の外側に向かって流れるアンダーフィル樹脂２０を凹部１０に導くことができ、電極パッド１３が汚染することを防止できる。また、第１の半導体装置に比べて、半導体チップ２の片方の主表面に形成する蓋が不要であるため構成が簡単になる。
第２の半導体装置においては、単一の半導体チップを単一の半導体チップや基板に接続固定する場合には有用である。一方で、半導体チップを三次元的に積層する場合には、図１に示した第１の半導体装置のように、凹部を半導体チップ同士を接続するためのビアとして用いることができるため、貫通孔に対して蓋が配置されていることが好ましい。その他の作用および効果については第１の半導体装置と同様である。
図４に示す第３の半導体装置においては、平面形状が長方形になるような貫通孔が断続的に形成されている。また、図５に示す第４の半導体装置においては、平面形状が円形になるような凹部７が形成されている。これらのうち、いずれかの構成を採用することによっても、アンダーフィル樹脂が外側に配置された電極パッドに到達して電極パッドが汚染されることを防止できる。
第３の半導体装置および第４の半導体装置においては、それぞれの貫通孔が電極パッドの位置に対応するように配置されている。すなわち、第３の半導体装置においては、２つの電極パッド１３に対して、１つの凹部６が対応するように形成され、外側に向かうアンダーフィル樹脂が電極パッド１３に到達しないように凹部６が配置されている。また、第４の半導体装置においては、１つの電極パッド１３に対応するように１つの凹部７が形成され、それぞれの凹部７は、外側に向かうアンダーフィル樹脂が電極パッド１３に到達しないように配置されている。これらのうちいずれかの構成を採用することにより、電極パッドがアンダーフィル樹脂によって汚染されることをより効果的に防止できる。その他の作用および効果については、第１の半導体装置と同様である。
図６に示す第５の半導体装置においては、半導体チップ１と電極パッド１３との間に、２列になるように複数の凹部９が形成されている。このように、複数列の凹部を形成することによって、アンダーフィル樹脂が電極パッド１３に到達することをより確実に防止できる。
本実施の形態においては、２つの半導体チップ同士を結合するバンプ材に、金（Ａｕ）から形成されたものを用いたが、特にこの形態に限られず、たとえば、半田からなるバンプ材が用いられていても構わない。また、第１の部材および第２の部材は、半導体チップに限られず、任意の部品を用いることができる。特に、フリップチップ接合を行なう装置に本発明を適用することができる。
また、第１の半導体装置、第２の半導体装置および第４の半導体装置においては、形成されている凹部の平面形状が、四角形になるように形成されているが、特にこの形態に限られず、平面的に見たときに、曲線を含む形状であっても構わない。
本実施の形態における凹部に含まれる貫通孔は、形成されている方向が半導体チップ２の主表面に垂直になっているが、特にこの形態に限られず、半導体チップ２の主表面に対して傾斜するように形成されていても構わない。また、それぞれの凹部は、断面形状が長方形になるように形成されているが、特にこの形態に限られず、たとえば、断面形状が台形になるように形成されていても構わない。
また、本実施の形態においては、アンダーフィル樹脂の一部が、凹部の内部に配置されているが、特にこの形態に限られず、アンダーフィル樹脂が凹部まで到達せずに、凹部の内部にアンダーフィル樹脂が配置されていなくてもよい。
図７から図１２を参照して、本実施の形態における半導体装置に含まれる凹部の製造方法の例を示す。図７から図１２は、それぞれの製造工程を説明する概略断面図である。図７に示すように、Ｓｉ基板２１の上面に開口部を有する層間絶縁膜２２を形成する。層間絶縁膜２２をマスクにして、Ｓｉ基板２１に対してエッチングを行なって切欠き部２６を形成する。
次に、図８に示すように、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、ＳｉＮ膜２３を層間絶縁膜２２の上面および切欠き部２６の内壁を覆うように形成する。
次に、ＳｉＮ膜２３の表面に、ＣＶＤ法によって、図示しないＴｉＮ膜を形成する。さらに、ＴｉＮ膜の上面に、ＣＶＤ法によって図示しないＣｕ膜を形成する。この後に、図９に示すように、ＣＶＤ法で形成されたＣｕ膜を電極として、電解Ｃｕめっき法にて、Ｃｕ膜２４を形成する。
次に、図１０に示すように、Ｃｕ膜２４のうち切欠き部２６の内部に形成されている部分以外の部分を、ＣＭＰ（化学機械研磨）法によって除去する。また、ＳｉＮ膜２３のうち切欠き部２６の内部に形成されている部分以外の部分についても、ＣＭＰ法によって除去する。
次に、図１１に示すように、Ｓｉ基板２１の裏面に対して研磨を行なって、切欠き部の底部に形成されたＣｕ膜２４を露出させる。
最後に、図１２に示すように、Ｓｉ基板２１の裏面に露出したＣｕ膜２４に対して、ＴｉＮで形成された拡散防止膜を介して、Ｃｕで形成された蓋２５を配置する。このように、フリップチップ接合を行なう前に、凹部を形成することができる。
（実施の形態２）
図１３から図２０を参照して、本発明に基づく実施の形態２における半導体装置について説明する。実施の形態２における半導体装置は、実施の形態１における第１の部材としての半導体チップが有機基板に置き換えられ、さらに、第２の部材としての半導体チップが積層された半導体装置である。
図１３は、本実施の形態における半導体装置の概略断面図である。本実施の形態における半導体装置は、第１の部材としての有機基板４と、第２の部材として半導体チップ１とを備える。有機基板４と半導体チップ１とは、それぞれの主表面が互いにほぼ平行になるように、間隙をあけて固定されている。
半導体チップ１は、バンプ１１を介して、フリップチップによって有機基板４に結合されている。半導体チップ１に形成された電極パッド１２は、アルミニウム（Ａｌ）で形成されている。バンプ１１は、たとえば、金（Ａｕ）などの金属から形成されたスタッドバンプが用いられている。
半導体チップ１には他の半導体チップ３が接合されて、半導体チップが積層されている。半導体チップ３は、金線１６によって、有機基板４の主表面に形成された外部ランド１４と電気的に結合されている。
有機基板４において、半導体チップ１を有機基板４に投影した領域の外側には、凹部２８が形成されている。凹部２８は、貫通孔８、Ｃｕ膜３０およびＣｕから形成された蓋１８を含む。貫通孔８は、有機基板４を貫通するように形成され、貫通孔８の半導体チップ１が配置されている側と反対側の開口部には、この開口部を封止する（塞ぐ）ように、蓋１８が形成されている。蓋１８は、貫通孔８の開口部の形状に沿うように形成されている。
有機基板４と半導体チップ１との間の間隙には、アンダーフィル樹脂２０が充填されている。アンダーフィル樹脂２０は、有機基板４の外側に向かって延在している。アンダーフィル樹脂２０の一部は、凹部２８の内部に配置されている。
凹部２８は、配線層が形成されている有機基板４の主表面よりも窪んでいる。凹部２８の平面形状は、長方形になるように形成されている。凹部２８は、平面形状における長手方向が、半導体チップ１の外形に沿うように形成されている。すなわち、凹部２８の平面形状は、実施の形態１における第１の半導体装置の凹部と同様になるように形成されている。（図２参照）。
本実施の形態における有機基板４は、ガラスエポキシ樹脂を用いて形成されている。バンプ１１が接合される有機基板４に形成されたランド（図示せず）は、銅（Ｃｕ）箔の上面に、ニッケル（Ｎｉ）および金（Ａｕ）のめっきが施されている。有機基板４に形成されているランドは、半導体チップ１に形成されている電極パッド１２の位置に対応するように配置されている。
その他の構成については、実施の形態１における第１の半導体装置と同様である。
半導体チップ１と有機基板４とは、熱圧着工法または超音波を併用した熱圧着工法によってフリップチップ接合されている。有機基板４に形成されたランドと半導体チップ１に形成された電極パッド１２とが、バンプ１１を介して結合固定されている。
製造工程において、有機基板４と半導体チップ１のフリップチップが終了した後に、有機基板４と半導体チップ１との隙間にアンダーフィル樹脂２０が注入される。この際に、アンダーフィル樹脂２０は、有機基板４の外側に向かって流れて、アンダーフィル樹脂２０の一部が凹部２８に流入する。
このように、半導体チップ１を有機基板４に投影した領域の外側に凹部が形成されていることによって、アンダーフィル樹脂２０が流れて外部ランド１４が汚染されることを防止できる。すなわち、上記の領域と外部ランド１４との間に、凹部２８を形成することによって、外部ランド１４がアンダーフィル樹脂２０によって汚染されることを防止できる。この結果、外部ランド１４がアンダーフィル樹脂によって汚染されていない半導体装置を提供することができる。
本実施の形態においては、凹部２８は、貫通孔８の内壁にＣｕ膜３０が形成され、蓋１８が、導電性材料であるＣｕで形成されている。この構成を採用することにより、有機基板４の表側に形成された配線と、裏側に形成された配線とを凹部２８を介して電気的に接続することができる。
本実施の形態においては、有機基板を貫通する貫通孔が形成され、貫通孔の一方の開口部が蓋によって封止されているが、特にこの形態に限られず、有機基板を貫通しないような凹部が形成されていてもよい。
また、本実施の形態においては、第１の部材としての有機基板にガラスエポキシ樹脂を用いているが、特にこの形態に限られず、たとえば、ポリイミド樹脂を用いて形成されていてもよい。
その他の作用および効果については、実施の形態１と同様であるので、ここでは説明を繰り返さない。
図１４から図２０を参照して、本実施の形態における半導体装置に含まれる凹部の製造方法の一例を示す。図１４から図２０は、それぞれの工程を説明する概略断面図である。
図１４に示すように、有機基板３１に対して、ドリル加工によって貫通孔を形成した後に、基板全体に対して、無電解Ｃｕめっき膜を形成する。このとき、貫通孔の内部にＣｕめっき膜３６が形成される。
次に、図１５に示すように、ラミネート法によって、有機基板３１の表裏の主表面に、絶縁膜３２を形成する。このとき、Ｃｕめっき膜３６で囲まれる領域にも絶縁膜３２の材料が充填される。
次に、図１６に示すように、有機基板３１の裏側から、レーザ加工によって、切欠き部３７を形成する。切欠き部３７は、Ｃｕめっき膜３６の平面形状に沿うように形成する。次に、図１７に示すように、絶縁膜３２の粗化処理を行なった後に、無電解Ｃｕめっき膜３３を形成する。無電解Ｃｕめっき膜３３を、有機基板３１の裏面側の絶縁膜３２の主表面および切欠き部３７の内部に形成する。
次に、図１８に示すように、図示しないレジストを形成して、電解Ｃｕめっき部３４を形成する。電解Ｃｕめっき部３４は、切欠き部の形状に沿うように形成される。
次に、図１９に示すように、絶縁膜３２の主表面に形成されている無電解Ｃｕめっき膜３３を除去する。このように、無電解Ｃｕめっき膜３３および電解Ｃｕめっき部３４を含む蓋３５を形成する。
次に、図２０に示すように、Ｃｕめっき膜３６で囲まれた領域に対して、レーザ加工を行なって、凹部の凹となる部分を形成する。凹となる部分の径は、たとえば１００μｍ程度である。
このように、有機基板に対して、フリップチップ接合の前に第１の部材を有機基板に投影したときの領域の外側に、凹部を形成することができる。
（実施の形態３）
図２１を参照して、本発明に基づく実施の形態３における半導体装置について説明する。
図２１は、本実施の形態における半導体装置の概略断面図である。第１の部材としての半導体チップ２と第２の部材としての半導体チップ１とが、バンプ１１を介してフリップチップによって結合され、半導体チップ１と半導体チップ２との隙間に、アンダーフィル樹脂２０が注入されていることは、実施の形態１における半導体装置と同様である。また、半導体チップ２の外周部に電極パッド１３が形成され、電極パッド１３に金線１５が接続されていることも実施の形態１における半導体装置と同様である。
本実施の形態における半導体装置は、凹部の代わりに、保護膜１９が形成されている。保護膜１９は、半導体チップ２のクラックの発生を防止するために形成されている。本実施の形態における保護膜１９は、ポリイミド樹脂で形成されている。保護膜１９は、たとえば、感光性ポリイミド樹脂を用いたフォトリソグラフィによって形成されている。
保護膜１９は、半導体チップ２の主表面から突出するように形成されている。半導体チップのクラックなどを防止するための保護膜の通常の厚さは５μｍ程度である。本実施の形態における保護膜１９は、厚さが５μｍ程度である。
保護膜１９は、半導体チップ１を半導体チップ２に投影したときの領域の外側に配置され、この領域を取り囲むように形成されている。保護膜１９は、この領域と電極パッド１３との間に配置されている。保護膜１９は、平面形状が長方形になるように形成され、この長方形の長辺が、半導体チップ１の外縁とほぼ平行になるように形成されている。すなわち、本実施の形態における半導体装置は、保護膜が堰になるように連続的に形成され、実施の形態１における第１の半導体装置（図１および図２参照）の凹部を保護膜に置き換えた構成を備える。
アンダーフィル樹脂２０は、半導体チップ１と半導体チップ２との隙間に注入され、この隙間から半導体チップ２の外側に向かって、保護膜１９が形成されている部分まで配置されている。
その他の構成については、実施の形態１における第１の半導体装置と同様であるので、ここでは説明を繰り返さない。
製造工程においては、半導体チップ１と半導体チップ２とが、熱圧着工法または超音波を併用した熱圧着工法によって、フリップチップ接合される。半導体チップ２には、予め保護膜１９が形成されている。
半導体チップ１と半導体チップ２とのフリップチップ接合が終了した後に、半導体チップ１と半導体チップ２との間隙にアンダーフィル樹脂２０を注入する。アンダーフィル樹脂２０は、この間隙に注入されるほかに、半導体チップ２の外側に向かって流れるが、保護膜１９によって堰き止められる。このように、アンダーフィル樹脂２０が半導体チップ２の外周部に形成された電極パッド１３に到達することを防止でき、電極パッド１３がアンダーフィル樹脂２０によって汚染されることを防止できる。
また、半導体チップのクラックを防止する保護膜は、従来の技術における半導体チップに対しても形成されているため、保護膜を形成するためのマスクのパターンと、保護膜の厚さを変更するのみで、本発明に基づく半導体装置を製造することができる。製造においては、新たな製造工程の追加や、新たな材料の追加が不要であるため、容易に電極パッドなどの汚染を防止した半導体装置を提供することができる。
また、本実施の形態における保護膜１９は、半導体チップ１を半導体チップ２に投影した領域を取り囲むように形成されている。この構成を採用することにより、より効果的にアンダーフィル樹脂が電極パッドに到達することを防止できる。
本実施の形態における保護膜の厚さは５μｍ程度であるが、第１の部材および第２の部材同士の間隙の幅、およびアンダーフィル樹脂の種類によっては、保護膜を厚くすることが好ましい。
その他の作用および効果については実施の形態１と同様であるのでここでは説明を繰り返さない。
（実施の形態４）
図２２から図３４を参照して、本発明に基づく実施の形態４における半導体装置および半導体装置の製造方法について説明する。
図２２は、本実施の形態における半導体装置の概略断面図である。本実施の形態における半導体装置は、第１の部材としての半導体チップ５２と、第２の部材としての半導体チップ５１とを備える。半導体チップ５１と半導体チップ５２とは、表面同士が互いにほぼ平行になるように間隙をあけて配置されている。半導体チップ５２の表面には、外部への接続線を接続するための第１のパッドとしてパッド６４が形成されている。パッド６４は、半導体チップ５１を半導体チップ５２に投影したときに、影になる領域の外側に配置されている。
半導体チップ５２の表面には、半導体チップ５１を接続するための第２のパッドとして、パッド６５が形成されている。パッド６５は、半導体チップ５１を半導体チップ５２に投影したときに、影になる領域に配置されている。半導体チップ５２の表面およびパッド６４，６５の表面の一部にはポリイミド膜５５が形成されている。ポリイミド膜５５は、ソフトエラーの防止のために形成されている。
パッド６４の表面には、かさ上げ部７４ａが形成されている。かさ上げ部７４ａは、導電性を有する部分の高さが高くなるように形成された部分である。本実施の形態においては、かさ上げ部７４ａは直方体状に形成されている。かさ上げ部７４ａは、バリアメタル層７２ａとＡｕバンプ７３ａとを含む。パッド６５の表面には、かさ上げ部７４ｂが形成されている。かさ上げ部７４ｂは、バリアメタル層７２ｂとＡｕバンプ７３ｂを含む。
本実施の形態においては、後述するようにバリアメタル層７２ａとバリアメタル層７２ｂとは同一の製造工程で形成され、同一の材質で形成されている。また、Ａｕバンプ７３ａとＡｕバンプ７３ｂとは、同じ製造工程で形成され、同一の材質で形成されている。
本実施の形態におけるバリアメタル層７２ａ，７２ｂは、パッド６４，６５の表面からＴｉＮ層、ＴｉＷ層、およびＡｕ層の順に積層された積層体である。バリアメタル層７２ａ，７２ｂは、Ａｕバンプ７３ａ，７３ｂとパッド６４，６５とを密着させるため、および拡散バリア効果を得るために形成されている。
半導体チップ５１の表面には、半導体チップ５２との接続を行なうためのパッド６３が形成されている。半導体チップ５１の表面およびパッド６３の表面の一部には、ポリイミド膜５６が形成されている。パッド６３は、かさ上げ部７４ｂに接合されている。このように、半導体チップ５１と半導体チップ５２とは、導電性部材を介して、間隙をあけて固定され、互いに電気的に接続されている。
半導体チップ５１と半導体チップ５２との間には、アンダーフィル樹脂９２が配置されている。アンダーフィル樹脂９２は、半導体チップ５１が配置されている領域から外側に向かって広がるように配置されている。半導体チップ５２のパッド６４が形成されている部分において、かさ上げ部７４ａは、アンダーフィル樹脂９２の高さよりも高くなっている。
半導体チップ５２は、接着材９１を介して、配線基板８１に固定されている。配線基板８１の表面の外周部には、ランド８４が形成されている。半導体チップ５２のパッド６４と配線基板８１のランド８４とは、金線６１によって電気的に互いに接続されている。金線６１は、かさ上げ部７４ａに接続されている端部において、球状の金ボール部７１を含む。
配線基板８１の上面には、内部に半導体チップ５１，５２および金線６１を含むように封止樹脂９０が配置されている。配線基板８１の主表面のうち、半導体チップ５２が配置されている側と反対側の主表面には、ランド８２および半田ボール８３が配置されている。
図２３は、本実施の形態における半導体装置の封止樹脂を取除いたときの平面図である。図２４は、本実施の形態における半導体装置の下面図である。図２３を参照して、本実施の形態における半導体装置は、半導体チップ５１，５２の平面形状がほぼ正方形になるように配置されている。半導体チップ５１と半導体チップ５２とは、それぞれの重心位置が平面的に見て重なるように配置されている。
かさ上げ部７４ａは、半導体チップ５２の周辺部分に配置されている。かさ上げ部７４ａは、半導体チップ５２の外縁に沿うように配置されている。配線基板８１の表面には、かさ上げ部７４ａの位置に対応するようにランド８４が形成されている。アンダーフィル樹脂９２は、半導体チップ５１が形成されている領域からかさ上げ部７４ａが形成されている領域まで配置されている。アンダーフィル樹脂９２は、半導体チップ５２の外側に飛び出さないように配置されている。
図２２を参照して、配線基板８１の下面においては、ランド８２を介して複数の半田ボール８３が形成されている。本実施の形態においては、複数の半田ボール８３が規則的に配列して形成されている。
図２２から図２４を参照して、本実施の形態における半導体装置は、半導体チップ５２のパッド６４の表面に、かさ上げ部７４ａが形成されている。この構成を採用することにより、金線６１を接続する部分の頂面の高さを高くすることができ、アンダーフィル樹脂９２が、外側に向かって流れても、金線６１を接続する部分の表面の汚染を防止できる。したがって、金線６１とかさ上げ部７４ａとの接合強度が小さくなることを防止でき、金ボール部７１を確実に接合することができる。また、後に金ボール部７１が剥がれ、外れてしまうことを防止できる。
かさ上げ部７４ａとしては、アンダーフィル樹脂９２によって頂面が汚染されないような十分な高さを有することが好ましい。たとえば、アンダーフィル樹脂９２のおおよそ１０μｍの厚さに対応させて、かさ上げ部７４ａの高さはパッド６４の表面から２０μｍ以上２５μｍ以下が好ましい。
次に、図２５から図３４を参照して、本実施の形態における半導体装置の製造方法について説明する。
図２５から図３４は、それぞれの工程における概略断面図である。図２５を参照して、はじめに、電気回路を第１の部材としてのシリコン基板などの半導体基板５８に形成する。半導体基板５８の表面にパッド６４，６５を形成する。
パッド６４は、後に外部との電気的な接続を行なうためのパッドである。パッド６４は、半導体チップとなるべき領域の周辺部に配置する。パッド６４は、後に接続される第２の部材としての半導体チップが配置される領域の外側に配置する。
パッド６５は、後に接続される第２の部材としての半導体チップとの電気的な接続を行なうためのパッドである。パッド６５は、後に接続される半導体チップの投影領域に配置されている。次に、半導体基板５８の表面およびパッド６４，６５の表面の一部を覆うように、ポリイミド膜５５を形成する。次に、かさ上げ部を形成するかさ上げ部形成工程を行なう。
図２６に示すように、パッド６４，６５の露出した部分およびポリイミド膜５５を覆うように、バリアメタル層７２を形成する。バリアメタル層７２は、たとえば、スパッタ法で形成する。本実施の形態においては、バリアメタル層として、順にＴｉＮ層、ＴｉＷ層、Ａｕ層の３層を積層して形成する。
次に、図２７に示すように、開口部７８を有するフォトレジスト層７７を形成する。開口部７８は、パッド６４，６５が配置されている領域に形成する。フォトレジスト層７７の形成においては、たとえば、スピン塗布法でフォトレジストを塗布した後に、露光および現像を行なって開口部７８を形成する。本実施の形態においては、平面形状が四角形になるように開口部７８を形成する。
次に、図２８に示すように、電解めっき法によって、Ａｕバンプ７３ａ，７３ｂを形成する。電解めっき法においては、たとえば、Ａｕイオンを含むめっき液に半導体基板を浸漬させた状態で、バリアメタル層７２に正の電圧を印加することによって、フォトレジスト層７７の開口部７８にＡｕを析出させる。このように、開口部７８の形状に沿って、Ａｕバンプ７３ａ，７３ｂを形成する。本実施の形態においては、Ａｕバンプ７３ａ，７３ｂをほぼ直方体の形状に形成する。
次に、図２９を参照して、フォトレジスト層を除去した後に、バリアメタル層のうち、Ａｕバンプ７３ａ，７３ｂが形成されている領域を避けた領域において、バリアメタル層の除去を行なう。バリアメタル層の除去においては、たとえばエッチングによって行なう。このように、バリアメタル層７２ａおよびＡｕバンプ７３ａを含むかさ上げ部７４ａと、バリアメタル層７２ｂおよびＡｕバンプ７３ｂを含むかさ上げ部７４ｂを形成する。この後に、半導体基板５８をダイシングによって切断して、個々の半導体チップを形成する。
次に、図３０に示すように、接着材９１により半導体チップ５２を配線基板８１に接着する。配線基板８１の主表面のうち、半導体チップ５２が配置される主表面にはランド８４を形成しておく。また、配線基板８１の主表面のうち、半導体チップ５２が配置される側と反対側の主表面にはランド８２を形成しておく。
次に、図３１に示すように、別の製造工程で製造された半導体チップ５１を、半導体チップ５２に電気的に接続すると共に固定する。半導体チップ５１には、半導体チップ５２と同様にパッド６３およびポリイミド膜５６を表面に形成しておく。矢印９７に示すように、半導体チップ５１のパッド６３がかさ上げ部７４ｂと接続するように、たとえば、フリップチップ接合によって熱および超音波を印加しながら接合を行なう。
次に、図３２を参照して、半導体チップ５１と半導体チップ５２との間に、アンダーフィル樹脂９２を配置するアンダーフィル樹脂配置工程を行なう。このときに、アンダーフィル樹脂９２が外側に向かって流れることがあるが、パッド６４の表面にかさ上げ部７４ａが形成されているため、かさ上げ部７４ａの頂面の汚染を防止することができる。
次に、図３３に示すように、半導体チップ５２に形成されたかさ上げ部７４ａと、配線基板８１の表面に形成されたランド８４との電気的な接続を行なう。本実施の形態においては、ワイヤボンディング装置を用いて、金線６１を形成する。ワイヤボンディング装置のキャピラリ８５の先端に予め少量の金線６１を押し出すことにより、金ボール部７１を形成する。金ボール部７１を、かさ上げ部７４ａの頂面に接合した後にキャピラリ８５を移動させて、金線６１をランド８４に接続する。
次に、図３４に示すように、封止樹脂９０で装置の封止を行なう。半導体チップ５１，５２および金線６１のすべてを含むように封止を行なう。最後に、配線基板８１のランド８２に半田ボール８３を形成する。
このように、本実施の形態においては、外部への接続線を接続するための第１のパッドの表面に、導電性部材を配置してかさ上げ部を形成するかさ上げ部形成工程と、かさ上げ部形成工程の後に、第１の部材と第２の部材との間にアンダーフィル樹脂を配置するアンダーフィル樹脂配置工程を含む。この方法を採用することにより、アンダーフィル樹脂が、第１の部材の電気的な接続部分の表面を汚染することを防止できる。この結果、たとえば、本実施の形態においては、金線とパッドとの良好な電気的な接続を行なうことができる。
本実施の形態におけるかさ上げ部形成工程は、第１のパッドの表面にバリアメタル層を形成する工程と、バリアメタル層の表面にレジスト層を配置する工程と、レジスト層の第１のパッドの部分に開口部を形成する工程と、電解めっき法によって、開口部に導電部としてのＡｕバンプを形成する工程とを含む。さらに、レジスト層を除去する工程と、導電部が形成されている領域を避けた領域においてバリアメタル層を除去する工程とを含む。この方法を採用することにより、容易にかさ上げ部を形成することができる。また、電解めっき法において、印加する電圧の大きさや金属が析出する時間などを調整することにより、容易にかさ上げ部の高さを調整することができる。
また、本実施の形態においては、アンダーフィル樹脂配置工程は、第１の部材と第２の部材とを結合した後に、第１の部材と第２の部材との間隙に樹脂を配置する工程を含む。この方法を採用することにより、容易に第１の部材と第２の部材との間に樹脂を配置することができる。
本実施の形態においては、金線を接続するためのパッドと、半導体チップを接続するためのパッドとの両方のパッドに対してかさ上げ部を形成したが、この形態に限られず、金線を接続するためのパッドにかさ上げ部が形成されていればよい。たとえば、図２２を参照して、半導体チップ５１を接続するためのパッド６５に対して金バンプを配置して、第１の部材と第２の部材とを接続固定しても構わない。
その他の構成、作用、効果および製造方法については、実施の形態１と同様であるのでここでは説明を繰り返さない。
（実施の形態５）
図３５から図４０を参照して、本発明に基づく実施の形態５における半導体装置および半導体装置の製造方法について説明する。
図３５は、本実施の形態における半導体装置の概略断面図である。本実施の形態における半導体装置においては、かさ上げ部の構成および第１の部材と第２の部材との接続部分が、実施の形態４における半導体装置と異なる。
本実施の形態における半導体装置は、かさ上げ部が金ボールで形成されている。すなわち、第１の部材としての半導体チップ５２のパッド６４の表面に、ほぼ球状のかさ上げ部７５が形成されている。かさ上げ部７５には、金線６１の金ボール部７１が接合されている。かさ上げ部７５および金ボール部７１は一体的になっている。
また、半導体チップ５１と半導体チップ５２との接続部分においては、半導体チップ５１のパッド６３の表面にバリアメタル層７９が形成され、バリアメタル層７９の表面に、Ａｕバンプ８０が形成されている。半導体チップ５２の表面に形成されたパッド６５は、Ａｕバンプ８０と結合している。
このように、本実施の形態における半導体装置は、かさ上げ部が球状に形成されている。この構成を採用することにより、かさ上げ部を公知のワイヤボンディング装置を用いて容易に形成することができる。
次に、図３６から図４０を参照して、本実施の形態における半導体装置の製造方法について説明する。図３６から図４０はそれぞれの製造工程における概略断面図である。
図３６に示すように、半導体基板５８の表面にパッド６４，６５を形成した後に、ポリイミド膜５５を形成する。次に、かさ上げ部を形成するかさ上げ部形成工程を行なう。
図３７に示すように、ワイヤボンディング装置を用いて、パッド６４の表面にかさ上げ部７５を形成する。かさ上げ部７５は導電性を有するボール（球）である。本実施の形態においては、金で形成されている。かさ上げ部７５の形成においては、ワイヤボンディング装置のキャピラリ８５から、少量の金を排出して金ボール部を形成したのちに、パッド６４の表面に金ボール部を接合する。金ボール部を接合した後に、矢印９５または矢印９５に垂直な方向にキャピラリ８５を移動することにより金を切断する。本実施の形態におけるかさ上げ部７５は、スタッドバンプを形成する方法と同様の方法で形成することができる。それぞれのパッド６４の表面に、１個ずつかさ上げ部７５を形成する。
次に、図３８を参照して、ダイシングにより、半導体基板を切断して個々の半導体チップ５２への断片化を行なう。次に、半導体チップ５２を、配線基板８１に接着材９１を用いて固定する。
また、別の製造工程において、半導体チップ５１を製造する。半導体チップ５１の表面にパッド６３を形成して、電解めっき法などの方法によりパッド６３の表面に、バリアメタル層７９およびＡｕバンプ８０を形成する。次に、矢印９８に示すように、超音波を印加しながら熱圧着を行なうことによって、Ａｕバンプ８０とパッド６５とを接合する。
次に、図３９に示すように、半導体チップ５１と半導体チップ５２との間にアンダーフィル樹脂の配置を行なうアンダーフィル樹脂配置工程を行なう。アンダーフィル樹脂９２が外側に向かって流れることがあるが、かさ上げ部７５が形成されていることにより、かさ上げ部７５の金線が接続される部分がアンダーフィル樹脂９２によって汚染されることを防止できる。
次に、図４０に示すように、かさ上げ部７５と配線基板８１に形成されたランド８４との電気的な接続を行なう。たとえば、ワイヤボンディング装置を用いて、キャピラリの先端に金ボール部７１を形成する。次に、金ボール部７１でかさ上げ部７５の上面を押さえて、かさ上げ部７５の上面を平坦にするレベリングを行ないながら、金ボール部７１とかさ上げ部７５との熱圧着を行なう。金線６１の金ボール部７１と反対側の端部は、ランド８４に接続する。この後に、樹脂封止などを行なって、本実施の形態における半導体装置を製造することができる。
本実施の形態においては、ワイヤボンディング装置を用いて、外部への接続線を接続するための第１のパッドの表面に金ボールを配置する工程を含む。この方法を採用することにより、容易にかさ上げ部を形成することができる。また、安価にかさ上げ部を形成することができる。
本実施の形態においては、第２の部材としての半導体チップ５１のパッド６３の表面に、バリアメタル層７９およびＡｕバンプ８０を形成したが、特にこの形態に限られず、任意の接続方法で、半導体チップ５１と半導体チップ５２との電気的な接続を行なうことができる。
たとえば、半導体チップ５１のパッド６３の表面にワイヤボンディング装置によってＡｕバンプを形成しても構わない。この方法を採用することにより、安価に第１の部材としての半導体チップと第２の部材としての半導体チップとを接続固定することができる。しかしながら、半導体チップ５１におけるパッド６３同士のピッチが小さい場合には、電解めっき法によってＡｕバンプを形成することが好ましい。たとえば、半導体チップ５１に複数のパッド６３が形成されている場合、ワイヤボンディング装置を用いてそれぞれのパッドに１個ずつバンプを形成するよりも、めっき法でバンプを形成した方が効率がよい場合がある。
その他の構成、作用、効果および製造方法については、実施の形態４と同様であるのでここでは説明を繰り返さない。
（実施の形態６）
図４１から図４５を参照して、本発明に基づく実施の形態６における半導体装置の製造方法について説明する。
図４１は、本実施の形態における第１の半導体装置の製造方法の概略断面図である。第１の製造方法においては、ペースト状接着材（ＮＣＰ：Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）をアンダーフィル樹脂として用いる。ＮＣＰ８８の配置においては、第１の部材としての半導体チップ５２と、第２の部材としての半導体チップ５１とが、互いに結合固定される前に配置する。図４１に示す例においては、半導体チップ５２の表面のパッド６４，６５の表面に、かさ上げ部７４ａ，７４ｂが配置されている。
本実施の形態においては、かさ上げ部７４ａおよび７４ｂを形成した後にＮＣＰを半導体チップ５２に配置するＮＣＰ配置工程を行なう。この後に、矢印９３に示すように、超音波を印加しながら熱圧着を行なうことによって、パッド６３とかさ上げ部７４ｂとの接合を行なう。このように、ＮＣＰ配置工程の後に、第１の部材と第２の部材とを結合する工程を行なう。
図４２に、本実施の形態における第２の半導体装置の製造方法の概略断面図を示す。第２の半導体装置の製造方法においては、アンダーフィル樹脂としてフィルム状接着材（ＮＣＦ：Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いている。
図４２に示すように、第２の部材としての半導体チップ５１の表面にパッド６３およびポリイミド膜５６を形成した後に、ＮＣＦ８９を配置するＮＣＦ配置工程を行なう。ＮＣＦ配置工程においては、予め熱圧着によってＮＣＦを半導体チップ５１に接合しておく。第１の部材としての半導体チップ５２のパッド６４，６５の表面には、かさ上げ部７４ａ，７４ｂを形成する。次に、矢印９４に示すように、超音波を印加しながら熱圧着を行なうことにより、かさ上げ部７４ｂとパッド６３との接合を行なう。このように、ＮＣＦ配置工程の後に第１の部材と第２の部材とを結合する工程を行なう。
本実施の形態における第１の半導体装置の製造方法において用いるＮＣＰは、ペースト状であり常温では粘度の高い状態である。また、第２の半導体装置の製造方法において用いるＮＣＦはフィルム状である。しかしながら、半導体チップ同士を熱圧着する際に、ＮＣＰまたはＮＣＦは、半導体チップ同士を接合する際の熱によって、粘度が小さくなって半導体チップの外側に向かって流れることがある。この場合においても、外部との接続を行なうためのパッドにかさ上げ部を形成することにより、接続線を接合する部分の汚染を防止でき、接続線との良好な接続を行なうことができる。
図４３から図４５に、本実施の形態における第３の製造方法の説明図を示す。図４３および図４４は、本実施の形態における第３の半導体装置の製造方法の工程を説明する概略断面図であり、図４５は、製造された半導体装置の一部分の拡大平面図である。
図４３を参照して、本実施の形態における第３の半導体装置の製造方法においては、かさ上げ部７５と配線基板８１のランド８４とを金線６１によって接続した後に、半導体チップ５１と半導体チップ５２とを接続固定する。
矢印９９に示すように、超音波を印加しながら熱圧着を行なって、半導体チップ５１に形成されたＡｕバンプ８０と、半導体チップ５２に形成されたパッド６５とを接合する。
次に、図４４に示すように、アンダーフィル樹脂９２の配置を行なう。矢印１００に示すように、半導体チップ５１とかさ上げ部７５との間の領域にアンダーフィル樹脂９２を配置する。アンダーフィル樹脂９２を供給ノズル８６から押し出して配置する。
図４５は、製造される半導体装置のコーナ部の拡大概略配置図である。矢印１００に示す半導体チップ５１とかさ上げ部７５との間の領域において、矢印９６に示すように半導体チップ５１の外縁に沿う向きに移動しながら、連続的にアンダーフィル樹脂９２を配置する。
図４４を参照して、半導体チップ５１とかさ上げ部７５との距離が近い場合には、金線６１や半導体チップ５１の表面のうち半導体チップ５２が配置されている側と反対側の表面に、アンダーフィル樹脂９２が付着することがある。後の製造工程で封止樹脂によって、金線６１や半導体チップ５１を封止するが、このときに、アンダーフィル樹脂９２が金線や半導体チップ５１の一方の表面に付着していると、付着した部分が封止樹脂との界面になって封止樹脂が剥離しやすくなる。このため、アンダーフィル樹脂は、金線などに付着しないことが好ましい。
しかしながら、図４４に示すように、矢印１００に示す第２の部材としての半導体チップ５１とかさ上げ部７５との距離が小さいと、アンダーフィル樹脂９２が金線６１などに付着しやすくなる。このような場合においても、アンダーフィル樹脂として、ＮＣＰやＮＣＦを用いることにより、金線などにアンダーフィル樹脂が付着することをより確実に防止することができる。
その他の製造方法については、実施の形態４および５と同様であるので、ここでの説明を繰り返さない。なお、上記の実施の形態における図において、同一の部分または互いに相当する部分においては、同一の符号を付して説明を省略している。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
本発明は、半導体装置に適用されうる。特に、半導体チップを基板などにフリップチップ接合した半導体装置に有利に適用されうる。

Claims (15)

  1. 第１の部材（２，４，２１，３１）と、
    表面同士が互いに略平行になるように、間隙を空けて前記第１の部材（２，４，２１，３１）に固定された第２の部材（１）と、
    前記間隙に充填されたアンダーフィル樹脂（２０，８８，８９，９２）と
    を備え、
    前記第１の部材（２，４，２１，３１）において、前記第２の部材（１）を前記第１の部材（２，４，２１，３１）に投影した領域の外側に、凹部（６，７，９，１０，２７，２８）が形成された、半導体装置。
  2. 前記凹部（６，１０，２７，２８）は、溝状に形成され、前記投影した領域の周りを取り囲むように形成されている、請求項１に記載の半導体装置。
  3. 前記凹部（６，７，９，２７，２８）は、前記第１の部材（２，４，２１，３１）を貫通する貫通孔（５，８）と、前記貫通孔（５，８）の一方の開口部を封止するように形成された蓋（１７，１８，２５，３５）とを含む、請求項１に記載の半導体装置。
  4. 前記第１の部材（２，４，２１，３１）は、半導体チップ（２，４，２１）または有機基板（３１）のいずれか一方を含み、
    前記第２の部材（１）は、半導体チップ（１）を含む、請求項１に記載の半導体装置。
  5. 第１の部材（２，４，２１，３１）と、
    表面同士が互いに略平行になるように、間隙を空けて前記第１の部材（２，４，２１，３１）に固定された第２の部材（１）と、
    前記間隙に充填されたアンダーフィル樹脂（２０，８８，８９，９２）と
    を備え、
    前記第１の部材（２，４，２１，３１）において、前記第２の部材（１）を前記第１の部材（２，４，２１，３１）に投影した領域の外側に、前記領域を取り囲むように前記第１の部材（２，４，２１，３１）を貫通する貫通孔（５，８）が形成された、半導体装置。
  6. 前記第１の部材（２，４，２１，３１）は、半導体チップ（２，４，２１）または有機基板（３１）のいずれか一方を含み、
    前記第２の部材（１）は、半導体チップ（１）を含む、請求項５に記載の半導体装置。
  7. 第１の部材（２，４，２１，３１）と、
    表面同士が互いに略平行になるように、間隙を空けて前記第１の部材（２，４，２１，３１）に固定された第２の部材（１）と、
    前記間隙に充填されたアンダーフィル樹脂（２０，８８，８９，９２）と
    を備え、
    前記第１の部材（２，４，２１，３１）において、前記第２の部材（１）を前記第１の部材（２，４，２１，３１）に投影した領域の外側に、前記第１の部材（２，４，２１，３１）を保護するための保護膜（１９）が形成され、
    前記保護膜（１９）は、前記第１の部材（２，４，２１，３１）の表面から突出して、堰になるように形成された、半導体装置。
  8. 前記保護膜（１９）は、前記第１の部材（２，４，２１，３１）を投影した領域を取り囲むように形成された、請求項７に記載の半導体装置。
  9. 前記第１の部材（２，４，２１，３１）は、半導体チップ（２，４，２１）または有機基板（３１）のいずれか一方を含み、
    前記第２の部材（１）は、半導体チップ（１）を含む、請求項７に記載の半導体装置。
  10. 第１の部材（５２）と、
    表面同士が互いに略平行になるように、間隙を空けて前記第１の部材（５２）に固定された第２の部材（５１）と、
    前記間隙に配置されたアンダーフィル樹脂（２０，８８，８９，９２）と
    を備える半導体装置の製造方法において、
    前記第２の部材（５１）の表面において、前記第１の部材が配置されるべき領域の外側に第１のパッド（６４）を形成する工程と、
    前記第２の部材（５１）の表面において、前記第１の部材（５２）を接続するための第２のパッド（６５）を形成する工程と、
    前記第１のパッド（６４）の表面に導電性部材を配置してかさ上げ部（７４ａ，７５）を形成するかさ上げ部形成工程と、
    前記かさ上げ部形成工程の後に、前記第１の部材（５２）と前記第２の部材（５１）との間に前記アンダーフィル樹脂（２０，９２，８８，８９）を配置するアンダーフィル樹脂配置工程と
    を含む、半導体装置の製造方法。
  11. 前記かさ上げ部形成工程は、前記第１のパッド（６４）の表面にバリアメタル層（７２，７２ｂ）を形成する工程と、
    前記バリアメタル層（７２，７２ｂ）の表面にレジスト層（７７）を配置する工程と、
    前記レジスト層（７７）の前記第１のパッド（６４）の部分に開口部（７８）を形成する工程と、
    電界めっき法によって前記開口部（７８）に導電部（７３ａ）を形成する工程と、
    前記レジスト層（７７）を除去する工程と、
    前記導電部（７３ａ）が形成されている領域を避けた領域において、前記バリアメタル層（７２）を除去する工程と
    を含む、請求項１０に記載の半導体装置の製造方法。
  12. 前記かさ上げ部形成工程は、ワイヤボンディング装置を用いて、前記第１のパッド（６４）の表面に導電性ボール（７５）を配置する工程を含む、請求項１０に記載の半導体装置の製造方法。
  13. 前記アンダーフィル樹脂配置工程は、前記第１の部材（５２）と前記第２の部材（５１）とを結合した後に、前記隙間にアンダーフィル樹脂（２０，８８，８９，９２）を配置する工程を含む、請求項１０に記載の半導体装置の製造方法。
  14. 前記アンダーフィル樹脂配置工程は、前記第２の部材（５１）の表面にペースト状接着材（８８）を配置するＮＣＰ配置工程と、
    前記ＮＣＰ配置工程の後に、前記第１の部材（５２）と前記第２の部材（５１）とを結合する工程と
    を含む、請求項１０に記載の半導体装置の製造方法。
  15. 前記アンダーフィル樹脂配置工程は、前記第１の部材（５２）の表面にフィルム状接着材（８９）を配置するＮＣＦ配置工程と、
    前記ＮＣＦ配置工程の後に、前記第１の部材（５２）と前記第２の部材（５１）とを結合する工程と
    を含む、請求項１０に記載の半導体装置の製造方法。
JP2005517648A 2004-02-05 2005-01-25 半導体装置および半導体装置の製造方法 Withdrawn JPWO2005076352A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004029614 2004-02-05
JP2004029614 2004-02-05
PCT/JP2005/000905 WO2005076352A1 (ja) 2004-02-05 2005-01-25 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2005076352A1 true JPWO2005076352A1 (ja) 2007-10-18

Family

ID=34835960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005517648A Withdrawn JPWO2005076352A1 (ja) 2004-02-05 2005-01-25 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JPWO2005076352A1 (ja)
WO (1) WO2005076352A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059767A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
JP4910408B2 (ja) * 2006-01-31 2012-04-04 ソニー株式会社 半導体装置
JP5050431B2 (ja) * 2006-07-20 2012-10-17 ソニー株式会社 半導体装置およびその製造方法
TWI553805B (zh) * 2012-07-23 2016-10-11 矽品精密工業股份有限公司 半導體封裝件之製法
JP5928222B2 (ja) 2012-07-30 2016-06-01 株式会社ソシオネクスト 半導体装置および半導体装置の製造方法
US9368422B2 (en) 2012-12-20 2016-06-14 Nvidia Corporation Absorbing excess under-fill flow with a solder trench
JP2018206797A (ja) * 2017-05-30 2018-12-27 アオイ電子株式会社 半導体装置および半導体装置の製造方法
US20210057323A1 (en) * 2018-09-28 2021-02-25 Intel Corporation Groove design to facilitate flow of a material between two substrates
JP6515243B2 (ja) * 2018-11-14 2019-05-15 アオイ電子株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362249B2 (ja) * 1997-11-07 2003-01-07 ローム株式会社 半導体装置、およびその製造方法
JP3485509B2 (ja) * 1999-10-28 2004-01-13 シャープ株式会社 フリップチップ型半導体装置及びその製造方法
JP2003085517A (ja) * 2001-09-10 2003-03-20 Oji Paper Co Ltd Ｉｃチップ実装体およびその製造方法

Also Published As

Publication number Publication date
WO2005076352A1 (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR100609334B1 (ko) 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
TWI374527B (en) A semiconductor device and a method for manufacturing of the same
US10037966B2 (en) Semiconductor device and manufacturing method therefor
TWI549204B (zh) Manufacturing method of semiconductor device
JPWO2005076352A1 (ja) 半導体装置および半導体装置の製造方法
JP2008218926A (ja) 半導体装置及びその製造方法
US8659168B2 (en) Wiring board for flip-chip mounting, mounting structure of electronic components on wiring board, and semiconductor device including wiring board
KR20060044637A (ko) 반도체 장치의 제조 방법, 반도체 장치 및 반도체 칩
US9455240B2 (en) Method of manufacturing semiconductor device and semiconductor device
TW200525666A (en) Bump-on-lead flip chip interconnection
JP2004221372A (ja) 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
TWI582917B (zh) 以封膠體取代基板核心之多晶片封裝構造
TWI587415B (zh) 半導體裝置之製造方法
JP2008135763A (ja) 半導体モジュール、電子機器および半導体モジュールの製造方法
JP2003197856A (ja) 半導体装置
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
WO2015198837A1 (ja) 半導体装置およびその製造方法
US11482502B2 (en) Semiconductor device and semiconductor device manufacturing method
JP6486855B2 (ja) 半導体装置および半導体装置の製造方法
JP2008218759A (ja) 半導体チップの電極構造、並びにその半導体チップがフリップチップ実装された半導体装置及びその製造方法
JP2012033692A (ja) 半導体装置および半導体装置の製造方法
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
KR101804568B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080401