JP3362249B2 - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法

Info

Publication number
JP3362249B2
JP3362249B2 JP30512797A JP30512797A JP3362249B2 JP 3362249 B2 JP3362249 B2 JP 3362249B2 JP 30512797 A JP30512797 A JP 30512797A JP 30512797 A JP30512797 A JP 30512797A JP 3362249 B2 JP3362249 B2 JP 3362249B2
Authority
JP
Japan
Prior art keywords
electrode pad
resin adhesive
semiconductor chip
semiconductor device
protection means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30512797A
Other languages
English (en)
Other versions
JPH11145183A (ja
Inventor
正明 弘光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP30512797A priority Critical patent/JP3362249B2/ja
Publication of JPH11145183A publication Critical patent/JPH11145183A/ja
Application granted granted Critical
Publication of JP3362249B2 publication Critical patent/JP3362249B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02245—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、外部との電気的
な導通を図るための電極パッドが形成された所定の接続
対象物上に、樹脂製接着材を介して半導体チップが機械
的に接合された半導体装置、およびその製造方法に関す
る。
【０００２】
【従来の技術】たとえば、複数の半導体チップが組み込
まれた半導体装置の一例として、図１１ないし図１３に
示すようなものがある。図１１に良く表れているよう
に、上記半導体装置１は、フイルム基板２上に実装され
るとともにフイルム基板２の端子２２とワイヤ５を介し
て導通接続された第１の半導体チップ３と、この第１の
半導体チップと導通接続された第２の半導体チップ４と
を備えて大略構成されており、上記フイルム基板２、第
１および第２の半導体チップ３，４、ワイヤ５は、エポ
キシなどの樹脂によってパッケージングされている。こ
のような構成の半導体装置１においては、上記第１の半
導体チップ３と上記第２の半導体チップ４とは、樹脂製
接着剤６を介して機械的に接合されているが、この工程
は、たとえば以下のようにして行なわれる。
【０００３】すなわち、図１２に示すように、機械的接
合工程は、ヒータを備えた支持台９上に載置された長尺
状の樹脂フイルム２Ａ上に第１の半導体チップ３を実装
し、この半導体チップ３が加熱された状態で行なわれ
る。この状態において、まず、上記第１の半導体チップ
３の主面３ａに、たとえば液状あるいは固体状の熱硬化
性の樹脂製接着剤６などを塗布あるいは貼着する。そし
て、樹脂製接着剤６が液体の状態において、上記第２の
半導体チップ４を上記第１の半導体チップ３に上方から
押しつけて各半導体チップ３，４のそれぞれバンプ３１
ａ，４０ａを接触させる。これにより、上記各半導体チ
ップ３，４どうしが導通接続される。さらに、この状態
において、上記樹脂製接着剤６を硬化させることにより
上記各半導体チップ３，４どうしが機械的に接合され
る。
【０００４】
【発明が解決しようとする課題】ところで、上記第１の
半導体チップ３は、上記第２の半導体チップ４が接合さ
れた状態において、その電極パッド３０がワイヤ５を介
して上記フイルム基板２の端子２２と導通接続される。
しかしながら、樹脂製接着剤６が液体の状態において上
記第２の半導体チップ４を上記第１の半導体チップ３に
上方から押しつけた場合には、樹脂製接着剤６が上記各
半導体チップ３，４の周縁に押しやられる恰好とされ、
上記樹脂製接着剤６が上記各半導体チップ３，４の周縁
に向かって流動することとなる。このとき、上記第１の
半導体チップ３の周縁部に形成された電極パッド３０上
にまで樹脂製接着剤６が至り、上記電極パッド３０に乗
り上げて上記電極パッド３０の一部ないし全部が樹脂製
接着剤６によって覆われてしまう場合がある（図１３参
照）。特に、樹脂パッケージングを行なう際などにおけ
る取り扱いの利便を図るべく、上記各半導体チップ３，
４どうしを強固に接合するために樹脂製接着剤６を比較
的多量に用いた場合に、上記した不具合が顕著に表れ
る。
【０００５】上記したように、ワイヤボンディング工程
は、上記各半導体チップ３，４どうしを接合した後に行
なわれるために、上記第１の半導体チップ３のワイヤボ
ンディング部位である電極パッド３０が樹脂製接着剤６
によってその一部でも覆われてしまったならば、所望通
りにワイヤボンディングを行なうことができなくなる。
すなわち、上記電極パッド３０が樹脂製接着剤６によっ
て覆われた状態でワイヤボンディングを行なった場合に
は、上記電極パッド３０とワイヤ５の端部との間に樹脂
製接着剤６が介在することとなり、これにより電気的な
接続状態が悪くなるとともに、接続強度の面においても
問題がある。また、このような接続状態で樹脂パッケー
ジングが施されて半導体装置１とされたとすれば、衝撃
などの外的な力によって上記電極パッド３０とワイヤ５
の端部との接続が容易に短絡してしまうといった問題が
ある。
【０００６】本願発明は、上記した事情のもとで考え出
されたものであって、半導体チップと所定の接続対象物
との接合に際して使用される樹脂製接着剤の影響を回避
して、良好な電気的な接続状態が維持された半導体装
置、およびこれの製造方法を提供することをその課題と
している。
【０００７】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【０００８】すなわち、本願発明の第１の側面によれ
ば、外部との電気的な導通を図るための電極パッドが形
成された所定の接続対象物上に、樹脂製接着材を介して
半導体チップが機械的に接合された半導体装置であっ
て、上記接続対象物には、上記半導体チップと上記接続
対象物とを接合する際に、液状とされた樹脂製接着剤が
流動させられた場合に、この樹脂製接着剤によって上記
電極パッドが覆われてしまわないようにするための保護
手段が設けられており、上記保護手段は、上記電極パッ
ドの周縁部近傍に形成された溝部またはダム部であると
ともに、上記溝部またはダム部は、各電極パッド毎に設
けられていることを特徴とする、半導体装置が提供され
る。
【０００９】本願発明の第２の側面によれば、外部との
電気的な導通を図るための電極パッドが形成された所定
の接続対象物上に、樹脂製接着材を介して半導体チップ
が機械的に接合された半導体装置であって、上記接続対
象物には、上記半導体チップと上記接続対象物とを接合
する際に、液状とされた樹脂製接着剤が流動させられた
場合に、この樹脂製接着剤によって上記電極パッドが覆
われてしまわないようにするための保護手段が設けられ
ており、上記保護手段は、上記電極パッドの周縁部近傍
に形成された溝部またはダム部であるとともに、上記溝
部またはダム部は、複数個の電極パッドの群を１単位と
して、各単位毎に設けられていることを特徴とする、半
導体装置が提供される。
【００１０】本願発明の第３の側面によれば、外部との
電気的な導通を図るための電極パッドが形成された所定
の接続対象物上に、樹脂製接着材を介して半導体チップ
が機械的に接合された半導体装置であって、上記接続対
象物には、上記半導体チップと上記接続対象物とを接合
する際に、液状とされた樹脂製接着剤が流動させられた
場合に、この樹脂製接着剤によって上記電極パッドが覆
われてしまわないようにするための保護手段が設けられ
ており、上記保護手段は、上記電極パッドを覆うように
して突出形成された導体バンプであることを特徴とす
る、半導体装置が提供される。
【００１１】本願発明の第１ないし第３の側面おいて
は、上記溝部、ダム部、または導体バンプは、液状とさ
れた樹脂製接着剤の流れ方向と対向する部位が、への字
状あるいは円弧状に形成するのが好ましい。
【００１２】なお、本願発明は、上記接続対象物が半導
体チップの場合に好適に採用されるが、もちろんこれに
限らず、上記接続対象物が樹脂製、金属製、あるいはセ
ラミック製などの基板などであってもよい。
【００１３】本願発明の第４の側面によれば、外部との
電気的な導通を図るための電極パッドが形成された所定
の接続対象物上に、樹脂製接着材を介して半導体チップ
が機械的に接合された半導体装置であって、上記接続対
象物には、上記半導体チップと上記接続対象物とを接合
する際に、液状とされた樹脂製接着剤が流動させられた
場合に、この樹脂製接着剤によって上記電極パッドが覆
われてしまわないようにするための保護手段が設けられ
ており、上記接続対象物は、半導体チップであることを
特徴とする、半導体装置が提供される。
【００１４】好ましい実施の形態においては、上記保護
手段としては、上記電極パッドの周縁部近傍に形成され
た溝部またはダム部が採用されるが、上記溝部またはダ
ム部は、各電極パッド毎に設けてもよく、また複数の電
極パッドの群を１単位として、各単位毎に設けてもよ
い。もちろん、上記溝部またはダム部を上記半導体チッ
プが接合される領域を囲むようにして設けてもよい。上
記保護手段は、上記電極を覆うようにして突出形成され
た導体バンプであってもよく、この導体バンプと上記溝
部またはダム部とを組み合わせて保護手段を構成しても
よい。
【００１５】本願発明の第５の側面においては、外部と
の電気的な導通を図るための電極パッドが形成された所
定の接続対象物上に、樹脂製接着材を介して半導体チッ
プが機械的に接合された半導体装置の製造方法であっ
て、上記接続対象物として、上記半導体チップと上記接
続対象物とを接合する際に、液状とされた樹脂製接着剤
が流動させられた場合に、この樹脂製接着剤によって上
記電極パッドが覆われてしまわないようにするための保
護手段が設けられたものを用い、かつ、上記保護手段
は、上記電極パッドの周縁部近傍に形成された溝部また
はダム部、および／または上記電極パッドを覆うように
して突出形成された導体バンプであることを特徴とす
る、半導体装置の製造方法が提供される。
【００１６】ところで、上記半導体チップと上記接続対
象物との間に液状の樹脂製接着剤を介在させた状態で、
上記半導体チップを上記接続対象物に上方から押しつ
け、樹脂製接着剤を硬化させることにより上記半導体チ
ップと上記接続対象物とが機械的に接合されるのは上述
の通りである。このとき、液状とされた樹脂製接着剤が
半導体チップの周縁方向に流動させられ、上記接続対象
物の外部との電気的導通を図る部位である電極パッドが
覆われてしまうといった問題があるのも上述の通りであ
る。
【００１７】このため、本願発明のように、上記接続対
象物に保護手段、たとえば上記電極パッドの周縁近傍、
特に樹脂製接着剤の流動方向と対向する部位に上記溝部
やダム部を形成すれば、上記電極パッドに向かって流動
してくる樹脂製接着剤を塞き止め、あるいは流動方向を
変化させることによって上記電極パッド上に樹脂製接着
剤が乗り上がってしまうことを回避することができる。
【００１８】また、上記保護手段として上記電極パッド
を覆うようにして導体バンプを形成した場合には、上記
電極パッドが上記導体バンプによって保護されるととも
に、周囲に比較して突出状とされた導体バンプには、樹
脂製接着剤が乗り上がりにくい。このため、上記接続対
象物が外部と電気的に導通接続される部分となる導体バ
ンプが樹脂製接着剤によって覆われてしまうことが回避
される。
【００１９】さらに、上記溝部、ダム部あるいは導体バ
ンプの樹脂製接着剤の流れ方向と対向する部位をへの字
状あるいは円弧状とすれば、上記電極パッドに向かって
流動してくる樹脂製接着剤を上記保護手段の左右に分断
して流動させることができ、これにより樹脂流れを上記
電極パッドを避けた流れとすることができる。すなわ
ち、上記電極パッドあるいは上記導体バンプ上に樹脂製
接着剤が乗り上げてしまうことがより良好に回避され、
上記接続対象物の外部との電気的導通を図るための接続
部位が樹脂製接着剤によって覆われてしまうことがより
良好に回避される。
【００２０】このように、本願発明によれば、上記電極
パッドが接合時に使用される樹脂製接着剤によって覆わ
れてしまうことが上記保護手段によって回避されている
ので、たとえばワイヤボンディングなどによって、上記
接続対象物が外部と電気的に導通された場合には、ワイ
ヤと上記電極パッドとが良好に接続されることになる。
すなわち、樹脂製接着剤によって覆われていない電極パ
ッド（あるいは導体バンプ）上にワイヤボンディングを
行なうことになるので、ワイヤと電極パッド（あるいは
導体バンプ）とが接続された状態においては、これらの
間に樹脂製接着剤が介在することはなく、衝撃などの外
的な力によっては容易に短絡してしまわない良好な接続
状態が維持されている。
【００２１】もちろん、第５の側面においても、上記溝
部またはダム部は、各電極パッド毎に設けてもよく、複
数の電極パッドの群を１単位として、各単位毎に設けて
もよい。これらの場合においては、上記溝部またはダム
部によって余分な樹脂製接着剤を接続対象物の接合面の
外部に流動させて除去するように構成してもよい。もち
ろん、上記溝部またはダム部を上記半導体チップが接合
される領域を囲むようにして設けてもよい。また、上記
溝部またはダム部と上記導体バンプとを組み合わせて保
護手段を構成してもよい。
【００２２】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００２３】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。
【００２４】図１は、本願発明に係る半導体装置の一例
を表す全体斜視図であり、図２は、図１のII−II線に沿
う断面図であり、図３は、保護手段としての溝部の一例
を表す上記半導体装置の第１の半導体チップの要部拡大
斜視図であり、図４は、図３のIV−IV線に沿う断面図で
ある。なお、従来例を説明するために参照した図面に描
かれている部材および要素と同一のものには、同一の符
号を付してある。
【００２５】図１および図２に示すように、上記半導体
装置１は、ポリイミド樹脂製などのフイルム基板２と、
このフイルム基板２上に実装される第１の半導体チップ
３と、この第１の半導体チップ３と電気的な導通が図ら
れた第２の半導体チップ４と、を備えて大略構成されて
いる。
【００２６】図１および図２に良く表れているように、
上記フイルム基板２の両端部には、それぞれ４つの貫通
孔２０ａが形成されており、これらの貫通孔２０ａの形
成部位に対応して端子２０が計８個形成されている。こ
れらの各端子２０は、上記フイルム基板２の上面に形成
された薄膜端子部２２と上記フイルム基板２の下面に形
成されたボール状端子部２１とを有しており、もちろん
上記薄膜端子部２２と上記ボール状端子部２１とは上記
貫通孔２０ａを介して電気的に導通している。なお、上
記薄膜端子部２２は、たとえば銅などによって形成され
ており、上記ボール状端子部２１は、たとえばハンダな
どによって形成されている。また、上記貫通孔２０ａお
よび端子２０の形成部位および個数は適宜設計事項であ
る。
【００２７】図１および図２に良く表れているように、
上記第１の半導体チップ３は、主面３ａの側縁部に列状
に並ぶようにして、たとえばアルミニウム製などの２種
類の電極パッド３０，３１がそれぞれ複数個ずつ形成さ
れており、これらの電極パッド３０，３１のうち、電極
パッド３１上には、金製バンプ３１ａが形成されてい
る。これらの金製バンプ３１ａは、たとえば半導体チッ
プがウエハの段階において金メッキを施すなどして形成
される。また、図３および図４に良く表れているよう
に、上記第１の半導体チップ３の表面には、上記電極パ
ッド３０が外部に臨むようにして保護膜３３が形成され
ており、上記各電極パッド３０の周縁近傍には、これら
の電極パッド３０を囲むようにして保護膜３３が形成さ
れていない矩形枠状の溝部３４が形成されている。この
ように構成された第１の半導体チップ３においては、上
記各電極パッド３０と上記フイルム基板２の各端子２０
とがワイヤ５を介して接続されて上記フイルム基板２と
上記第１の半導体チップ３との電気的な導通が図られて
いる。もちろん、上記各電極パッド３０，３１は、上記
第１の半導体チップ３の主面３ａに形成された回路素子
（図示略）と導通している。なお、図面上は表れていな
いが、上記第１の半導体チップ３は、たとえばエポキシ
などの樹脂によって上記フイルム基板２と接合されてい
る。
【００２８】図１および図２に良く表れているように、
上記第２の半導体チップ４は、主面４ａの側縁部に列状
に並ぶようにして複数の電極パッド４０が形成されてお
り、これらの電極パッド４０上には、金製バンプ４０ａ
がそれぞれ形成されている。そして、これらの金製バン
プ４０ａと上記第１の半導体チップ３の金製バンプ３１
ａとは、電気的に接続されているとともに、上記各半導
体チップ３，４どうしは、たとえばエポキシ樹脂などの
樹脂製接着剤６を介して機械的に接合されている。もち
ろん、上記各電極パッド４０は、上記第２の半導体チッ
プ４の主面４ａに形成された回路素子（図示略）と導通
している。
【００２９】なお、上記フイルム基板２、上記各半導体
チップ３，４、および金線ワイヤ５は、エポキシなどの
樹脂を用いた金型成形によって形成された樹脂パッケー
ジ６１によって保護されている。
【００３０】このように構成された半導体装置１におい
ては、上記各半導体チップ３，４どうしの電気的な接続
および機械的な接合は、たとえば以下のようにして行な
われる。
【００３１】すなわち、図５に示すように、ヒータを備
えた支持台９上に載置された長尺状の樹脂フイルム２Ａ
上に、第１の半導体チップ３を実装し、この半導体チッ
プ３が数百度程度に加熱された状態で行なわれる。この
状態において、まず、上記第１の半導体チップ３の主面
３ａに、たとえば液状あるいは固体状の熱硬化性の樹脂
製接着剤６などを塗布あるいは貼着する。このときに使
用される樹脂製接着剤６としては、上記第１の半導体チ
ップ３が加熱されている温度程度、あるいはこれ以下の
温度で硬化する、たとえばエポキシ樹脂やフェノール樹
脂などが好適に採用される。
【００３２】そして、図５に示すように、樹脂製接着剤
６が液体の状態において、上記第２の半導体チップ４を
上記第１の半導体チップ３に上方から押しつけて各半導
体チップ３，４のそれぞれバンプ３１ａ，４０ａを接触
させる。これにより、上記各半導体チップ３，４どうし
が導通接続される。このとき、液状とされた樹脂製接着
剤６が上記第１の半導体チップ３の周縁方向に追いやら
れる恰好とされ、上記第１の半導体チップ３の周縁部に
形成された電極パッド３０の方向に向かって樹脂製接着
剤６の一部が流動する。
【００３３】ところで、本実施形態の半導体装置１おい
ては、上記第１の半導体チップ３の電極パッド３０の周
縁近傍には、保護手段としての上記溝部３４が形成され
ている（図３および図４参照）。このため、上記電極パ
ッド３０に向かって流動してくる樹脂製接着剤６は、上
記溝部３４によってくい止められる。すなわち、流動す
る樹脂製接着剤６が上記溝部３４に入り込み、この溝部
３４内を流動することによって、上記電極パッド３０を
避けて流動させることができる。このように、本実施形
態では、樹脂製接着剤６の流動方向を変化させることに
よって、上記電極パッド上に樹脂製接着剤６が乗り上が
ってしまうことを回避することができる。
【００３４】また、樹脂製接着剤６として、上記第１の
半導体チップ３が加熱されている温度程度、あるいはそ
れ以下の温度で硬化するものを用いた場合には、樹脂製
接着剤６が上記溝部３４に入り込み、この溝部３４内を
流動している間にも硬化し始めて粘性が高くなる。この
ため、上記電極パッド３０上に樹脂製接着剤６が乗り上
がる前に、上記溝部３４において樹脂製接着剤６の流動
が停滞し、ついには硬化することとなる。このように、
樹脂製接着剤６として上記第１の半導体チップ３が加熱
されている温度程度で硬化するものを用いた場合には、
より良好に上記電極パッド３０が樹脂製接着剤６によっ
て覆われてしまうことを回避することができる。
【００３５】以上に説明したことから明らかなように、
本実施形態によれば、上記電極パッド３０が樹脂製接着
剤６によって覆われてしまうことが上記保護手段として
の溝部３４によって回避されているので、引き続いて行
なわれるワイヤボンディングを所望通りに行なうことが
できる。このため、ワイヤボンディングによって、上記
第１の半導体チップ３が上記フイルム基板２と電気的に
導通された場合には、ワイヤ５の端部と上記電極パッド
３０とが良好に接続されることになる。すなわち、樹脂
製接着剤６によって覆われていない電極パッド３０上に
ワイヤボンディングを行なうことになるので、ワイヤ５
と電極パッド３０とが接続された状態においては、これ
らの間に樹脂製接着剤６が介在することはなく、衝撃な
どの外的な力によっては容易に短絡しない良好な接続状
態が維持されている。
【００３６】もちろん、本願発明は、上述した実施形態
には限定されない。たとえば、上記保護手段としての溝
部３４の形態は、図６に例示したような形態であっても
よい。すなわち、環状の溝部３４ａ、円弧状の溝部３４
ｂ、コの字状の溝部３４ｃ、あるいは一文字状の溝部３
４ｄなどであってもよい。なお、上記円弧状の溝部３４
ｂ、コの字状の溝部３４ｃ、あるいは一文字状の溝部３
４ｄにおいては、これらの溝部３４ａ〜３４ｃを、上記
電極パッド３０の周縁における樹脂製接着剤６が流動し
てくる方向と対向する部位の近傍に設けることが好まし
い。
【００３７】また、上記保護手段としては、図７に例示
したように、上記電極パッド３０を覆うようにして形成
された導体バンプ３５ａ〜３５ｄであってもよい。すな
わち、平面視形状が三角形の導体バンプ３５ａ、長円形
の導体バンプ３５ｂ、矩形の導体バンプ３５ｃ、あるい
は五角形の導体バンプ３５ｄなどであってもよい。これ
らのいずれの導体バンプ３５ａ〜３５ｄにおいても、樹
脂製接着剤６が流動してくる方向と対向する部位が、く
の字状あるいは円弧状となるように配置される。
【００３８】このような保護手段では、上記電極パッド
３０が上記導体バンプ３５ａ〜３５ｄによって保護され
るとともに、周りの部分に比較して突出状とされた導体
バンプ３５ａ〜３５ｄには樹脂製接着剤６が乗り上がり
にくいといった利点が得られる。このため、上記第１の
半導体チップ３のフイルム基板２と電気的に導通接続さ
れる部分となる導体バンプ３５ａ〜３５ｄが樹脂製接着
剤６によって覆われてしまうことが回避される。特に、
上記導体バンプの樹脂製接着剤６の流れ方向と対向する
部位をへの字状あるいは円弧状とすれば、上記電極パッ
ド３０に向かって流動してくる樹脂製接着剤６を上記導
体バンプ３５ａ〜３５ｄの左右に分断して流動させるこ
とができ、これにより樹脂流れを上記電極パッド３０を
避けた流れとすることができる。すなわち、上記電極パ
ッド３０あるいは上記導体バンプ３５ａ〜３５ｄ上に樹
脂製接着剤６が乗り上げてしまうことがより良好に回避
され、上記第１の半導体チップ３と上記フイルム基板２
との電気的導通を良好なものとすることができる。
【００３９】また、上記保護手段としては、図８および
図９に示したように、溝部３４と導体バンプ３５とを組
み合わせたものであってもよく、図示しないが上記電極
パッド３０の方向に流動してくる樹脂製接着剤６の流れ
を塞き止めるようにして設けられたダム部であってもよ
い。
【００４０】さらに、上記溝部またはダム部は、図１０
（ａ）〜（ｃ）に示すような構成であってもよい。すな
わち、図１０（ａ）に示すように、上記溝部（ダム部）
３４が上記第１の半導体チップ３における上記第２の半
導体チップ４を接合すべき領域４Ａを囲むようにして形
成されたものも本願発明の適用範囲である。また、図１
０（ｂ）および（ｃ）に示すように、複数個の電極パッ
ド３０の群を１単位として、各単位毎に上記溝部（ダム
部）３４を形成したものであってもよい。特に、図１０
（ｃ）に示した保護手段においては、上記溝部（ダム
部）３４の端部が上記第１の半導体チップ３の周縁端に
まで達しているので、流動してくる樹脂の方向を上記溝
部（ダム部）３４によって変更して流動樹脂を上記第１
の半導体チップ３の側面などに排除することができると
いった利点が得られる。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を表す全体斜
視図である。
【図２】図１のII−II線に沿う断面図である。
【図３】保護手段としての溝部の一例を表す上記半導体
装置の第１の半導体チップの要部拡大斜視図である。
【図４】図３のIV−IV線に沿う断面図である。
【図５】上記第１の半導体チップと第２の半導体チップ
とを接合している状態を表す図である。
【図６】保護手段としての溝部の変形例を表す図であ
る。
【図７】保護手段としてのさまざまな導体バンプを表す
図である。
【図８】上記溝部と上記導体バンプとが組み合わされた
保護手段の一例を表す図である。
【図９】図８のIX−IX線に沿う断面図である。
【図１０】保護手段としての溝部およびダム部の変形例
を表す図である。
【図１１】従来例に係る半導体装置の一例を表す断面図
である。
【図１２】従来例の半導体装置において、フイルム基板
上に実装された半導体チップ上に別の半導体チップを接
合している状態を表す図である。
【図１３】図１２において一点鎖線Ａで囲まれた領域の
拡大図である。
【符号の説明】
１ 半導体装置 ３ 第１の半導体チップ ４ 第２の半導体チップ ６ 樹脂製接着剤 ３０ 電極パッド ３４（３４ａ〜３４ｄ） 溝部（保護手段としての） ３５ａ〜３５ｄ 導体バンプ（保護手段としての）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 25/07 25/18 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 H01L 21/60 H01L 23/12

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 外部との電気的な導通を図るための電極
    パッドが形成された所定の接続対象物上に、樹脂製接着
    材を介して半導体チップが機械的に接合された半導体装
    置であって、 上記接続対象物には、上記半導体チップと上記接続対象
    物とを接合する際に、液状とされた樹脂製接着剤が流動
    させられた場合に、この樹脂製接着剤によって上記電極
    パッドが覆われてしまわないようにするための保護手段
    が設けられており、 上記保護手段は、上記電極パッドの周縁部近傍に形成さ
    れた溝部またはダム部であるとともに、上記溝部または
    ダム部は、各電極パッド毎に設けられていることを特徴
    とする、半導体装置。
  2. 【請求項２】 外部との電気的な導通を図るための電極
    パッドが形成された所定の接続対象物上に、樹脂製接着
    材を介して半導体チップが機械的に接合された半導体装
    置であって、 上記接続対象物には、上記半導体チップと上記接続対象
    物とを接合する際に、液状とされた樹脂製接着剤が流動
    させられた場合に、この樹脂製接着剤によって上記電極
    パッドが覆われてしまわないようにするための保護手段
    が設けられており、 上記保護手段は、上記電極パッドの周縁部近傍に形成さ
    れた溝部またはダム部であるとともに、上記溝部または
    ダム部は、複数個の電極パッドの群を１単位として、各
    単位毎に設けられていることを特徴とする、半導体装
    置。
  3. 【請求項３】 外部との電気的な導通を図るための電極
    パッドが形成された所定の接続対象物上に、樹脂製接着
    材を介して半導体チップが機械的に接合された半導体装
    置であって、 上記接続対象物には、上記半導体チップと上記接続対象
    物とを接合する際に、液状とされた樹脂製接着剤が流動
    させられた場合に、この樹脂製接着剤によって上記電極
    パッドが覆われてしまわないようにするための保護手段
    が設けられており、 上記保護手段は、上記電極パッドを覆うようにして突出
    形成された導体バンプであることを特徴とする、半導体
    装置。
  4. 【請求項４】 上記溝部、ダム部、または導体バンプ
    は、液状とされた樹脂製接着剤の流れ方向と対向する部
    位が、への字状あるいは円弧状とされている、請求項１
    ないし３のいずれかに記載の半導体装置。
  5. 【請求項５】 上記接続対象物は、半導体チップであ
    る、請求項１ないし４のいずれかに記載の半導体装置。
  6. 【請求項６】 外部との電気的な導通を図るための電極
    パッドが形成された所定の接続対象物上に、樹脂製接着
    材を介して半導体チップが機械的に接合された半導体装
    置であって、 上記接続対象物には、上記半導体チップと上記接続対象
    物とを接合する際に、液状とされた樹脂製接着剤が流動
    させられた場合に、この樹脂製接着剤によって上記電極
    パッドが覆われてしまわないようにするための保護手段
    が設けられており、 上記接続対象物は、半導体チップであることを特徴とす
    る、半導体装置。
  7. 【請求項７】 上記保護手段は、上記電極パッドの周縁
    部近傍に形成された溝部またはダム部、あるいは上記電
    極パッドを覆うようにして突出形成された導体バンプで
    ある、請求項６に記載の半導体装置。
  8. 【請求項８】 上記溝部またはダム部は、上記半導体チ
    ップが接合される領域を囲むようにして設けられてい
    る、請求項７に記載の半導体装置。
  9. 【請求項９】 上記溝部またはダム部は、各電極パッド
    毎に設けられ、あるいは複数個の電極パッドの群を１単
    位として、各単位毎に設けられている、請求項７に記載
    の半導体装置。
  10. 【請求項１０】 外部との電気的な導通を図るための電
    極パッドが形成された所定の接続対象物上に、樹脂製接
    着材を介して半導体チップが機械的に接合された半導体
    装置の製造方法であって、 上記接続対象物として、上記半導体チップと上記接続対
    象物とを接合する際に、液状とされた樹脂製接着剤が流
    動させられた場合に、この樹脂製接着剤によって上記電
    極パッドが覆われてしまわないようにするための保護手
    段が設けられたものを用い、かつ、 上記保護手段は、上記電極パッドの周縁部近傍に形成さ
    れた溝部またはダム部、および／または上記電極パッド
    を覆うようにして突出形成された導体バンプであること
    を特徴とする、半導体装置の製造方法。
JP30512797A 1997-11-07 1997-11-07 半導体装置、およびその製造方法 Expired - Fee Related JP3362249B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30512797A JP3362249B2 (ja) 1997-11-07 1997-11-07 半導体装置、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30512797A JP3362249B2 (ja) 1997-11-07 1997-11-07 半導体装置、およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11145183A JPH11145183A (ja) 1999-05-28
JP3362249B2 true JP3362249B2 (ja) 2003-01-07

Family

ID=17941428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30512797A Expired - Fee Related JP3362249B2 (ja) 1997-11-07 1997-11-07 半導体装置、およびその製造方法

Country Status (1)

Country Link
JP (1) JP3362249B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401501B1 (ko) * 2001-04-19 2003-10-17 주식회사 하이닉스반도체 칩 스택 패키지
WO2005076352A1 (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp. 半導体装置および半導体装置の製造方法
WO2007069606A1 (ja) 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
JP5050431B2 (ja) * 2006-07-20 2012-10-17 ソニー株式会社 半導体装置およびその製造方法
JP4978244B2 (ja) * 2007-03-08 2012-07-18 富士通株式会社 半導体装置及びその製造方法
JP4441545B2 (ja) 2007-03-30 2010-03-31 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP5139400B2 (ja) * 2009-11-04 2013-02-06 ラピスセミコンダクタ株式会社 半導体装置の製造方法
CN103180943B (zh) * 2010-11-04 2016-04-13 阿尔卑斯电气株式会社 电子部件模块
JP6125209B2 (ja) * 2012-11-19 2017-05-10 株式会社ジェイデバイス 半導体装置及びその製造方法
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
WO2018074581A1 (ja) * 2016-10-21 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 電子基板、および電子装置
US10891999B1 (en) * 2019-06-19 2021-01-12 Western Digital Technologies, Inc. Perpendicular SOT MRAM

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269945A (ja) * 1988-09-05 1990-03-08 Hitachi Ltd 半導体装置及びその製造方法
JP2804146B2 (ja) * 1990-03-16 1998-09-24 株式会社東芝 リードフレームおよび半導体装置
JPH04242942A (ja) * 1991-01-08 1992-08-31 Seiko Instr Inc 半導体装置
JPH06120418A (ja) * 1992-10-07 1994-04-28 Nec Corp 混成集積回路の製造方法

Also Published As

Publication number Publication date
JPH11145183A (ja) 1999-05-28

Similar Documents

Publication Publication Date Title
JP2571024B2 (ja) マルチチップモジュール
KR0141067B1 (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
US5867368A (en) Mounting for a semiconductor integrated circuit device
US5998241A (en) Semiconductor device and method of manufacturing the same
US5147210A (en) Polymer film interconnect
US7015070B2 (en) Electronic device and a method of manufacturing the same
JP3362249B2 (ja) 半導体装置、およびその製造方法
JP2001516957A (ja) フリップチップ光集積回路装置用の接着材固着手段を備えたアパーチャカバーを有する実装具
JPH0855938A (ja) 半導体装置及びその製造方法
EP0543635A2 (en) A method for mounting a wiring board on a liquid crystal display substrate
US6013944A (en) Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board
JP3397852B2 (ja) チップ・オン・ボード組立体およびその製造方法
JP2830351B2 (ja) 半導体装置の接続方法
JPH0777228B2 (ja) テ−プキヤリア
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JP3332555B2 (ja) 半導体装置およびその製造方法
JP3015273B2 (ja) Ｉｃチップの実装方法
JP2001223241A (ja) 半導体実装構造
JP2001035886A (ja) 半導体装置及びその製造方法
JPH04171970A (ja) 半導体装置
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
JPH10233401A (ja) 半導体装置
JP3274533B2 (ja) 半導体素子
JP3676590B2 (ja) 半導体装置
JP2004071906A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees