JPH0269945A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0269945A JPH0269945A JP63221693A JP22169388A JPH0269945A JP H0269945 A JPH0269945 A JP H0269945A JP 63221693 A JP63221693 A JP 63221693A JP 22169388 A JP22169388 A JP 22169388A JP H0269945 A JPH0269945 A JP H0269945A
- Authority
- JP
- Japan
- Prior art keywords
- gel
- outflow prevention
- semiconductor device
- prevention dam
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 139
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000008188 pellet Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 238000005219 brazing Methods 0.000 claims abstract description 36
- 229910000679 solder Inorganic materials 0.000 claims abstract description 24
- 230000002265 prevention Effects 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 65
- 239000011368 organic material Substances 0.000 claims description 11
- 238000002844 melting Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 10
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229920002379 silicone rubber Polymers 0.000 claims description 3
- 239000004945 silicone rubber Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims description 2
- 230000003449 preventive effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 26
- 229920001296 polysiloxane Polymers 0.000 description 8
- 238000004080 punching Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052863 mullite Inorganic materials 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920003225 polyurethane elastomer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、フェースダウンボ
ンディング（Ｆａｃｅ ｄｏｔａｎ ｂｏｎｄｉｎｇ）
方式を採用する半導体装置に適用して有効な技術に関す
るものである。
ンディング（Ｆａｃｅ ｄｏｔａｎ ｂｏｎｄｉｎｇ）
方式を採用する半導体装置に適用して有効な技術に関す
るものである。
フェースダウンボンディング方式を採用する半導体装置
は搭載基板の搭載面に突起電極を介在させて半導体ペレ
ットを搭載している。突起電極は半田（金属ろう材）で
形成されている。突起電極の一端側は搭載基板の搭載面
に形成された電極に固着されている。突起電極の他端側
は半導体ペレットの外部端子（ポンディングパッド）に
固着されている。
は搭載基板の搭載面に突起電極を介在させて半導体ペレ
ットを搭載している。突起電極は半田（金属ろう材）で
形成されている。突起電極の一端側は搭載基板の搭載面
に形成された電極に固着されている。突起電極の他端側
は半導体ペレットの外部端子（ポンディングパッド）に
固着されている。
フェースダウンボンディング方式を採用する半導体装置
は、半導体ペレットの素子形成面の実質的に全域に突起
電極を配列できるので、多ピン化（多端子化）を図るこ
とができる特徴がある。また、フェースダウンボンディ
ング方式を採用する半導体装置はワイヤボンディング方
式を採用する半導体装置のようにワイヤを引き回す領域
がないので小型化を図ることができる特徴がある。
は、半導体ペレットの素子形成面の実質的に全域に突起
電極を配列できるので、多ピン化（多端子化）を図るこ
とができる特徴がある。また、フェースダウンボンディ
ング方式を採用する半導体装置はワイヤボンディング方
式を採用する半導体装置のようにワイヤを引き回す領域
がないので小型化を図ることができる特徴がある。
本発明者が開発中のフェースダウンボンディング方式を
採用する半導体装置は、公知の技術ではないが、先に本
願出願人により出願された特願昭６２−７１４０８号に
記載されている。この半導体装置は、搭載基板と半導体
ペレットとの間にシリコーンゲルが充填されている。シ
リコーンゲルは、少なくとも半導体ペレットの素子形成
面を被覆するように充填され、主に半導体ペレットの耐
湿性を向上している。シリコーンゲルは、流動性を有し
ているので、半導体ペレット、搭載基板、突起電極の夫
々の温度サイクルによる膨張収縮に順応することができ
る。つまり、シリコーンゲルは、突起電極、突起電極と
搭載基板又は半導体ペレットとの接続部分の夫々におい
て温度サイクル（熱膨張係数差）による断線を防止する
ことができる。
採用する半導体装置は、公知の技術ではないが、先に本
願出願人により出願された特願昭６２−７１４０８号に
記載されている。この半導体装置は、搭載基板と半導体
ペレットとの間にシリコーンゲルが充填されている。シ
リコーンゲルは、少なくとも半導体ペレットの素子形成
面を被覆するように充填され、主に半導体ペレットの耐
湿性を向上している。シリコーンゲルは、流動性を有し
ているので、半導体ペレット、搭載基板、突起電極の夫
々の温度サイクルによる膨張収縮に順応することができ
る。つまり、シリコーンゲルは、突起電極、突起電極と
搭載基板又は半導体ペレットとの接続部分の夫々におい
て温度サイクル（熱膨張係数差）による断線を防止する
ことができる。
このフェースダウンボンディング方式を採用する半導体
装置は、前述のようにシリコーンゲルが流動性を有して
いるので、シリコーンゲルの流出を防止するゲル流出防
止ダムを設けている。ゲル流出防止ダムは搭載基板の搭
載面の周囲に半導体ペレットの周囲を囲むように設けら
れている。ゲル流出防止ダムはリング状（平面は方形状
）の金属板で形成され、この金属板は搭載基板の搭載面
に接着剤で固着されている。このゲル流出防止ダムであ
る金属板は打抜き法で形成されている。
装置は、前述のようにシリコーンゲルが流動性を有して
いるので、シリコーンゲルの流出を防止するゲル流出防
止ダムを設けている。ゲル流出防止ダムは搭載基板の搭
載面の周囲に半導体ペレットの周囲を囲むように設けら
れている。ゲル流出防止ダムはリング状（平面は方形状
）の金属板で形成され、この金属板は搭載基板の搭載面
に接着剤で固着されている。このゲル流出防止ダムであ
る金属板は打抜き法で形成されている。
また、フェースダウンボンディング方式を採用する半導
体装置は、半導体ペレットの裏面から直接或は放熱フィ
ンを通して半導体ペレットの動作で発生する熱を放出す
ることができる。つまり、この種の半導体装置は、放熱
性が良いので、発熱量の大きな論理ＬＳＩやメモリ付論
理ＬＳＩ等の半導体ペレットを搭載する場合に最適であ
る。
体装置は、半導体ペレットの裏面から直接或は放熱フィ
ンを通して半導体ペレットの動作で発生する熱を放出す
ることができる。つまり、この種の半導体装置は、放熱
性が良いので、発熱量の大きな論理ＬＳＩやメモリ付論
理ＬＳＩ等の半導体ペレットを搭載する場合に最適であ
る。
前述の開発中のフェースダウンボンディング方式を採用
する半導体装置において、本発明者は次のような問題点
が生じることを見出した。
する半導体装置において、本発明者は次のような問題点
が生じることを見出した。
フェースダウンボンディング方式を採用する半導体装置
の半導体ペレットは一辺を８．０〜１４゜０ ［ｍｍｌ
とする平面が方形状で構成されている。搭載基板は９．
０〜１５ 、０ ［ｍｍｌとする平面が方形状で構成さ
れている。シリコーンゲルの流出を防止するゲル流出防
止ダムは約０．２〜０ 、３ ［ｍｍｌの厚さの金属板
を打抜いてリング状に形成している。
の半導体ペレットは一辺を８．０〜１４゜０ ［ｍｍｌ
とする平面が方形状で構成されている。搭載基板は９．
０〜１５ 、０ ［ｍｍｌとする平面が方形状で構成さ
れている。シリコーンゲルの流出を防止するゲル流出防
止ダムは約０．２〜０ 、３ ［ｍｍｌの厚さの金属板
を打抜いてリング状に形成している。
ゲル流出防止ダムは、搭載基板の搭載面に密着するよう
に、金属板の打抜きの際に変形しない適度な機械的強度
を確保する必要がある。また、ゲル流出防止ダムは打抜
き加工を容易に行うことができる必要がある。このよう
な技術的な制限により、ゲル流出防止ダムは １ 、０
［ｍｍ１以上の幅寸法で構成しなくてはならない。こ
のため、搭載基板の搭載面のゲル流出防止ダムを配置す
る領域が０．５［ｍｍｌと小さいにもかかわらず、ゲル
流出防止ダムのサイズが大きいので、ゲル流出防止ダム
を搭載することができないという問題点があった。また
、ゲル流出防止ダムを無理に形成すると搭載基板のサイ
ズが増大するので、フェースダウンボンディング方式を
採用する半導体装置が大型になるという問題点があった
。
に、金属板の打抜きの際に変形しない適度な機械的強度
を確保する必要がある。また、ゲル流出防止ダムは打抜
き加工を容易に行うことができる必要がある。このよう
な技術的な制限により、ゲル流出防止ダムは １ 、０
［ｍｍ１以上の幅寸法で構成しなくてはならない。こ
のため、搭載基板の搭載面のゲル流出防止ダムを配置す
る領域が０．５［ｍｍｌと小さいにもかかわらず、ゲル
流出防止ダムのサイズが大きいので、ゲル流出防止ダム
を搭載することができないという問題点があった。また
、ゲル流出防止ダムを無理に形成すると搭載基板のサイ
ズが増大するので、フェースダウンボンディング方式を
採用する半導体装置が大型になるという問題点があった
。
本発明の目的は、ゲル流出防止ダムで規定された領域に
ゲルが充填されたフェースダウンボンディング方式を採
用する半導体装置の小型化又は高密度実装化を図ること
が可能な技術に提供することにある。
ゲルが充填されたフェースダウンボンディング方式を採
用する半導体装置の小型化又は高密度実装化を図ること
が可能な技術に提供することにある。
本発明の他の目的は、前記ゲル流出防止ダムの寸法の制
御性を向上することが可能な技術を提供することにある
。
御性を向上することが可能な技術を提供することにある
。
本発明の他の目的は、前記フェースダウンボンディング
方式を採用する半導体装置の製造工程上の歩留り（組立
工程上の歩留り）を向上することが可能な技術を提供す
ることにある。
方式を採用する半導体装置の製造工程上の歩留り（組立
工程上の歩留り）を向上することが可能な技術を提供す
ることにある。
本発明の他の目的は、前記フェースダウンボンディング
方式を採用する半導体装置の製造工程数を低減する（組
立工程数を低減する）ことが可能な技術を提供すること
にある。
方式を採用する半導体装置の製造工程数を低減する（組
立工程数を低減する）ことが可能な技術を提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
（１）フェースダウンボンディング方式を採用する半導
体装置において、ゲル流出防止ダムを金属ろう材で構成
する。このゲル流出防止ダムは金属ろう材で形成された
プリフォームをリフローすることにより形成する。
体装置において、ゲル流出防止ダムを金属ろう材で構成
する。このゲル流出防止ダムは金属ろう材で形成された
プリフォームをリフローすることにより形成する。
（２）前記ゲル流出防止ダムを形成するプリフォームは
半田で形成され、この半田で形成されたプリフォームは
搭載基板の搭載面に設けられたメタライズ層上に形成す
る。
半田で形成され、この半田で形成されたプリフォームは
搭載基板の搭載面に設けられたメタライズ層上に形成す
る。
（３）前記フェースダウンボンディング方式を採用する
半導体装置において、突起電極を形成すると共にこの突
起電極を介在させて搭載基板の搭載面に半導体ペレット
を搭載する工程と、ゲル流出防止ダムを形成する工程と
を夫々別工程で行う。
半導体装置において、突起電極を形成すると共にこの突
起電極を介在させて搭載基板の搭載面に半導体ペレット
を搭載する工程と、ゲル流出防止ダムを形成する工程と
を夫々別工程で行う。
（４）前記フェースダウンボンディング方式を採用する
半導体装置において、突起電極を形成すると共にこの突
起電極を介在させて搭載基板の搭載面に半導体ペレット
を搭載する工程と、ゲル流出防止ダムを形成する工程と
を同一工程で行う。
半導体装置において、突起電極を形成すると共にこの突
起電極を介在させて搭載基板の搭載面に半導体ペレット
を搭載する工程と、ゲル流出防止ダムを形成する工程と
を同一工程で行う。
（５）フェースダウンボンディング方式を採用する半導
体装置において、ゲル流出防止ダムをシリンジで塗布し
た後に硬化させた有機材で構成する。
体装置において、ゲル流出防止ダムをシリンジで塗布し
た後に硬化させた有機材で構成する。
上述した手段（１）によれば、前記プリフォームはりフ
ローで形状を修正するために変形に関係なく細い寸法で
打抜き加工することができるので、ゲル流出防止ダムの
幅寸法を縮小し、半導体装置の小型化又は高密度実装化
を図ることができる。
ローで形状を修正するために変形に関係なく細い寸法で
打抜き加工することができるので、ゲル流出防止ダムの
幅寸法を縮小し、半導体装置の小型化又は高密度実装化
を図ることができる。
前記手段（２）によれば、前記プリフォームの形状の修
正がメタライズ層の範囲内において行われるので、ゲル
流出防止ダムの寸法の制御性を向上することができる。
正がメタライズ層の範囲内において行われるので、ゲル
流出防止ダムの寸法の制御性を向上することができる。
前記手段（３）によれば、前記突起電極を形成しかつ搭
載基板に半導体ペレットを搭載する工程とゲル流出防止
ダムを形成する工程との夫々を個々に最適化することが
できるので、製造工程上の歩留りを向上することができ
る。
載基板に半導体ペレットを搭載する工程とゲル流出防止
ダムを形成する工程との夫々を個々に最適化することが
できるので、製造工程上の歩留りを向上することができ
る。
前記手段（４）によれば、前記突起電極を形成しかつ搭
載基板に半導体ペレットを搭載する工程でゲル流出防止
ダムを形成することができるので、ゲル流出防止ダムを
形成する工程に相当する分、製造工程数を低減すること
ができる。
載基板に半導体ペレットを搭載する工程でゲル流出防止
ダムを形成することができるので、ゲル流出防止ダムを
形成する工程に相当する分、製造工程数を低減すること
ができる。
前記手段（５）によれば、前記シリンジのノズル径に規
定された細い寸法でゲル流出防止ダムを形成するので、
ゲル流出防止ダムの幅寸法を縮小し、半導体装置の小型
化又は高密度実装化を図ることができる。また、前記ゲ
ル流出防止ダムは有機材で形成され、金属ろう材で使用
されるメタライズ層が不要となるので、製造工程数を低
減することができる。
定された細い寸法でゲル流出防止ダムを形成するので、
ゲル流出防止ダムの幅寸法を縮小し、半導体装置の小型
化又は高密度実装化を図ることができる。また、前記ゲ
ル流出防止ダムは有機材で形成され、金属ろう材で使用
されるメタライズ層が不要となるので、製造工程数を低
減することができる。
以下、本発明の構成について、フェースダウンボンディ
ング方式を採用する小型の半導体装置に本発明を適用し
た一実施例とともに説明する。
ング方式を採用する小型の半導体装置に本発明を適用し
た一実施例とともに説明する。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
（実施例Ｉ）
本発明の実施例■であるフェースダウンボンディング方
式を採用する半導体装置の概略構成を第１図（要部断面
図）で示す。
式を採用する半導体装置の概略構成を第１図（要部断面
図）で示す。
第１図に示すように、フェースダウンボンディング方式
を採用する半導体装置は、搭載基板１の搭載面に突起電
極（バンプ電極又はＣＣＢ電極）４を介在させて半導体
ペレット（半導体チップ）２を搭載している。この種の
半導体装置はり一ドレスチップキャリア（又はマイクロ
チップキャリア）方式で構成されている。
を採用する半導体装置は、搭載基板１の搭載面に突起電
極（バンプ電極又はＣＣＢ電極）４を介在させて半導体
ペレット（半導体チップ）２を搭載している。この種の
半導体装置はり一ドレスチップキャリア（又はマイクロ
チップキャリア）方式で構成されている。
前記搭載基板１は例えば−辺が９．０〜１５．０［ｍｍ
］程度の平面が方形状で構成され、厚さは例えば１ 、
Ｏ［ｍｍｌで構成されている。搭載基板１は３゜６Ｘ
１０−”〜４．５ Ｘ １０−’［Ｋ−’コ程度の線膨
張係数を有するムライト材で形成されている。ムライト
材はＳｉＯ□とＡｇ２Ｏ３との化合物である。つまり、
半導体ペレット２が３．６ Ｘ １０−’［Ｋ−１コ程
度の線膨張係数を有する珪素（Ｓｊ、）で形成されてい
るので、搭載基板１は半導体ペレット２との間の線膨張
係数差を小さくするように構成されている。また、搭載
基板１は、前記ムライト材の他に、シリコンカーバイト
（Ｓ ｉ Ｃ）材、コージェライト材、アルミニウムナ
イトライド（Ａ Ｑ Ｎ）材等で形成してもよい。
］程度の平面が方形状で構成され、厚さは例えば１ 、
Ｏ［ｍｍｌで構成されている。搭載基板１は３゜６Ｘ
１０−”〜４．５ Ｘ １０−’［Ｋ−’コ程度の線膨
張係数を有するムライト材で形成されている。ムライト
材はＳｉＯ□とＡｇ２Ｏ３との化合物である。つまり、
半導体ペレット２が３．６ Ｘ １０−’［Ｋ−１コ程
度の線膨張係数を有する珪素（Ｓｊ、）で形成されてい
るので、搭載基板１は半導体ペレット２との間の線膨張
係数差を小さくするように構成されている。また、搭載
基板１は、前記ムライト材の他に、シリコンカーバイト
（Ｓ ｉ Ｃ）材、コージェライト材、アルミニウムナ
イトライド（Ａ Ｑ Ｎ）材等で形成してもよい。
半導体ペレット２は前述のように単結晶の珪素基板で形
成されている。半導体ペレット２は一辺が８．０〜１４
、０ ［ｍｍ］程度の平面が方形状で構成され、厚さ
は例えば０ 、５ ［ｍｍ１程度で構成されている。半
導体ペレット２は搭載基板１の搭載面に半導体素子形成
面を対向させている。半導体ペレット２は、これに限定
されないが、バイポーラトランジスタ又は及び相補型Ｍ
ＩＳＦＥＴを主体に構成された論理ＬＳＩ或はメモリ付
論理ＬＳＩである。
成されている。半導体ペレット２は一辺が８．０〜１４
、０ ［ｍｍ］程度の平面が方形状で構成され、厚さ
は例えば０ 、５ ［ｍｍ１程度で構成されている。半
導体ペレット２は搭載基板１の搭載面に半導体素子形成
面を対向させている。半導体ペレット２は、これに限定
されないが、バイポーラトランジスタ又は及び相補型Ｍ
ＩＳＦＥＴを主体に構成された論理ＬＳＩ或はメモリ付
論理ＬＳＩである。
前記突起電極４は金属ろう材例えば半田で形成されてい
る。突起電極４として使用される半田は、半導体装置を
後述するプリント配線基板１０に実装する際に熔融せず
、しかも半導体ペレット２の配線材料（Ａ Ｑ 、Ａ
トＣｕ 、Ａ Ｑ−Ｃｕ−８ｉ等）が溶融しない溶融温
度（リフロー）範囲で形成する。すなわち、突起電極４
は、例えばｐｂが９５〜９７［％コで残りがＳｎで形成
された。約３００ ［℃］前後の溶融温度を有する半田
で形成する。この突起電極４は、例えば０．１〜０．２
［ｍｍ１程度の幅寸法と０．０５〜０．１５［ｍｍ］
程度の高さを有する略球形状で形成されている。
る。突起電極４として使用される半田は、半導体装置を
後述するプリント配線基板１０に実装する際に熔融せず
、しかも半導体ペレット２の配線材料（Ａ Ｑ 、Ａ
トＣｕ 、Ａ Ｑ−Ｃｕ−８ｉ等）が溶融しない溶融温
度（リフロー）範囲で形成する。すなわち、突起電極４
は、例えばｐｂが９５〜９７［％コで残りがＳｎで形成
された。約３００ ［℃］前後の溶融温度を有する半田
で形成する。この突起電極４は、例えば０．１〜０．２
［ｍｍ１程度の幅寸法と０．０５〜０．１５［ｍｍ］
程度の高さを有する略球形状で形成されている。
突起電極４の上側は半導体ペレット２の半導体素子形成
面の略全域に設けられた図示しない外部端子（ポンディ
ングパッド）に固着されている。半導体ペレット２の外
部端子は半導体ペレット２で使用される配線材料と同一
配線材料で構成されている。突起電極４の下側は搭載基
板１の搭載面に半導体ペレット２の外部端子の配列に対
応して配列されたメタライズ電極層３Ａに固着されてい
る。
面の略全域に設けられた図示しない外部端子（ポンディ
ングパッド）に固着されている。半導体ペレット２の外
部端子は半導体ペレット２で使用される配線材料と同一
配線材料で構成されている。突起電極４の下側は搭載基
板１の搭載面に半導体ペレット２の外部端子の配列に対
応して配列されたメタライズ電極層３Ａに固着されてい
る。
メタライズ電極層３Ａは、これに限定されないが、搭載
基板１の搭載面側からＷ膜、Ｎｉ膜、Ａｕ膜の夫々を順
次積層した複合膜で構成されている。
基板１の搭載面側からＷ膜、Ｎｉ膜、Ａｕ膜の夫々を順
次積層した複合膜で構成されている。
Ｗ膜は、搭載基板１とＮｉ膜との接着強度を高めるため
に設けられ、例えば１０［μｍ］程度の膜厚で形成する
。Ｎｉ膜は、突起電極（半田）４内にＡＵ膜の大半が溶
は込むので突起電極４との実質的な接着強度を高めるた
めに設けられ、例えば４〜５［μｍ］程度の膜厚で形成
する。Ａｕ膜は、突起電極４とのボンダビリティを向上
するために設けられ、例えば０．１〜０．３［μｍ］程
度の膜厚で形成する。なお、前記半導体ペレット２の外
部端子の表面には図示していないがメタライズ電極層３
Ａと同様の複合膜を設けている。
に設けられ、例えば１０［μｍ］程度の膜厚で形成する
。Ｎｉ膜は、突起電極（半田）４内にＡＵ膜の大半が溶
は込むので突起電極４との実質的な接着強度を高めるた
めに設けられ、例えば４〜５［μｍ］程度の膜厚で形成
する。Ａｕ膜は、突起電極４とのボンダビリティを向上
するために設けられ、例えば０．１〜０．３［μｍ］程
度の膜厚で形成する。なお、前記半導体ペレット２の外
部端子の表面には図示していないがメタライズ電極層３
Ａと同様の複合膜を設けている。
このように構成されるフェースダウンボンディング方式
を採用する半導体装置は、同第１図に示すように、ゲル
流出防止ダム５で周囲を規定された領域内にゲル６が充
填されている。
を採用する半導体装置は、同第１図に示すように、ゲル
流出防止ダム５で周囲を規定された領域内にゲル６が充
填されている。
前記ゲル６は、少なくとも半導体ペレット２の半導体素
子形成面を被覆し、半導体ペレット２の耐湿性を向上す
るように搭載基板１と半導体ペレット２との間部に充填
されている。ゲル６は、流動性を有し、搭載基板１、半
導体ペレット２、突起電極４の夫々の温度サイクルによ
る膨張及び収縮に順応するようになっている。つまり、
ゲル６は、突起電極４の断線、突起電極４と搭載基板１
又は半導体ペレット２との接続部分の断線を防止するこ
とができる。ゲル６としては、例えばシリコーンゲル、
ポリウレタンゲル等を使用する。
子形成面を被覆し、半導体ペレット２の耐湿性を向上す
るように搭載基板１と半導体ペレット２との間部に充填
されている。ゲル６は、流動性を有し、搭載基板１、半
導体ペレット２、突起電極４の夫々の温度サイクルによ
る膨張及び収縮に順応するようになっている。つまり、
ゲル６は、突起電極４の断線、突起電極４と搭載基板１
又は半導体ペレット２との接続部分の断線を防止するこ
とができる。ゲル６としては、例えばシリコーンゲル、
ポリウレタンゲル等を使用する。
搭載基板１と半導体ペレット２との間部から外部にゲル
６が流出しないように、搭載基板１及び半導体ペレット
２の周囲に封止材７が設けられている（コーティングさ
れている）。封止材７はゲル６の流動性に対応するよう
に弾力性を有している。
６が流出しないように、搭載基板１及び半導体ペレット
２の周囲に封止材７が設けられている（コーティングさ
れている）。封止材７はゲル６の流動性に対応するよう
に弾力性を有している。
封止材７は例えばシリコーンゴム、ポリウレタンゴム等
で形成する。
で形成する。
前記ゲル流出防止ダム５は半導体ペレット２の周囲を取
り囲むように搭載基板１の搭載面の周囲に設けられてい
る。したがって、ゲル流出防止ダム５は平面が方形状の
リング状で構成されている。
り囲むように搭載基板１の搭載面の周囲に設けられてい
る。したがって、ゲル流出防止ダム５は平面が方形状の
リング状で構成されている。
ゲル流出防止ダム５は、金属ろう材で形成されたプリフ
ォーム（予じめ成型された金属ろう材）をリフロー（溶
融）することによって形成されている。
ォーム（予じめ成型された金属ろう材）をリフロー（溶
融）することによって形成されている。
このゲル流出防止ダム５を形成するプリフォームは例え
ば半田で形成し、この半田は搭載基板１の搭載面に設け
られたメタライズ層３Ｂ上に形成されている。メタライ
ズ層３Ｂは前記メタライズ電極層３Ａと同一製造工程で
形成されている。
ば半田で形成し、この半田は搭載基板１の搭載面に設け
られたメタライズ層３Ｂ上に形成されている。メタライ
ズ層３Ｂは前記メタライズ電極層３Ａと同一製造工程で
形成されている。
前記ゲル流出防止ダム５を形成するプリフォーム５Ａは
、第２図（打抜き作業を示す要部斜視図）に示すように
、ロール状に巻かれた長尺テープ状の金属ろう材５Ｂを
引き出して打抜部材１２で打抜くことにより形成されて
いる。プリフォーム５Ａは、後にリフローによって形状
を修正するので、変形しない程度の機械的強度を確保す
る必要がなく、非常に細い形状で打抜くことができる。
、第２図（打抜き作業を示す要部斜視図）に示すように
、ロール状に巻かれた長尺テープ状の金属ろう材５Ｂを
引き出して打抜部材１２で打抜くことにより形成されて
いる。プリフォーム５Ａは、後にリフローによって形状
を修正するので、変形しない程度の機械的強度を確保す
る必要がなく、非常に細い形状で打抜くことができる。
例えば、プリフォーム５Ａは０．２５〜０．５０［ｍｍ
１程度の厚さの金属ろう材５Ｂを０．４〜０ 、５ ［
ｍｍ］程度の幅寸法で打抜くことができる。このような
寸法で打抜かれたプリフォーム５Ａを使用した場合、ゲ
ル流出防止ダム５は、０．４〜０ 、６ ［ｍｍ］程度
の幅寸法で０．４〜０ 、５ ［ｍｍ１程度の高さを有
して形成することができる。
１程度の厚さの金属ろう材５Ｂを０．４〜０ 、５ ［
ｍｍ］程度の幅寸法で打抜くことができる。このような
寸法で打抜かれたプリフォーム５Ａを使用した場合、ゲ
ル流出防止ダム５は、０．４〜０ 、６ ［ｍｍ］程度
の幅寸法で０．４〜０ 、５ ［ｍｍ１程度の高さを有
して形成することができる。
前記ゲル流出防止ダム５は半田の表面張力（水の約１０
倍）によりある程度の高さを規定することができるので
、供給される半田の量（体積）によりゲル流出防止ダム
５の高さの制御を行うことができる。例えば、ゲル流出
防止ダム５を高くする場合は、プリフォーム５Ａの厚さ
を厚くして半田の供給量を増加すればよい。半田は下地
のメタライズ層３Ｂの表面上に濡れ広がりメタライズ層
３Ｂで規定された範囲を越えて濡れ広がらない。したが
って、ゲル流出防止ダム５の幅寸法は実質的に下地のメ
タライズ層３Ｂの幅寸法により規定され制御されている
。
倍）によりある程度の高さを規定することができるので
、供給される半田の量（体積）によりゲル流出防止ダム
５の高さの制御を行うことができる。例えば、ゲル流出
防止ダム５を高くする場合は、プリフォーム５Ａの厚さ
を厚くして半田の供給量を増加すればよい。半田は下地
のメタライズ層３Ｂの表面上に濡れ広がりメタライズ層
３Ｂで規定された範囲を越えて濡れ広がらない。したが
って、ゲル流出防止ダム５の幅寸法は実質的に下地のメ
タライズ層３Ｂの幅寸法により規定され制御されている
。
ゲル流出防止ダム５は、前記突起電極４と同一の半田、
又は例えばｐｂが８５〜９０［％］で残りがＳｎで形成
された、約２８０−２９０［’Ｃ］の溶融温度を有する
半田で形成する。後述するが、前者の場合はゲル流出防
止ダム５は突起電極４と同一製造工程（組立工程）で形
成される。後者の場合はゲル流出防止ダム５は突起電極
４と別の製造工程（組立工程）で形成される。また、ゲ
ル流出防止ダム５は、例えばＡｇが５［％］で残りがＳ
ｎで形成された、約２５０［℃コの溶融温度を有する半
田で形成してもよい。
又は例えばｐｂが８５〜９０［％］で残りがＳｎで形成
された、約２８０−２９０［’Ｃ］の溶融温度を有する
半田で形成する。後述するが、前者の場合はゲル流出防
止ダム５は突起電極４と同一製造工程（組立工程）で形
成される。後者の場合はゲル流出防止ダム５は突起電極
４と別の製造工程（組立工程）で形成される。また、ゲ
ル流出防止ダム５は、例えばＡｇが５［％］で残りがＳ
ｎで形成された、約２５０［℃コの溶融温度を有する半
田で形成してもよい。
前記フェースダウンボンディング方式を採用する半導体
装置は、半導体ペレット２の裏面に接着層８を介在させ
て放熱フィン９が設けられている。
装置は、半導体ペレット２の裏面に接着層８を介在させ
て放熱フィン９が設けられている。
半導体ペレット２は、キャップ等で封止されないので、
裏面に直接放熱フィン９を取り付けることができ、半導
体素子の動作で発生する熱を効率良く外部に放出するこ
とができる。なお、本実施例のフェースダウンボンディ
ング方式を採用する半導体装置は小型であるので半導体
ペレット２の裏面に１個の放熱フィン９が設けられてい
るが、大型の半導体装置は、搭載基板１の搭載面に複数
の半導体ペレット２を搭載し、これら複数の半導体ペレ
ット２の裏面に接触する１個の大型の放熱フィン９を設
けている。
裏面に直接放熱フィン９を取り付けることができ、半導
体素子の動作で発生する熱を効率良く外部に放出するこ
とができる。なお、本実施例のフェースダウンボンディ
ング方式を採用する半導体装置は小型であるので半導体
ペレット２の裏面に１個の放熱フィン９が設けられてい
るが、大型の半導体装置は、搭載基板１の搭載面に複数
の半導体ペレット２を搭載し、これら複数の半導体ペレ
ット２の裏面に接触する１個の大型の放熱フィン９を設
けている。
このフェースダウンボンディング方式を採用する半導体
装置は実装用突起電極１１を介在させてプリント配線基
板１０の実装面に実装されている。プリント配線基板１
０は、例えばエポキシ系樹脂で形成され、表面又は及び
裏面又は及び内部に配線層を有している。実装用突起電
極１１は、フェースダウンボンディング方式を採用する
半導体装置の突起電極４が溶融しない溶融温度範囲を有
する金属ろう材で形成されている。実装用突起電極１１
は、例えばｐｂが約６０［％コでＳｎが約４．０［％〕
で形成され、１８０〜１８５［℃］の溶融温度を有する
半田で形成する。
装置は実装用突起電極１１を介在させてプリント配線基
板１０の実装面に実装されている。プリント配線基板１
０は、例えばエポキシ系樹脂で形成され、表面又は及び
裏面又は及び内部に配線層を有している。実装用突起電
極１１は、フェースダウンボンディング方式を採用する
半導体装置の突起電極４が溶融しない溶融温度範囲を有
する金属ろう材で形成されている。実装用突起電極１１
は、例えばｐｂが約６０［％コでＳｎが約４．０［％〕
で形成され、１８０〜１８５［℃］の溶融温度を有する
半田で形成する。
このように、フェースダウンボンディング方式を採用す
る半導体装置において、金属ろう材で形成されたプリフ
ォーム５Ａにリフローを施してゲル流出防止ダム５を形
成することにより、前記プリフォーム５Ａはリフローで
形状を修正するために変形に関係なく細い寸法で打抜き
加工することができるので、ゲル流出防止ダム５の幅寸
法を縮小し、半導体装置の小型化又は高密度実装化を図
ることができる。
る半導体装置において、金属ろう材で形成されたプリフ
ォーム５Ａにリフローを施してゲル流出防止ダム５を形
成することにより、前記プリフォーム５Ａはリフローで
形状を修正するために変形に関係なく細い寸法で打抜き
加工することができるので、ゲル流出防止ダム５の幅寸
法を縮小し、半導体装置の小型化又は高密度実装化を図
ることができる。
また、前記ゲル流出防止ダム５を形成するプリフォーム
５Ａを半田で形成し、この半田で形成されたプリフォー
ム５Ａは搭載基板１の搭載面に設けられたメタライズ層
３Ｂ上に形成することにより、前記プリフォーム５Ａの
形状の修正がメタライズ層３Ｂの範囲内において行われ
るので、ゲル流出防止ダム５の寸法の制御性を向上する
ことができる。
５Ａを半田で形成し、この半田で形成されたプリフォー
ム５Ａは搭載基板１の搭載面に設けられたメタライズ層
３Ｂ上に形成することにより、前記プリフォーム５Ａの
形状の修正がメタライズ層３Ｂの範囲内において行われ
るので、ゲル流出防止ダム５の寸法の制御性を向上する
ことができる。
次に、前記フェースダウンボンディング方式を採用する
半導体装置の製造方法（組立方法）について第３図乃至
第６図（各工程毎に示す要部断面図）を用いて簡単に説
明する。
半導体装置の製造方法（組立方法）について第３図乃至
第６図（各工程毎に示す要部断面図）を用いて簡単に説
明する。
まず、搭載基板１を用意し、第３図に示すように、搭載
基板１の搭載面にメタライズ電極層３Ａ及びメタライズ
層３Ｂを形成する。
基板１の搭載面にメタライズ電極層３Ａ及びメタライズ
層３Ｂを形成する。
次に、搭載基板１の搭載面に配列されたメタライズ電極
層３Ａ上、半導体ペレット２の外部端子上の夫々に金属
ろう材を形成する。この金属ろう材は突起電極４を形成
するようになっている。この後、前記金属ろう材を介在
させ、搭載基板１の搭載面に半導体素子形成面が対向す
るように半導体ペレット２を搭載する。そして、前記金
属ろう材にリフローを施すことにより、第４図に示すよ
うに、前記金属ろう材で突起電極４を形成すると共に、
この突起電極４を介在させて搭載基板１の搭載面に半導
体ペレット２を固着する。この時のりフローは３００［
℃コ前後の温度で行う。
層３Ａ上、半導体ペレット２の外部端子上の夫々に金属
ろう材を形成する。この金属ろう材は突起電極４を形成
するようになっている。この後、前記金属ろう材を介在
させ、搭載基板１の搭載面に半導体素子形成面が対向す
るように半導体ペレット２を搭載する。そして、前記金
属ろう材にリフローを施すことにより、第４図に示すよ
うに、前記金属ろう材で突起電極４を形成すると共に、
この突起電極４を介在させて搭載基板１の搭載面に半導
体ペレット２を固着する。この時のりフローは３００［
℃コ前後の温度で行う。
次に、リフロー後の洗浄を行い、そして、搭載基板１の
メタライズ層３Ｂ上にフラックスを塗布する。この後、
フラックスが塗布されたメタライズ層３Ｂ上に予じめ用
意されたプリフォーム５Ａを載置する。プリフォーム５
Ａは、前述のように多少変形してメタライズ層３Ｂの表
面に密着していない場合でも、後に形状を修正するので
製造上問題はない。
メタライズ層３Ｂ上にフラックスを塗布する。この後、
フラックスが塗布されたメタライズ層３Ｂ上に予じめ用
意されたプリフォーム５Ａを載置する。プリフォーム５
Ａは、前述のように多少変形してメタライズ層３Ｂの表
面に密着していない場合でも、後に形状を修正するので
製造上問題はない。
次に、第５図に示すように、加熱抑圧部材１３を用い、
プリフォーム５Ａにリフローを施と、第６図に示すよう
に、ゲル流出防止ダム５を形成することができる。第５
図に示す加熱抑圧部材１３は、プリフォーム５Ａを溶融
して形状を球形状に修正すると共に、ゲル流出防止ダム
５の高さを制御するように構成されている。このゲル流
出防止ダム５は前述のように約２８０〜２９０［℃コの
溶融温度のりフローで形成する。
プリフォーム５Ａにリフローを施と、第６図に示すよう
に、ゲル流出防止ダム５を形成することができる。第５
図に示す加熱抑圧部材１３は、プリフォーム５Ａを溶融
して形状を球形状に修正すると共に、ゲル流出防止ダム
５の高さを制御するように構成されている。このゲル流
出防止ダム５は前述のように約２８０〜２９０［℃コの
溶融温度のりフローで形成する。
次に、ゲル流出防止ダム５で周囲を規定された領域内に
おいて、搭載基板１の搭載面と半導体ペレット２との間
部にゲル６を充填し、ゲル６をキュアする。
おいて、搭載基板１の搭載面と半導体ペレット２との間
部にゲル６を充填し、ゲル６をキュアする。
次に、前記第１図に示すように、封止材７を塗布し、封
止材７をキュアする。
止材７をキュアする。
これら一連の製造工程を施すことにより、本実施例Ｉの
フェースダウンボンディング方式を採用する半導体装置
は略完成する。この後、前記半導体装置は半導体ペレッ
ト２の裏面に接着層８を介在させて放熱フィン９を取り
付ける。そして、この半導体装置は実装用突起電極１１
を介在させてプリント配線基板１０に実装される。
フェースダウンボンディング方式を採用する半導体装置
は略完成する。この後、前記半導体装置は半導体ペレッ
ト２の裏面に接着層８を介在させて放熱フィン９を取り
付ける。そして、この半導体装置は実装用突起電極１１
を介在させてプリント配線基板１０に実装される。
このように、フェースダウンボンディング方式を採用す
る半導体装置において、金属ろう材（半田）にリフロー
を施して突起電極４を形成すると共にこの突起電極４を
介在させて搭載基板１の搭載面に半導体ペレット２を搭
載する工程と、プリフォーム５Ａにリフローを施してゲ
ル流出防止ダム５を形成する工程とを備えたことにより
（夫々の工程を別工程で行うことにより）、前記突起電
極４を形成しかつ搭載基板１に半導体ペレット２を搭載
する工程、ゲル流出防止ダム５を形成する工程の夫々を
個々に独立的に最適化することができるので、製造工程
上の歩留りを向上することができる。
る半導体装置において、金属ろう材（半田）にリフロー
を施して突起電極４を形成すると共にこの突起電極４を
介在させて搭載基板１の搭載面に半導体ペレット２を搭
載する工程と、プリフォーム５Ａにリフローを施してゲ
ル流出防止ダム５を形成する工程とを備えたことにより
（夫々の工程を別工程で行うことにより）、前記突起電
極４を形成しかつ搭載基板１に半導体ペレット２を搭載
する工程、ゲル流出防止ダム５を形成する工程の夫々を
個々に独立的に最適化することができるので、製造工程
上の歩留りを向上することができる。
また、前記フェースダウンボンディング方式を採用する
半導体装置において、ゲル流出防止ダム５を形成するプ
リフォーム５Ａは、搭載基板１の搭載面に半導体ペレッ
ト５を固着する突起電極４と同一金属ろう材でかつ同一
製造工程で形成することができる。このように、フェー
スダウンボンディング方式を採用する半導体装置におい
て、金属ろう材にリフローを施して突起電極４を形成す
ると共にこの突起電極４を介在させて搭載基板１の搭載
面に半導体ペレット２を搭載する工程と、プリフォーム
５Ａにリフローを施してゲル流出防止ダム５を形成する
工程とを同一工程（リフローを兼用する）で行うことに
より、前記突起電極４を形成しかつ搭載基板１に半導体
ペレット２を搭載する工程でゲル流出防止ダム５を形成
することができるので、ゲル流出防止ダム５を形成する
工程に相当する分、製造工程数を低減することができる
。
半導体装置において、ゲル流出防止ダム５を形成するプ
リフォーム５Ａは、搭載基板１の搭載面に半導体ペレッ
ト５を固着する突起電極４と同一金属ろう材でかつ同一
製造工程で形成することができる。このように、フェー
スダウンボンディング方式を採用する半導体装置におい
て、金属ろう材にリフローを施して突起電極４を形成す
ると共にこの突起電極４を介在させて搭載基板１の搭載
面に半導体ペレット２を搭載する工程と、プリフォーム
５Ａにリフローを施してゲル流出防止ダム５を形成する
工程とを同一工程（リフローを兼用する）で行うことに
より、前記突起電極４を形成しかつ搭載基板１に半導体
ペレット２を搭載する工程でゲル流出防止ダム５を形成
することができるので、ゲル流出防止ダム５を形成する
工程に相当する分、製造工程数を低減することができる
。
（実施例■）
本実施例■は、前記実施例■と異なる方法でゲル流出防
止ダムを形成した、本発明の第２実施例である。
止ダムを形成した、本発明の第２実施例である。
本発明の実施例■であるフェースダウンボンディング方
式を採用する半導体装置の概略構成を第７図（所定の製
造工程における要部断面図）で示す。
式を採用する半導体装置の概略構成を第７図（所定の製
造工程における要部断面図）で示す。
第７図に示すように、フェースダウンボンディング方式
を採用する半導体装置は、搭載基板１の搭載面にシリン
ジ１５で有機材を塗布して硬化させたゲル流出防止ダム
１４が設けられている。
を採用する半導体装置は、搭載基板１の搭載面にシリン
ジ１５で有機材を塗布して硬化させたゲル流出防止ダム
１４が設けられている。
前記シリンジ１５は、図示しないが、コンピュータ制御
等により搭載基板１の搭載面の周囲に沿って自動的に動
くように構成されている。シリンジ１５の内部には有機
材が充填されている。
等により搭載基板１の搭載面の周囲に沿って自動的に動
くように構成されている。シリンジ１５の内部には有機
材が充填されている。
ゲル流出防止ダム１４を形成する有機材は前記シリンジ
１５のノズル１５Ａの先端からノズル１５Ａの細い径に
規定されて注出され搭載基板１の搭載面に塗布される。
１５のノズル１５Ａの先端からノズル１５Ａの細い径に
規定されて注出され搭載基板１の搭載面に塗布される。
有機材としては、エポキシ系樹脂、ポリイミド系樹脂、
シリコーンゴム等を使用する。
シリコーンゴム等を使用する。
また、ゲル流出防止ダム１４はＡｇペースト材等で形成
してもよい。
してもよい。
このように、フェースダウンボンディング方式を採用す
る半導体装置において、ゲル流出防止ダム１４をシリン
ジ１５で塗布した後に硬化させた有機材で構成すること
により、前記シリンジ１５のノズル１５Ａの先端径に規
定された細い寸法でゲル流出防止ダム１４を形成するの
で、ゲル流出防止ダム１４の幅寸法を縮小し、半導体装
置の小型化又は高密度実装化を図ることができる。ゲル
流出防止ダム１４は、例えば０ 、５１：ｍｍ］程度の
幅寸法と０ 、３ ［：ｍｍ］程度の高さで形成するこ
とができる。
る半導体装置において、ゲル流出防止ダム１４をシリン
ジ１５で塗布した後に硬化させた有機材で構成すること
により、前記シリンジ１５のノズル１５Ａの先端径に規
定された細い寸法でゲル流出防止ダム１４を形成するの
で、ゲル流出防止ダム１４の幅寸法を縮小し、半導体装
置の小型化又は高密度実装化を図ることができる。ゲル
流出防止ダム１４は、例えば０ 、５１：ｍｍ］程度の
幅寸法と０ 、３ ［：ｍｍ］程度の高さで形成するこ
とができる。
また、前記ゲル流出防止ダム１４は有機材で形成され、
金属ろう材で使用されるメタライズ層３Ｂが不要となる
ので、メタライズ層３Ｂを形成する工程に相当する分、
製造工程数を低減することができる。
金属ろう材で使用されるメタライズ層３Ｂが不要となる
ので、メタライズ層３Ｂを形成する工程に相当する分、
製造工程数を低減することができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
フェースダウンボンディング方式を採用する半導体装置
の小型化又は高密度実装化を図ることができる。
の小型化又は高密度実装化を図ることができる。
また、前記フェースダウンボンディング方式を採用する
半導体装置で使用されるゲル流出防止ダムの寸法の制御
性を向上することができる。
半導体装置で使用されるゲル流出防止ダムの寸法の制御
性を向上することができる。
また、前記フェースダウンボンディング方式を採用する
半導体装置の製造工程上の歩留りを向上することができ
る。
半導体装置の製造工程上の歩留りを向上することができ
る。
また、前記フェースダウンボンディング方式を採用する
半導体装置の製造工程数を低減することができる。
半導体装置の製造工程数を低減することができる。
第１図は、本発明の実施例■であるフェースダウンボン
ディング方式を採用する半導体装置の概略構成を示す要
部断面図、 第２図は、前記半導体装置のゲル流出防止ダムを形成す
るプリフォームの打抜き作業を示す要部斜視図、 第３図乃至第６図は、前記半導体装置を各工程＝２７− 毎に示す要部断面図、 第７図は、本発明の実施例■であるフェースダウンボン
ディング方式を採用する半導体装置の概略構成を示す所
定の製造工程における要部断面図である。 図中、１・・搭載基板、２・・・半導体ペレット、３Ａ
・・・メタライズ電極層、３Ｂ・・・メタライズ層、４
突起電極、５，１４・・・ゲル流出防止ダム、５Ａ・・
・プリフォーム、５Ｂ・・・金属ろう材、６・・・ゲル
、７・・封止材、９・・・放熱フィン、１１・・・プリ
ント配線基板、１３・・・加熱押圧部材、１５・・・シ
リンジ、１５Ａ・・・ノズルである。
ディング方式を採用する半導体装置の概略構成を示す要
部断面図、 第２図は、前記半導体装置のゲル流出防止ダムを形成す
るプリフォームの打抜き作業を示す要部斜視図、 第３図乃至第６図は、前記半導体装置を各工程＝２７− 毎に示す要部断面図、 第７図は、本発明の実施例■であるフェースダウンボン
ディング方式を採用する半導体装置の概略構成を示す所
定の製造工程における要部断面図である。 図中、１・・搭載基板、２・・・半導体ペレット、３Ａ
・・・メタライズ電極層、３Ｂ・・・メタライズ層、４
突起電極、５，１４・・・ゲル流出防止ダム、５Ａ・・
・プリフォーム、５Ｂ・・・金属ろう材、６・・・ゲル
、７・・封止材、９・・・放熱フィン、１１・・・プリ
ント配線基板、１３・・・加熱押圧部材、１５・・・シ
リンジ、１５Ａ・・・ノズルである。
Claims (1)
- 【特許請求の範囲】 １、搭載基板の搭載面に突起電極を介在させて半導体ペ
レットを搭載し、前記搭載基板の搭載面の周囲に形成さ
れたゲル流出防止ダムに規定された領域内にゲルを充填
した半導体装置であって、前記ゲル流出防止ダムを金属
ろう材で構成したことを特徴とする半導体装置。 ２、前記ゲル流出防止ダムは、金属ろう材でプリフォー
ムを形成し、このプリフォームをリフローすることによ
って形成されていることを特徴とする特許請求の範囲第
１項に記載の半導体装置。 ３、前記ゲル流出防止ダムは半田で形成され、この半田
で形成されたゲル流出防止ダムは搭載基板の搭載面に設
けられたメタライズ層上に形成されていることを特徴と
する特許請求の範囲第１項又は第２項に記載の半導体装
置。 ４、搭載基板の搭載面に突起電極を介在させて半導体ペ
レットを搭載し、前記搭載基板の搭載面の周囲に形成さ
れたゲル流出防止ダムに規定された領域内にゲルを充填
した半導体装置の製造方法であって、前記搭載基板の搭
載面に金属ろう材を介在させて半導体ペレットを載置し
、前記金属ろう材にリフローを施して突起電極を形成す
ると共に該突起電極で搭載基板の搭載面に半導体ペレッ
トを固着する工程と、前記搭載基板の搭載面の周囲に金
属ろう材で形成されたプリフォームを載置し、このプリ
フォームにリフローを施してゲル流出防止ダムを形成す
る工程とを備えたことを特徴とする半導体装置の製造方
法。 ５、前記突起電極を形成する金属ろう材は、ゲル流出防
止ダムを形成する金属ろう材に比べて高い融点で形成さ
れていることを特徴とする特許請求の範囲第４項に記載
の半導体装置の製造方法。 ６、搭載基板の搭載面に突起電極を介在させて半導体ペ
レットを搭載し、前記搭載基板の搭載面の周囲に形成さ
れたゲル流出防止ダムに規定された領域内にゲルを充填
した半導体装置の製造方法であって、前記搭載基板の搭
載面に金属ろう材を介在させて半導体ペレットを載置し
、前記金属ろう材にリフローを施して突起電極を形成す
ると共に該突起電極で搭載基板の搭載面に半導体ペレッ
トを固着する工程と、前記搭載基板の搭載面の周囲に金
属ろう材で形成されたプリフォームを載置し、このプリ
フォームにリフローを施してゲル流出防止ダムを形成す
る工程とを同一工程で行ったことを特徴とする半導体装
置の製造方法。 ７、前記突起電極を形成する金属ろう材は、ゲル流出防
止ダムを形成する金属ろう材と実質的に同一の融点で形
成されていることを特徴とする特許請求の範囲第６項に
記載の半導体装置の製造方法。 ８、搭載基板の搭載面に突起電極を介在させて半導体ペ
レットを搭載し、前記搭載基板の搭載面の周囲に形成さ
れたゲル流出防止ダムに規定された領域内にゲルを充填
した半導体装置であって、前記ゲル流出防止ダムをシリ
ンジで塗布した後に硬化させた有機材で構成したことを
特徴とする半導体装置。 ９、前記有機材はエポキシ樹脂、ポリイミド樹脂、シリ
コーンゴム等を使用していることを特徴とする特許請求
の範囲第８項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221693A JPH0269945A (ja) | 1988-09-05 | 1988-09-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221693A JPH0269945A (ja) | 1988-09-05 | 1988-09-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0269945A true JPH0269945A (ja) | 1990-03-08 |
Family
ID=16770798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63221693A Pending JPH0269945A (ja) | 1988-09-05 | 1988-09-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0269945A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326625A (ja) * | 1992-04-06 | 1993-12-10 | Nec Corp | Ｌｓｉ実装構造 |
| EP0578307A2 (en) * | 1992-07-06 | 1994-01-12 | International Business Machines Corporation | Chip carrier with protective coating for circuitized surface |
| JPH0661306A (ja) * | 1992-08-12 | 1994-03-04 | Nec Corp | チップキャリアとその実装構造体 |
| EP0585376A1 (en) * | 1991-05-23 | 1994-03-09 | Motorola, Inc. | Integrated circuit chip carrier |
| JPH11145183A (ja) * | 1997-11-07 | 1999-05-28 | Rohm Co Ltd | 半導体装置、およびその製造方法 |
| KR100339491B1 (ko) * | 1995-12-30 | 2002-10-31 | 앰코 테크놀로지 코리아 주식회사 | 칩사이즈패키지의제조방법 |
-
1988
- 1988-09-05 JP JP63221693A patent/JPH0269945A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0585376A1 (en) * | 1991-05-23 | 1994-03-09 | Motorola, Inc. | Integrated circuit chip carrier |
| EP0585376A4 (en) * | 1991-05-23 | 1994-06-08 | Motorola Inc | Integrated circuit chip carrier |
| JPH05326625A (ja) * | 1992-04-06 | 1993-12-10 | Nec Corp | Ｌｓｉ実装構造 |
| EP0578307A2 (en) * | 1992-07-06 | 1994-01-12 | International Business Machines Corporation | Chip carrier with protective coating for circuitized surface |
| EP0578307A3 (en) * | 1992-07-06 | 1994-08-24 | Ibm | Chip carrier with protective coating for circuitized surface |
| JPH0661306A (ja) * | 1992-08-12 | 1994-03-04 | Nec Corp | チップキャリアとその実装構造体 |
| KR100339491B1 (ko) * | 1995-12-30 | 2002-10-31 | 앰코 테크놀로지 코리아 주식회사 | 칩사이즈패키지의제조방법 |
| JPH11145183A (ja) * | 1997-11-07 | 1999-05-28 | Rohm Co Ltd | 半導体装置、およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
| KR19980042937A (ko) | 반도체집적회로장치 및 그의 제조방법 | |
| JPH09237806A (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| US20140312513A1 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JP3314757B2 (ja) | 半導体回路装置の製造方法 | |
| JP2586344B2 (ja) | キャリアフィルム | |
| JPH09237807A (ja) | 放熱性樹脂封止型半導体装置の製造方法 | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| TW200423342A (en) | Chip package structure and process for fabricating the same | |
| JPH0269945A (ja) | 半導体装置及びその製造方法 | |
| JPH01235261A (ja) | 半導体装置及びその製造方法 | |
| JPH1050770A (ja) | 半導体装置及びその製造方法 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0917827A (ja) | 半導体装置 | |
| JP2002270627A (ja) | 半導体装置の製造方法 | |
| JP3923661B2 (ja) | 半導体装置 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH08222655A (ja) | 電子部品の電極構造とその製造方法 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JPH09172126A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JP3678094B2 (ja) | 半導体電子部品 | |
| JPS62229949A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2008277594A (ja) | 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム |