JPH0661306A - チップキャリアとその実装構造体 - Google Patents
チップキャリアとその実装構造体Info
- Publication number
- JPH0661306A JPH0661306A JP4214832A JP21483292A JPH0661306A JP H0661306 A JPH0661306 A JP H0661306A JP 4214832 A JP4214832 A JP 4214832A JP 21483292 A JP21483292 A JP 21483292A JP H0661306 A JPH0661306 A JP H0661306A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- chip
- carrier substrate
- carrier
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】ＬＳＩとキャリア基板との熱膨張差による熱応
力を低下させ、さらに冷却効率のよい実装構造を提供す
る。 【構成】回路面全面に接続端子を有するＬＳＩチップを
キャリア基板５にフェースダウンで実装し、そのＬＳＩ
チップとキャリア基板５との間隙を封止剤４で完全に充
填する。さらに、ＬＳＩチップの裏面にヒートスプレッ
ダを備えた構造となっている。
力を低下させ、さらに冷却効率のよい実装構造を提供す
る。 【構成】回路面全面に接続端子を有するＬＳＩチップを
キャリア基板５にフェースダウンで実装し、そのＬＳＩ
チップとキャリア基板５との間隙を封止剤４で完全に充
填する。さらに、ＬＳＩチップの裏面にヒートスプレッ
ダを備えた構造となっている。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置等の電子
機器に使用される集積回路ＬＳＩのチップキャリアとそ
の実装構造体に関する。
機器に使用される集積回路ＬＳＩのチップキャリアとそ
の実装構造体に関する。
【０００２】
【従来の技術】近年、情報処理装置等に使用される集積
回路の集積度は増加の一途をたどる一方であり、それに
従い、ＬＳＩの端子数や消費電力も増加している。これ
に伴って、実装密度が高く、信頼性が高く、冷却効率の
良好なＬＳＩ実装構造が必要となっている。
回路の集積度は増加の一途をたどる一方であり、それに
従い、ＬＳＩの端子数や消費電力も増加している。これ
に伴って、実装密度が高く、信頼性が高く、冷却効率の
良好なＬＳＩ実装構造が必要となっている。
【０００３】従来の一つのＬＳＩ実装構造（４０ｔｈ
ＥＬＥＣＴＲＯＮＩＣ ＣＯＭＰＯＮＥＮＴ ＆ ＴＥ
ＣＨＮＯＬＯＧＹ ＣＯＮＦＥＲＥＮＣＥ（ＥＣＴ
Ｃ）：ＰＰ．６１３−６１９，１９９０）の断面図を図
５に示す。
ＥＬＥＣＴＲＯＮＩＣ ＣＯＭＰＯＮＥＮＴ ＆ ＴＥ
ＣＨＮＯＬＯＧＹ ＣＯＮＦＥＲＥＮＣＥ（ＥＣＴ
Ｃ）：ＰＰ．６１３−６１９，１９９０）の断面図を図
５に示す。
【０００４】この技術では、バンプ１６を表面全面に有
するＬＳＩ８がフェースダウンで配線基板１３上に半田
付けされた構造となっている。ＬＳＩ８の表面で発生し
た熱は、裏面側に直接接触したピストン１８に伝わった
後、冷却部材外へ排熱される。また、チップの電源供
給、信号入出力は、バンプ１６から配線基板１３を介し
て装置外と接続さて行われている。ピストン１８は、Ｌ
ＳＩ８の傾き、各ＬＳＩ間の高さバラツキを考慮して、
高さの調整が行えるようになっている。
するＬＳＩ８がフェースダウンで配線基板１３上に半田
付けされた構造となっている。ＬＳＩ８の表面で発生し
た熱は、裏面側に直接接触したピストン１８に伝わった
後、冷却部材外へ排熱される。また、チップの電源供
給、信号入出力は、バンプ１６から配線基板１３を介し
て装置外と接続さて行われている。ピストン１８は、Ｌ
ＳＩ８の傾き、各ＬＳＩ間の高さバラツキを考慮して、
高さの調整が行えるようになっている。
【０００５】また、図６に他の従来技術（４１ｔｈ Ｅ
ＣＴＣ ： ＰＰ．６９３−７０３，１９９１）を示
す。これによると、回路面に半田バンプ２５を有するＬ
ＳＩチップ１９がフェースダウンでベース基板２１に実
装されている。キャップ２２は半田２３でＬＳＩチップ
１９の裏面に、半田２０でベース基板にそれぞれ接着さ
れている。これによって、ＬＳＩチップを気密封止する
事が可能となる。ＬＳＩチップ１９で発生した熱は、Ｌ
ＳＩチップ１９自身を伝わって裏面のキャップ２２から
キャリア外へ排熱される。
ＣＴＣ ： ＰＰ．６９３−７０３，１９９１）を示
す。これによると、回路面に半田バンプ２５を有するＬ
ＳＩチップ１９がフェースダウンでベース基板２１に実
装されている。キャップ２２は半田２３でＬＳＩチップ
１９の裏面に、半田２０でベース基板にそれぞれ接着さ
れている。これによって、ＬＳＩチップを気密封止する
事が可能となる。ＬＳＩチップ１９で発生した熱は、Ｌ
ＳＩチップ１９自身を伝わって裏面のキャップ２２から
キャリア外へ排熱される。
【０００６】
【発明が解決しようとする課題】上述した従来のＬＳＩ
チップ実装構造において次のような問題があった。
チップ実装構造において次のような問題があった。
【０００７】図５に示した例では、ＬＳＩ８の発熱量が
多くなってきたため、装置外への十分な排熱が困難にな
り、また、バンプ１６がむき出しの状態なため、耐湿
性、気密性が無くＬＳＩの信頼性が低下するという問題
点があった。
多くなってきたため、装置外への十分な排熱が困難にな
り、また、バンプ１６がむき出しの状態なため、耐湿
性、気密性が無くＬＳＩの信頼性が低下するという問題
点があった。
【０００８】付６に示した例では、半田付けが非常に多
く、材料、組立の面で非常に煩雑となり、コストも高く
なってしまう。更に、ＬＳＩチップ１９にキャップ２２
をとりつける際に、ＬＳＩチップ１９が傾いていると、
キャップ２２とＬＳＩチップ１９とのギャップが広がっ
てしまい、良好な熱抵抗が得られない。また、ＬＳＩチ
ップ１９とギャップ２２とが接触して、ＬＳＩチップ１
９を破壊してしまう等、安定した組立が行えなかった。
く、材料、組立の面で非常に煩雑となり、コストも高く
なってしまう。更に、ＬＳＩチップ１９にキャップ２２
をとりつける際に、ＬＳＩチップ１９が傾いていると、
キャップ２２とＬＳＩチップ１９とのギャップが広がっ
てしまい、良好な熱抵抗が得られない。また、ＬＳＩチ
ップ１９とギャップ２２とが接触して、ＬＳＩチップ１
９を破壊してしまう等、安定した組立が行えなかった。
【０００９】さらに、装置の動作、非動作による熱応力
が半田バンプ２５部分に強く作用してしまい、不良の原
因となっていた。また、この熱応力を緩和するために、
ＬＳＩチップ１９との熱膨張率の差がほとんど無いよう
なベース基板を選ぶ必要があり、材料が限定されるとい
う欠点があった。
が半田バンプ２５部分に強く作用してしまい、不良の原
因となっていた。また、この熱応力を緩和するために、
ＬＳＩチップ１９との熱膨張率の差がほとんど無いよう
なベース基板を選ぶ必要があり、材料が限定されるとい
う欠点があった。
【００１０】
【課題を解決するための手段】本発明のチップキャリア
は、半田接続端子を回路面全面に有するＬＳＩチップ
と、前記ＬＳＩチップをフェイスダウンで搭載し、且つ
該半田接続端子を半田付けされるパッドを一面に有し、
他の面に微小のマイクロピン端子を有するチップキャリ
ア基板とからなる半導体装置におけるチップキャリアに
おいて、前記ＬＳＩチップと前記チップキャリア基板と
の隙間に封止剤を充填して前記ＬＳＩチップを封止する
事を特徴とする。
は、半田接続端子を回路面全面に有するＬＳＩチップ
と、前記ＬＳＩチップをフェイスダウンで搭載し、且つ
該半田接続端子を半田付けされるパッドを一面に有し、
他の面に微小のマイクロピン端子を有するチップキャリ
ア基板とからなる半導体装置におけるチップキャリアに
おいて、前記ＬＳＩチップと前記チップキャリア基板と
の隙間に封止剤を充填して前記ＬＳＩチップを封止する
事を特徴とする。
【００１１】
【実施例】次に、本発明について、図面を参照して説明
する。
する。
【００１２】図１は、本発明のチップキャリアの一実施
例を示す断面図である。ＬＳＩ８の回路面には、バンプ
１５が外部接続端子として設置されており、このバンプ
１５を、キャリア基板５上にバンプ１５と１対１配置さ
れたパッド９へ半田３により接合することで、ＬＳＩ８
とキャリア基板５とを電気的に接続している。
例を示す断面図である。ＬＳＩ８の回路面には、バンプ
１５が外部接続端子として設置されており、このバンプ
１５を、キャリア基板５上にバンプ１５と１対１配置さ
れたパッド９へ半田３により接合することで、ＬＳＩ８
とキャリア基板５とを電気的に接続している。
【００１３】キャリア基板５内にはキャリア内配線６が
施されており、このキャリア内配線６がＬＳＩ８の実装
されない側の面へ達した部分には、キャリア外部との接
続端子としてのマイクロピン（微小なピン。例えば径が
０．１ｍｍ、長さ１ｍｍ程度）７が具備されている。従
って、装置の電気信号は、ＬＳＩ８とキャリア基板５の
裏面に設けられたマイクロピン７とが接続されているの
で、キャリア基板５外との入出力が可能である。キャリ
ア基板５には、キャリア内配線６との同時焼成が可能で
誘電率が低く、ＬＳＩ８と熱膨張率の近いもの（例え
ば、ガラスセラミック、ムライト、窒化珪素、ＡｌＮ
等）が用いられる。
施されており、このキャリア内配線６がＬＳＩ８の実装
されない側の面へ達した部分には、キャリア外部との接
続端子としてのマイクロピン（微小なピン。例えば径が
０．１ｍｍ、長さ１ｍｍ程度）７が具備されている。従
って、装置の電気信号は、ＬＳＩ８とキャリア基板５の
裏面に設けられたマイクロピン７とが接続されているの
で、キャリア基板５外との入出力が可能である。キャリ
ア基板５には、キャリア内配線６との同時焼成が可能で
誘電率が低く、ＬＳＩ８と熱膨張率の近いもの（例え
ば、ガラスセラミック、ムライト、窒化珪素、ＡｌＮ
等）が用いられる。
【００１４】一方ＬＳＩ８とキャリア基板５との間隙、
バンプ１５間及びＬＳＩ８の側面には、封止剤４が充填
されており、ＬＳＩ８の回路面は完全に気密封止されて
いる。このキャリアの組立方法としては、まず、ＬＳＩ
８をキャリア基板５に半田３にて半田付けし、その後、
封止剤４を充填する。この際、封止剤４、接合材２は、
気泡を含まないよう注意する必要がある。
バンプ１５間及びＬＳＩ８の側面には、封止剤４が充填
されており、ＬＳＩ８の回路面は完全に気密封止されて
いる。このキャリアの組立方法としては、まず、ＬＳＩ
８をキャリア基板５に半田３にて半田付けし、その後、
封止剤４を充填する。この際、封止剤４、接合材２は、
気泡を含まないよう注意する必要がある。
【００１５】封止剤４には、例えば、シリコーン系やエ
ポキシ系の樹脂が用いられる。この樹脂に、ＬＳＩ８の
誤動作を引き起こすα線を防御する効果のあるものを用
いれば、対α線の信頼性も得られる。また、ＬＳＩ８は
非常に大きな消費電力を必要とするため、装置の動作、
非動作により装置内にかなりの温度差が生じてしまう。
そのため、ＬＳＩ８やバンプ１５、キャリア基板の熱膨
張率の差から、大きな熱応力が発生してしまい、ＬＳＩ
８や半田３、キャリア基板５にクラックを発生させた
り、キャリア基板配線６やＬＳＩ８内の配線を切断して
りショートさせたりしてしまう危険性がある。
ポキシ系の樹脂が用いられる。この樹脂に、ＬＳＩ８の
誤動作を引き起こすα線を防御する効果のあるものを用
いれば、対α線の信頼性も得られる。また、ＬＳＩ８は
非常に大きな消費電力を必要とするため、装置の動作、
非動作により装置内にかなりの温度差が生じてしまう。
そのため、ＬＳＩ８やバンプ１５、キャリア基板の熱膨
張率の差から、大きな熱応力が発生してしまい、ＬＳＩ
８や半田３、キャリア基板５にクラックを発生させた
り、キャリア基板配線６やＬＳＩ８内の配線を切断して
りショートさせたりしてしまう危険性がある。
【００１６】しかし、封止剤４をＬＳＩ８とキャリア基
板５の間隙、バンプ１５間に隙間無く充填することによ
り、装置の動作、非動作による熱応力を封止剤４が緩和
するため、クラック等による装置の故障が発生しなくな
り、装置の信頼性を格段に高めることができる。また、
封止剤４を充填することにより、ＬＳＩ８の回路面が外
部に露出することがなくなるため、結露、ゴミ、外部か
らの接触等からＬＳＩ８の回路面を保護することが可能
である。
板５の間隙、バンプ１５間に隙間無く充填することによ
り、装置の動作、非動作による熱応力を封止剤４が緩和
するため、クラック等による装置の故障が発生しなくな
り、装置の信頼性を格段に高めることができる。また、
封止剤４を充填することにより、ＬＳＩ８の回路面が外
部に露出することがなくなるため、結露、ゴミ、外部か
らの接触等からＬＳＩ８の回路面を保護することが可能
である。
【００１７】図は、本発明のチップキャリアの他の実施
例を示す断面図である。図１に示した実施例との違いと
して、ＬＳＩ８の裏面全面に、ヒートスプレッダ１が接
合材２によってダイボンディングされている。組立方法
は、封止剤４を充填前後の一方でヒートスプレッダ１を
取り付ける。
例を示す断面図である。図１に示した実施例との違いと
して、ＬＳＩ８の裏面全面に、ヒートスプレッダ１が接
合材２によってダイボンディングされている。組立方法
は、封止剤４を充填前後の一方でヒートスプレッダ１を
取り付ける。
【００１８】ＬＳＩ８の回路面から発生した熱は、ＬＳ
Ｉ８自身を伝わった後、ＬＳＩ８の裏面まで達する。こ
のとき、ヒートスプレッダ１が、ＬＳＩ８裏面に熱伝導
の良好な接合材２にてダイボンディングされているた
め、ＬＳＩ７裏面に到達した熱は十分に広がることがで
き、キャリア外部への高い放熱効果が得られることにな
る。また、ヒートスプレッダ１をＬＳＩ８に取り付けた
ことから、ＬＳＩ８の裏面側に冷却部材を設置したとき
のＬＳＩ７への機械的衝撃を緩和することができる。
Ｉ８自身を伝わった後、ＬＳＩ８の裏面まで達する。こ
のとき、ヒートスプレッダ１が、ＬＳＩ８裏面に熱伝導
の良好な接合材２にてダイボンディングされているた
め、ＬＳＩ７裏面に到達した熱は十分に広がることがで
き、キャリア外部への高い放熱効果が得られることにな
る。また、ヒートスプレッダ１をＬＳＩ８に取り付けた
ことから、ＬＳＩ８の裏面側に冷却部材を設置したとき
のＬＳＩ７への機械的衝撃を緩和することができる。
【００１９】ヒートスプレッダ１としては、熱伝導率が
大きく、ＬＳＩチップの熱膨張率に近い材料（例えば、
ＳｉＣ、ＡｌＮ等）が使用される。また、接合材２にも
高い熱伝導性を有する材料（例えば、Ａｇ入りエポキシ
系接着剤、ダイヤモンド入りエポキシ接着剤、半田合金
等）を使用することで、装置の熱抵抗を大きく下げるこ
とが可能である。
大きく、ＬＳＩチップの熱膨張率に近い材料（例えば、
ＳｉＣ、ＡｌＮ等）が使用される。また、接合材２にも
高い熱伝導性を有する材料（例えば、Ａｇ入りエポキシ
系接着剤、ダイヤモンド入りエポキシ接着剤、半田合金
等）を使用することで、装置の熱抵抗を大きく下げるこ
とが可能である。
【００２０】また、キャリア基板５の熱膨張率がＬＳＩ
８と離れている場合にキャリア基板５と同等の熱膨張率
材料のヒートスプレッダ１にする（例えば、キャリア基
板５がアルミナ基板の場合に、ヒートスプレッダ１をＣ
ｕ／Ｗ等にする）ことにより、ＬＳＩにかかる応力を平
衡にでき、クラック等を防止できる。場合によっては、
封止剤４や接合材２による応力も考慮する。
８と離れている場合にキャリア基板５と同等の熱膨張率
材料のヒートスプレッダ１にする（例えば、キャリア基
板５がアルミナ基板の場合に、ヒートスプレッダ１をＣ
ｕ／Ｗ等にする）ことにより、ＬＳＩにかかる応力を平
衡にでき、クラック等を防止できる。場合によっては、
封止剤４や接合材２による応力も考慮する。
【００２１】図３は、本発明のチップキャリア実装構造
の一実施例を示すものである。
の一実施例を示すものである。
【００２２】配線基板１３は、表面にマイクロピン７と
同一ピッチで設けられたパッド１１と、裏面に配線基板
１３外部との接続を行うＩ／Ｏピン１４と、パッド１１
とＩ／Ｏピン１４とを電気的につなげるための層内配線
１２とを有している。
同一ピッチで設けられたパッド１１と、裏面に配線基板
１３外部との接続を行うＩ／Ｏピン１４と、パッド１１
とＩ／Ｏピン１４とを電気的につなげるための層内配線
１２とを有している。
【００２３】キャリア基板５と配線基板１３とは、配線
基板１３上にマイクロピン７と同様なピッチで配置され
たパッド１１とマイクロピン７と半田１０によって接合
することで、電気的に接続されている。半田１０は、キ
ャリア基板５とＬＳＩ８との接続に用いた半田３の融点
よりも低いものを用いる。例えば、半田３にＡｕ／Ｓｎ
半田（８０／２０ＷＴ％）を使用した場合は、半田１０
にはＳｎ／Ｐｂ半田（６３／３７ＷＴ％）を使用する。
基板１３上にマイクロピン７と同様なピッチで配置され
たパッド１１とマイクロピン７と半田１０によって接合
することで、電気的に接続されている。半田１０は、キ
ャリア基板５とＬＳＩ８との接続に用いた半田３の融点
よりも低いものを用いる。例えば、半田３にＡｕ／Ｓｎ
半田（８０／２０ＷＴ％）を使用した場合は、半田１０
にはＳｎ／Ｐｂ半田（６３／３７ＷＴ％）を使用する。
【００２４】配線基板１３としては、電気特性に優れ、
キャリア基板５と熱膨張率が近いもので、さらに導体と
の同時焼成の可能な材料が選ばれる。例えば、ＡｌＮ、
ムライト、ガラススレミック等が用いられる。また、導
体には、それぞれ、Ｗ，Ｃｕ，Ａｇ，Ａｕが使用され
る。しかしながら、キャリア基板５と熱膨張率が近くな
いもので良い。例えば、アルミナ等。それは、マイクロ
ピン７がＣｕ等の柔らかい材料のために応力緩和を行え
る為である。
キャリア基板５と熱膨張率が近いもので、さらに導体と
の同時焼成の可能な材料が選ばれる。例えば、ＡｌＮ、
ムライト、ガラススレミック等が用いられる。また、導
体には、それぞれ、Ｗ，Ｃｕ，Ａｇ，Ａｕが使用され
る。しかしながら、キャリア基板５と熱膨張率が近くな
いもので良い。例えば、アルミナ等。それは、マイクロ
ピン７がＣｕ等の柔らかい材料のために応力緩和を行え
る為である。
【００２５】配線基板１３上には、図１に示した複数の
キャリアが搭載される。搭載する際に、キャリア１７と
キャリア１７との間隔を狭くして、キャリア搭載の密度
を上げることで、ＬＳＩ８の接続配線長を短くする事が
可能となり、従って、装置の処理能力を向上することが
できる。
キャリアが搭載される。搭載する際に、キャリア１７と
キャリア１７との間隔を狭くして、キャリア搭載の密度
を上げることで、ＬＳＩ８の接続配線長を短くする事が
可能となり、従って、装置の処理能力を向上することが
できる。
【００２６】図４は、本発明のチップキャリア実装構造
の他の実施例を示すものである。
の他の実施例を示すものである。
【００２７】図３に示した実施例との違いはヒートスプ
レッダ１を設けた構造であり、配線基板１３との接続及
び効果は、図３の実施例と同じである。
レッダ１を設けた構造であり、配線基板１３との接続及
び効果は、図３の実施例と同じである。
【００２８】
【発明の効果】以上のように、本発明は、ＬＳＩとキャ
リア基板との間隙に封止剤を充填することによって、Ｌ
ＳＩの気密封止および熱応力の緩和が可能となり、装置
の信頼性を向上することができ、また、キャリア基板の
材料選定にも制限がなくなる。また、ＬＳＩの高さバラ
ツキを考慮する必要がなくなり、半田の種類も少なくな
るため、組立性に優れ、製造コストの低いキャリアが得
られる。さらに、ヒートスプレッダの取り付けの効果に
よって、装置の熱抵抗の低下が大幅に達成される。ま
た、配線記番に搭載することで、実装密度の高い装置が
得られるので、装置の情報処理能力を格段に高めること
ができる。
リア基板との間隙に封止剤を充填することによって、Ｌ
ＳＩの気密封止および熱応力の緩和が可能となり、装置
の信頼性を向上することができ、また、キャリア基板の
材料選定にも制限がなくなる。また、ＬＳＩの高さバラ
ツキを考慮する必要がなくなり、半田の種類も少なくな
るため、組立性に優れ、製造コストの低いキャリアが得
られる。さらに、ヒートスプレッダの取り付けの効果に
よって、装置の熱抵抗の低下が大幅に達成される。ま
た、配線記番に搭載することで、実装密度の高い装置が
得られるので、装置の情報処理能力を格段に高めること
ができる。
【図１】本発明によるチップキャリアの一実施例の断面
図である。
図である。
【図２】本発明によるチップキャリアの他の実施例の断
面図である。
面図である。
【図３】本発明によるチップキャリア実装構造の一実施
例の断面図である。
例の断面図である。
【図４】本発明によるチップキャリア実装構造体の他の
実施例の断面図である。
実施例の断面図である。
【図５】従来の第１の例の断面図である。
【図６】従来の第２の例の断面図である。
１ ヒートスプレッダ ２ 接合材 ３ 半田 ４ 封止剤 ５ キャリア基板 ６ キャリア内配線 ７ マイクロピン ８ ＬＳＩ ９ パッド １０ 半田 １１ パッドＢ １２ 層内配線 １３ 配線基板 １４ Ｉ／Ｏピン １５ バンプ １６ バンプ １７ キャリア １８ ピストン １９ ＬＳＩチップ ２０ 半田 ２１ ベース基板 ２２ キャップ ２３ 半田 ２４ 半田バンプ ２５ 半田バンプ
Claims (3)
- 【請求項１】 半田接続端子を回路面全面に有するＬＳ
Ｉチップと、前記ＬＳＩチップをフェイスダウンで搭載
し、且つ該半田接続端子を半田付けされるパッドを一面
に有し、他の面に微小のマイクロピン端子を有するチッ
プキャリア基板とからなる半導体装置におけるチップキ
ャリアにおいて、 前記ＬＳＩチップと前記チップキャリア基板との隙間に
封止剤を充填して前記ＬＳＩチップを封止する事を特徴
とするチップキャリア。 - 【請求項２】 前記ＬＳＩチップの裏面側にヒートスプ
レッダを設けたことを特徴とする請求項１記載のチップ
キャリア。 - 【請求項３】 前記チップキャリアを配線基板に搭載し
てなる請求項１記載のチップキャリアの実装構造体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4214832A JPH0661306A (ja) | 1992-08-12 | 1992-08-12 | チップキャリアとその実装構造体 |
| CA 2093409 CA2093409A1 (en) | 1992-04-06 | 1993-04-05 | Integrated circuit chip carrier and its packaging |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4214832A JPH0661306A (ja) | 1992-08-12 | 1992-08-12 | チップキャリアとその実装構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661306A true JPH0661306A (ja) | 1994-03-04 |
Family
ID=16662281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4214832A Pending JPH0661306A (ja) | 1992-04-06 | 1992-08-12 | チップキャリアとその実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661306A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6574106B2 (en) | 1998-06-10 | 2003-06-03 | Nec Corporation | Mounting structure of semiconductor device |
| JP2012009505A (ja) * | 2010-06-22 | 2012-01-12 | Denso Corp | 半導体装置の製造方法及び半導体装置 |
| KR20220008932A (ko) * | 2017-08-17 | 2022-01-21 | 엘지이노텍 주식회사 | 통신 모듈 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239827A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 半導体装置 |
| JPH0269945A (ja) * | 1988-09-05 | 1990-03-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1992
- 1992-08-12 JP JP4214832A patent/JPH0661306A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239827A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 半導体装置 |
| JPH0269945A (ja) * | 1988-09-05 | 1990-03-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6574106B2 (en) | 1998-06-10 | 2003-06-03 | Nec Corporation | Mounting structure of semiconductor device |
| JP2012009505A (ja) * | 2010-06-22 | 2012-01-12 | Denso Corp | 半導体装置の製造方法及び半導体装置 |
| KR20220008932A (ko) * | 2017-08-17 | 2022-01-21 | 엘지이노텍 주식회사 | 통신 모듈 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753974A (en) | Electronic device assembly | |
| WO1997020347A1 (en) | Semiconductor device, process for producing the same, and packaged substrate | |
| US7176563B2 (en) | Electronically grounded heat spreader | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| JPS6221249A (ja) | 半導体装置 | |
| JPH05326625A (ja) | Ｌｓｉ実装構造 | |
| JPH0661306A (ja) | チップキャリアとその実装構造体 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JPH07161866A (ja) | Ｌｓｉチップキャリア構造 | |
| US6265769B1 (en) | Double-sided chip mount package | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JPH02105446A (ja) | 混成集積回路 | |
| JP2715974B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JP3127149B2 (ja) | 半導体装置 | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JP3238906B2 (ja) | 半導体装置 | |
| JP2748776B2 (ja) | Ｌｓｉ実装体 | |
| KR100264644B1 (ko) | 모듈 패키지 | |
| JPS61125142A (ja) | 電子装置 | |
| JPS60250655A (ja) | 集積回路パツケ−ジ | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JPS61140140A (ja) | 半導体装置 | |
| JPS60200558A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980804 |