JPS60200558A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60200558A
JPS60200558A JP59056106A JP5610684A JPS60200558A JP S60200558 A JPS60200558 A JP S60200558A JP 59056106 A JP59056106 A JP 59056106A JP 5610684 A JP5610684 A JP 5610684A JP S60200558 A JPS60200558 A JP S60200558A
Authority
JP
Japan
Prior art keywords
substrate
wiring
semiconductor
semiconductor device
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59056106A
Other languages
English (en)
Inventor
Jun Morishita
順 森下
Kazuyoshi Sato
和善 佐藤
Chiyoji Kamata
千代士 鎌田
Michio Yamashita
道男 山下
Tamotsu Usami
保 宇佐美
Ken Okuya
謙 奥谷
Masayuki Shirai
優之 白井
Yasuyuki Yamazaki
康行 山崎
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP59056106A priority Critical patent/JPS60200558A/ja
Publication of JPS60200558A publication Critical patent/JPS60200558A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置、さらには多品種化に有用であり、
高密展実装ン要求される半導体装置に適用して特に有効
な技術に関する。
〔背景技術] 大規模集積回路(LSI)の如き半導体装置においては
、半導体素子(半導体ベレツト)はシリコン(Si)材
料で作られているのが通常であり、この半導体ベレット
はダイボンディング、フェイスダウンボンディング等の
方式で基板に実装される。
ところが、通常用いられる基板はアルミナ系材料で作ら
れているので、基板の材料と半導体ベレットのシリコン
材料との間の熱膨張率の差により、半導体ベレットと基
板との間の接続部に応力が集中し、半導体ベレットの剥
離、配線の断線の不良発生をひき起こす原因となり易い
上に、冷却のために複雑な系が要求されるという問題が
ある。
また、通常のチップキャリア型構造では、半導体ベレッ
トの高密度実装に限界があり、微細化が困難になってい
る上に、接続部の破断という問題もある。
特開昭54−73564号公報に示される構造では、半
導体ベレットを取り付けたシリコンの補助基板をアルミ
ナ系材料の主基板に固設することが提案されているが、
このような主基板は補助基板との熱膨張率の差のために
接続部の剥離等の問題がある上に、熱放散性が悪いとい
う難点がある。
また、特開昭54−73564号公報に示される構造で
は、補助基板上に配線層を形成している。この配線層は
、補助基板上に取り付ける半導体ベレットが異なる場合
、それに応じて設計変更する必要があるが、この設計変
更は容易に行い難いことが本発明者の検討により明らか
になった。すなわち、1つの半導体ベレットの出力端子
数は非常に多く、入出力される信号数も多い。このため
、補助基板上に形成すべき配線は極めて複雑になり、設
計変更は容易でない。−万で、この配線が複雑であるた
めに、異なる半導体ベレットを取り付けた場合や同一の
半導体ベレットを用いても論理の構成等の条件が異なる
場合(以下、異なる品種という)は、先に設計した配線
層をそのままあるいは一部の変更を加えた上で流用する
ことは不可能となる。
したがって、多数の異なる品種を設計する(以下、多品
種化という)場合、−品種毎に個別に設計を行う必要が
あり、困難となる。
〔発明の目的] 本発明の目的は、多品種化を容易に達成できる半導体装
置を提供することにある。
本発明の他の目的は、接続部の剥離やクラック等を防止
できる半導体装置を提供することにある。
本発明の他の目的は放熱性の良好な半導体装置を提供す
ることにある。
本発明のさらに他の目的は、高密度実装を行うことので
きる半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、半導体素子を取り付ける配線用補助基板をマ
スタスライス型の構造とすることにより、多品種化を容
易に達成することができる。
〔実施例〕
第1図は本発明による半導体装置の一実施例を示す断面
図、第2図はその一部の拡大断面図、第3図乃至第5図
は配線用補助基板の電極および配線の形態を示す底面図
である。
この実施例において、半導体装置のベースを構成する主
基板1の一面には、金−シリコン(Au−8i )共晶
部2を介して配線用補助基板3が固着されている。また
、この配線用補助基板30反対面すなわち回路配線形成
面には、複数個の半導体ベレット(半導体素子)5が半
田よりなるノくンプ電極4により互いに対面状態でフリ
ップチップ方式に接続され、この半田ノ(ンプ電極4に
より半導体ベレット5と配線用補助基板3の配線との間
の電気的接続が行われている。
本実施例の半導体ベレット5はシリコン(Si )で作
られ、また配線用補助基板3もシリコンで作られている
さらに、前記主基板1は特開昭57−2591号公報に
記載されている0、1〜3.5重i%のべIJ IJウ
ムを含む炭化ケイ素(SiC)を主成分とする材料で作
られている。炭化ケイ素(SiC)は炭素(C)とケイ
素(Si、シリコン)との化合物で、SiCの粉末にた
とえば焼結助剤としての酸化ベリリウム(Bed)粉末
およびバインダを混合し、粉末プレスで成形してこれを
ホットプノスにより焼結することにより作ることができ
る。
前記配線用補助基板3はいわゆるマスタスライス1式に
よって設計される。第6図に概略的に構造を示す。
第17i1i1アルミニウム配線17,178.第2N
アルミニウム配置118,18aおよび半田ノゝンプ電
極4形成のための下地電極を配+I!層として有する。
18aはポンディングパッドであり、17aポンデイン
グパツドに接続された配線である。これらの各配線S間
はたとえばバイアススノ(ツタにより形成した5ift
よりなる絶縁膜20.21が形成されている。15は単
結晶または多結晶シリコンよりなる基板、16は基板1
5の熱酸化により形成した厚いsio、膜である。
第1#アルミニウム配線は、王として、配線用補助基板
3における電源、グラウンド(GND)用固定配線とし
て用いられ、その間に同一方向に延在する信号線として
も用いられ配線用補助基板3内の信号線レイアウトの自
由度を拡充するよう構成されている。
第2層アルミニウム配線は配線用補助基板3における信
号線として用いられ、第1層アルミニウム配線からなる
信号線とは直交する方向に延在される。
第3図乃至第5図は補助基板3上に形成される配線の状
態を示す。
第3図は第111アルミニウム配線17 a (17)
23.24が形成された状態を示す。
22.23は全品種に共通の固定電位線であり、たとえ
ば22は電源電圧V。。の印加される電源線、23はこ
の単導体装置の基準電位となる接地電位が接続されるグ
ランド(GND)配線である。固定電位線は何本(伺種
類の電位線)でもよく、半導体ペレット5が何であるか
によって決まる。
24は固定電位線の設けられない領域に品種に応じた設
計に従ってマスクスライス的に設けられる信号線である
。信号線24は、固定電位線を横切らないように、同一
方向(図中横方向)に延在される。
電源関係の配線を不変とし、信号+Iをこれと交わらな
いように設けることにより、信号線配置の自由度を増す
とともに、各品種の設itを容易にできる。
仮想線25はポンディングパッド18aに接続される配
線17aの設けられる領域を示す。17aを設けず信号
線又は固定電位線を設けてもよいが、設計を各品種に共
通とするために、ポンディングパッド18aに対応して
17a’&設ける領域としておくことがよい。
仮想線26は半導体ベレット5が取り付けられる領域を
示す。
また、図中○印は絶縁膜20または21に、第1層およ
び第2層アルミニウム配線、電極19を接続するために
設けられたコンタクトホールな示す。このコンタクトホ
ールな設は得る位置は行列状に規定されており、配線段
ntを容易にする。
第4図は第2層アルミニウム配線18a(18)。
27.28が形成された状態を示す。
27.28はポンディングパッド18aの設けられた領
域以外に、品種に応じた設計に従ってマスクスライス的
に設けられた信号線である。信号線27.28は信号線
24と直交する方向に延在される。
第2Nアルミニウム配線27.28は全て品種に応じて
設計されるので、各品種の設計を容易にできる。
なお、第トおよび第2配線層は、信号線28のように、
半導体ペレット5が取り付けられる領域下にも形成され
る。
また、長い信号線たとえば信号線24の終端29には、
反射波による干渉な防止するために終端抵抗を設けるこ
とができる。すなわち、第1導電型シリコン単結晶基板
150表面であって、酸化膜16によって周囲を囲まれ
規定された部分に、第2導電型半導体領域を周知のイオ
ン打込み法等により形成し、これにアルミニウム配a!
層を接続すれば抵抗として用いることが可能である。
第5図は、半田バンブ形成用の下地電極19を形成した
状態を示す。同図において他の領域は省略しである。
配線用補助基板30周辺部にはワイヤボンディング用の
電極バッド18aが多数設けられている。
そして、この配線用補助基板3のワイヤボンディング用
の電極パッド18aは外部端子であるり−ド70内端部
とワイヤ6でボンディングされ、電気的に接続されてい
る。リード7はたとえば低融点ガラスよりなる封止材8
によって、ムライトからなる枠体9と主基板1との間に
挾み込まれた状態で気密封止される。また、配線用補助
基板3゜半導体ベレット5やワイヤ6は、たとえばシリ
コンゲルの如き被覆材10により覆われ、防湿性がより
完全になるよう構成されている。
前記枠体90反対側(第1図とwc2図の下側)にはキ
ャップ12がエポキシ樹脂等からなる接着材11で気密
式に接着固定され、半導体ベレット5ケ気密封止してい
る。このキャップ12は前記主基板1(ベース)と同様
の材料で作られている。
−万、前記主基板1の反対面側(第1図と第2図の上面
側)には、アルミニウムの如き材料の放熱フィン14が
たとえばエポキシ樹脂系の接着材13により固着され、
主基板1を通してより良好な放熱を行うよう構成され℃
いる。
次に、本実施例の作用について説明する。
本実施例では、複数個のシリコン半導体ベレット5を同
じくシリコンの配線用補助基板3に取り付けたマルチチ
・ノブ型の実装構造であり、この配線用補助基板3はマ
スクスライス型構造を有している。
したかって、配線用補助基板3は配線を変えることによ
り多品種の半導体装置に併用することができ、コスト的
にも有利である。
また、回路設計の自動化も容易に可能である。
さらに、本実施例における生基板1(ベース)は炭化ケ
イ素(SiC)を主成分とする材料で作られている。
この材料は熱膨張係数がSiと非常に近く、これにより
、主基板1に対する配線用補助基板3の固着は熱応力に
起因するクラックや剥離等の問題を生じることなく確保
され、信頼性が大巾に向上する。
また、前記材料は放熱性が非常に良好な材料であるので
、複数個の半導体ベレット5から発生された熱は半田パ
ッド4を介して配線用補助基板3を介して主基板1に伝
達され、さらにこの主基板1を経て王に放熱フィン14
に伝達され、該放熱フィン14を経て周囲に放散される
したがって、このような放熱性の向上によってより多数
のベレット5を実装でき、さらに高密度の実装が可能に
なる。その結果、より高速での処理が可能となる。
また、本実施例では、半導体ベレット5および配線用補
助基板30両方がシリコン材料で作られているので、熱
膨張係数の差に起因する半導体ベレット5のクラックや
剥離等が生じることを防止することができ、ベレット付
けの信頼性が向上する。
〔効果〕
(1)、半導体素子を実装する配線用補助基板がマスタ
スライス型構造であることにより多品種化を容易に実現
でき、低コストである。
(2)、半導体素子を実装した配線用補助基板を炭化ケ
イ素を主成分とする材料で作られた主基板に固設するこ
とにより、主基板の放熱性を向上させることができる。
(3)、前記(1)により、さらに多数の半導体素子を
実装することができ、より高密度の実装が可能である。
(4)、炭化ケイ素を主成分とする材料よりなる主基板
は配線用補助基板との熱膨張係数のマツチングがとれる
ので、熱膨張係数の差に起因するクラックや剥離等を防
止することができ、信頼性を向上させることができる。
(5)、半導体素子と配線用補助基板とを同一材料たと
えばシリコンで作ることにより、両者の熱膨張係数の差
に起因するクラックや剥離等を防止でき、信頼性が向上
する。
以上本発明者によってなされた発明を実施例にもとづき
具体的に眺明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、補助基板上の配線は3層以上の配線層からな
ってもよい。また、配線用補助基板や半導体素子は必す
しもシリコンで作られている必要はなく、主基板との熱
膨張係数のマツチングのとれる材料であればよい。また
、主基板は必すしも前記したもので作る必要はなく、他
のセラミック等で作ることも可能である。さらに、半導
体素子は複数個でなくてもよい。
〔利用分野〕
以上の説明では王として本発明者によってなされた発明
をその背景となった利用分野である主基板と配線用補助
基板および半導体素子よりなる半導体装置に適用した場
合について説明したが、それに限定されるものではなく
、たとえば、配線用第 3 図 2′3 第 4 図 2グ 第 5 図 第 6 図 /、3

Claims (1)

  1. 【特許請求の範囲】 1、半導体素子をマスクスライス型の配線用補助基板に
    対面状態で電気的に接続し、この配線用補助基板を主基
    板に固設してなることを特徴とする半導体装置。 2、配線用補助基板がシリコンで作られていることを特
    徴とする特許請求の範囲第1項記載の半導体装置。 3 主基板が炭化ケイ素を主成分とする材料で作られて
    いることを特徴とする特許請求の範囲第1項または第2
    項記載の半導体装置。
JP59056106A 1984-03-26 1984-03-26 半導体装置 Pending JPS60200558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59056106A JPS60200558A (ja) 1984-03-26 1984-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59056106A JPS60200558A (ja) 1984-03-26 1984-03-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS60200558A true JPS60200558A (ja) 1985-10-11

Family

ID=13017841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59056106A Pending JPS60200558A (ja) 1984-03-26 1984-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS60200558A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155795A (ja) * 1986-12-19 1988-06-28 日本電気株式会社 配線基板
US5317194A (en) * 1989-10-17 1994-05-31 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155795A (ja) * 1986-12-19 1988-06-28 日本電気株式会社 配線基板
US5317194A (en) * 1989-10-17 1994-05-31 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink

Similar Documents

Publication Publication Date Title
US5705851A (en) Thermal ball lead integrated package
US6306686B1 (en) Method of fabricating an electronic package with interconnected chips
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US5455457A (en) Package for semiconductor elements having thermal dissipation means
JPH0883818A (ja) 電子部品組立体
JPH1056093A (ja) 半導体装置およびその半導体装置を組み込んだ電子装置
EP0253295A1 (en) Thermally enhanced LSI integrated circuit package
JP3312611B2 (ja) フィルムキャリア型半導体装置
JPS6221249A (ja) 半導体装置
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JPS60200558A (ja) 半導体装置
JP2865496B2 (ja) マルチチップモジュール
JP2936819B2 (ja) Icチップの実装構造
JPH05343606A (ja) マルチチップモジュール
JP2531125B2 (ja) Icチップキャリアモジュ―ル
JPH04144162A (ja) 半導体装置
JPS59117251A (ja) 半導体装置
JPS6352445A (ja) 半導体装置
JPH0520905B2 (ja)
JPH0661306A (ja) チップキャリアとその実装構造体
KR100352117B1 (ko) 반도체패키지구조
JPS61125142A (ja) 電子装置
JPH01272140A (ja) 半導体装置
JP3335657B2 (ja) 半導体パッケージ
JPS62193264A (ja) 樹脂封止型半導体装置