JPH0520905B2 - - Google Patents

Info

Publication number
JPH0520905B2
JPH0520905B2 JP59038562A JP3856284A JPH0520905B2 JP H0520905 B2 JPH0520905 B2 JP H0520905B2 JP 59038562 A JP59038562 A JP 59038562A JP 3856284 A JP3856284 A JP 3856284A JP H0520905 B2 JPH0520905 B2 JP H0520905B2
Authority
JP
Japan
Prior art keywords
semiconductor
silicon
wiring
board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59038562A
Other languages
English (en)
Other versions
JPS60183759A (ja
Inventor
Tamotsu Usami
Ken Okuya
Masayuki Shirai
Yasuyuki Yamazaki
Kanji Ootsuka
Kazuyoshi Sato
Choshi Kamata
Jun Morishita
Michio Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP59038562A priority Critical patent/JPS60183759A/ja
Publication of JPS60183759A publication Critical patent/JPS60183759A/ja
Publication of JPH0520905B2 publication Critical patent/JPH0520905B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ［技術分野］ 本発明は半導体装置、さらには高密度実装を要
求される半導体装置に適用して特に有効な技術に
関する。
［背景技術］ 大規模集積回路（LSI）の如き半導体装置にお
いては、半導体素子（半導体ペレツト）はシリコ
ン（Si）材料で作られているのが通常であり、こ
の半導体ペレツトはダイボンデイング、フエイス
ダウンボンデイング等の方式で基板に実装され
る。
ところが、通常用いられる基板はアルミナ系材
料で作られているので、基板の材料と半導体ペレ
ツトのシリコン材料との間の熱膨張率の差によ
り、半導体ペレツトと基板との間の接続部に応力
が集中し、半導体ペレツトの剥離、配線の断線の
不良発生をひき起こす原因となり易い上に、冷却
のために複雑な系が要求されるという問題があ
る。
また、通常のチツプキヤリア型構造では、半導
体ペレツトの高密度実装に限界があり、微細化が
困難になつている上に、接続部の破断という問題
もある。
さらに、特開昭54−73564号公報に示される構
造では、半導体ペレツトを取り付けたシリコンの
補助基板をアルミナ系材料の主基板に固設するこ
とが提案されているが、このような主基板は補助
基板との熱膨張率の差のために接続部の剥離等の
問題がある上に、熱放散性が悪いという難点があ
る。
［発明の目的］ 本発明の目的は、接続部の剥離やクラツク等を
防止できる半導体装置を提供することにある。
本発明の他の目的は放熱性の良好な半導体装置
を提供することにある。
本発明のさらに他の目的は、高密度実装を行う
ことのできる半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特
徴は、本明細書の記述および添付図面から明らか
になるであろう。
［発明の概要］ 本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、次の通りである。
すなわち、シリコンよりなる配線用補助基板を
取り付ける主基板が、高熱伝導性で電気絶縁性の
炭化ケイ素（SiC）を主成分とする材料で作られ
ていることにより、両基板の熱膨張係数をマツチ
ングさせることができ、また炭化ケイ素の放熱性
が非常に良好であるので、前記目的を達成するこ
とができる。
［実施例］ 第１図は本発明による半導体装置の一実施例を
示す断面図、第２図はその一部の拡大断面図、第
３図は第１図の−線略断面図である。
この実施例において、半導体装置のベースを構
成する主基板１の一面には、金−シリコン（Au
−Si）共晶部２を介して配線用補助基板３が固着
されている。また、この配線用補助基板３の反対
面すなわち回路配線形成面には、複数個の半導体
ペレツト（半導体素子）５が半田よりなるバンプ
電極４により互いに対面状態でフリツプチツプ方
式に接続され、この半田バンプ電極４により半導
体ペレツト５と配線用補助基板３の配線との間の
電気的接続が行われている。
本実施例の半導体ペレツト５はシリコン（Si）
で作られ、また配線用補助基板３もシリコンで作
られている。
さらに、前記主基板１は特開昭57−2591号公報
に記載されている0.5〜3.5重量％のベリリウムを
含む炭化ケイ素（SiC）を主成分とする材料で作
られている。炭化ケイ素（SiC）は炭素(C)とケイ
素（Si、シリコン）との化合物で、SiCの粉末に
たとえば焼結助剤としての酸化ベリリウム
（BeO）粉末およびバインダを混合し、粉末プレ
スで成形してこれをホツトプレスにより焼結する
ことにより作ることができる。
配線用補助基板３には所望のパターンで配線が
施されている。そして、この配線用補助基板３の
配線は外部端子であるリード７の内端部とワイヤ
６でボンデイングされ、電気的に接続されてい
る。
リード７はたとえば低融点ガラスよりなる封止
材８によつて、ムライトからなる枠体９と主基板
１との間に挟み込まれた状態で気密封止される。
また、配線用補助基板３、半導体ペレツト５やワ
イヤ６は、たとえばシリコンゲルの如き被覆材１
０より覆われ、防湿性がやり完全になるよう構成
されている。
さらに、前記枠体９の反対側（第１図と第２図
の下側）にはキヤツプ１２が接着材１１で気密式
に接着固定され、半導体ペレツト５を気密封止し
ている。このキヤツプ１２は前記主基板１（ベー
ス）と同様に炭化ケイ素（SiC）を主成分とする
材料で作られている。
一方、前記主基板１の反対面側（第１図と第２
図の上面側）には、アルミニウムの如き材料の放
熱フイン１４がたとえばエポシキ樹脂系の接着材
１３により固着され、主基板１を通してより良好
な放熱を行うよう構成されている。
次に、本実施例の作用について説明する。
本実施例では、複数個のシリコン半導体ペレツ
ト５を同じくシリコンの配線用補助基板３に取り
付けたマルチチツプ型の実装構造であり、この配
線用補助基板３を取り付ける主基板１（ベース）
が炭化ケイ素（SiC）を主成分とする材料で作ら
れている。
このSiCは熱膨張係数がSiと非常に近く、この
ようなSiCとSiとの熱膨張係数のマツチングによ
り、主基板１に対する配線用補助基板３の固着は
熱応力に起因するクラツクや剥離等の問題を生じ
ることなく確保され、信頼性が大巾に向上する。
また、SiCは放熱性が非常に良好な材料である
ので、複数個の半導体ペレツト５から発生された
熱は半田パツド４を介して配線用補助基板３を介
して主基板１に伝達され、さらにこの主基板１の
SiCを主成分とする材料を経て主に放熱フイン１
４に伝達され、該放熱フインを経て周囲に放散さ
れる。
したがつて、このような放熱性の向上によつて
より多数のペレツト５を実装でき、さらに高密度
の実装が可能になる。その結果、より高速での処
理が可能となる。
また、本実施例では、半導体ペレツト５および
配線用補助基板３の両方がシリコン材料で作られ
ているので、熱膨張係数の差に起因する半導体ペ
レツト５のクラツクや剥離等が生じることを防止
することができ、ペレツト付けの信頼性が向上す
る。
［効果］ (1) 複数個の半導体素子を実装した配線用補助基
板を炭化ケイ素を主成分とする材料で作られた
主基板に固設したことにより、主基板の放熱性
を向上させることができる。
(2) 前記(1)により、さらに多数の半導体素子を実
装することができ、より高密度の実装が可能で
ある。
(3) 炭化ケイ素を主成分とする材料よりなる主基
板は配線用補助基板との熱膨張係数のマツチン
グがとれるので、熱膨張係数の差に起因するク
ラツクや剥離等を防止することがき、信頼性を
向上されることができる。
以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、本発明は前記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。
たとえば、配線用補助基板や半導体素子は必ず
しもシリコンで作られている必要はなく、SiCと
の熱膨張係数のマツチングのとれる材料であれば
よい。
また、配線用補助基板をマスタスライス方式に
すれば、多品種の半導体装置を容易に得ることが
でき、極めて有利である。
［利用分野］ 以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野である主基
板と配線用補助基板および半導体素子よりなる半
導体装置に適用した場合について説明したが、そ
れに限定されるものではなく、たとえば、配線用
補助基板には抵抗素子等を設けてもよく、また半
導体素子としては、ロジツクIC、メモリIC、バ
イポーラIC、MOSIC等のいずれの素子であつて
もよい。
【図面の簡単な説明】
第１図は本発明による半導体装置の一実施例を
示す断面図、第２図はその拡大部分断面図、第３
図は第１図の−線略断面図である。 １……主基板、２……金−シリコン共晶部、３
……配線用補助基板、４……半田バンプ電極、５
……半導体ペレツト、６……ワイヤ、７……リー
ド、８……封止材、９…枠体、１０……被覆材、
１１……接着材、１２……キヤツプ、１３……接
着材、１４……放熱フイン。

Claims (1)

  1. 【特許請求の範囲】 １ 複数個の半導体素子を実装した配線補助基板
    を、炭化ケイ素を主成分とする材料で作られた主
    基板に固設してなることを特徴とする半導体装
    置。 ２ 配線用補助基板がシリコンで作られているこ
    とを特徴とする特許請求の範囲第１項記載の半導
    体装置。 ３ 半導体素子がシリコンで作られていることを
    特徴とする特許請求の範囲第１項または第２項記
    載の半導体装置。
JP59038562A 1984-03-02 1984-03-02 半導体装置 Granted JPS60183759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59038562A JPS60183759A (ja) 1984-03-02 1984-03-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59038562A JPS60183759A (ja) 1984-03-02 1984-03-02 半導体装置

Publications (2)

Publication Number Publication Date
JPS60183759A JPS60183759A (ja) 1985-09-19
JPH0520905B2 true JPH0520905B2 (ja) 1993-03-22

Family

ID=12528736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59038562A Granted JPS60183759A (ja) 1984-03-02 1984-03-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS60183759A (ja)

Also Published As

Publication number Publication date
JPS60183759A (ja) 1985-09-19

Similar Documents

Publication Publication Date Title
US6285075B1 (en) Integrated circuit package with bonding planes on a ceramic ring using an adhesive assembly
US6534858B2 (en) Assembly and methods for packaged die on pcb with heat sink encapsulant
US7061080B2 (en) Power module package having improved heat dissipating capability
JP2616565B2 (ja) 電子部品組立体
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
JPH07254668A (ja) 高熱放出用の半導体パッケージ
JPH0777258B2 (ja) 半導体装置
EP0253295A1 (en) Thermally enhanced LSI integrated circuit package
US5164885A (en) Electronic package having a non-oxide ceramic bonded to metal and method for making
JPS6221249A (ja) 半導体装置
JP2682307B2 (ja) 半導体集積回路の実装方法
JPH05206320A (ja) マルチチップモジュール
JPH0520905B2 (ja)
JPS60136348A (ja) 半導体装置
JPH05326625A (ja) Ｌｓｉ実装構造
JPS60200558A (ja) 半導体装置
JPH0661306A (ja) チップキャリアとその実装構造体
JPS62194653A (ja) 半導体装置
JPS61125142A (ja) 電子装置
KR100264644B1 (ko) 모듈 패키지
JPH0878616A (ja) マルチチップ・モジュール
JPH0763080B2 (ja) 半導体パツケ−ジ構造体
JPH10308480A (ja) 半導体デバイス用封止樹脂材料及び半導体デバイス
JPS60202955A (ja) 半導体装置
JPS61140140A (ja) 半導体装置