JP3335657B2 - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP3335657B2
JP3335657B2 JP3351492A JP3351492A JP3335657B2 JP 3335657 B2 JP3335657 B2 JP 3335657B2 JP 3351492 A JP3351492 A JP 3351492A JP 3351492 A JP3351492 A JP 3351492A JP 3335657 B2 JP3335657 B2 JP 3335657B2
Authority
JP
Japan
Prior art keywords
aluminum nitride
sealing member
semiconductor package
substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3351492A
Other languages
English (en)
Other versions
JPH05235192A (ja
Inventor
昭宏 堀口
圭一 矢野
光芳 遠藤
光男 加曽利
文雄 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3351492A priority Critical patent/JP3335657B2/ja
Publication of JPH05235192A publication Critical patent/JPH05235192A/ja
Application granted granted Critical
Publication of JP3335657B2 publication Critical patent/JP3335657B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子(ICチッ
プ)を搭載した半導体パッケージに係り、特に熱抵抗が
小さく放熱性に優れ、かつパッケージ本体(基板)と封
止部材との接合強度および封止性に優れた半導体パッケ
ージに関する。
【0002】
【従来の技術】従来から半導体素子(ICチップ)は、
外部環境からの保護やハンドリング性の向上等を目的と
して、通常、絶縁性を有するセラミックス基板によって
パーケージングされた状態で使用される。ところで近
年、半導体製造技術の進歩によって半導体素子の高集積
化や高速化が進行している一方で、パワートランジスタ
に見られるように、一部の半導体素子においては大電力
化も図られている。このような半導体素子の大電力化や
高集積化等に伴って、半導体素子からの発熱量はさらに
増大する傾向にあるため、半導体パッケージには、より
放熱性および構造強度を高めることが強く望まれてい
る。
【0003】そこで半導体パッケージの放熱性を向上さ
せるための一手段として、例えば図5に示すようなキャ
ビティダウン型の半導体パッケージが広く使用されてい
る。図5はピングリッドアレイ(PGA)型の半導体パ
ッケージの構成例を示す断面図である。すなわちパッケ
ージの放熱性を向上させるために、Al合金等の金属製
の放熱フィン2をパッケージ本体となるセラミックス基
板1に接合した構造が採用されている。このような放熱
フィンの取付の難易を考慮した場合には、半導体素子3
が収容されたキャビティ4を下方に向けて開放設置する
とともに、キャビティ4の開放面側のセラミックス基板
1表面に外部端子5としてのリードピン6を接合したキ
ャビティダウン型のパッケージ構造が有利である。また
半導体素子3が収容されたキャビティ4は金属製キャッ
プ(リッド)9によって気密封止されている。
【0004】上記キャビティダウン型の半導体パッケー
ジによれば、半導体素子3からセラミックス基板1を経
由して放熱フィン2に至るほぼ直線状の放熱パスが形成
されるために、半導体素子3において発生した熱は効率
的に系外に放散される。一方、半導体素子3とリードピ
ン6とが、セラミックス基板1の同一表面側に配置され
る構造となるため、半導体素子3に接続されたボンディ
ングワイヤ7の他端と、リードピン6とを電気的に接続
する内部配線層8の長さが長大になり、信号遅延が増大
する問題がある。またリードピン6を配設した側のセラ
ミックス基板1表面には半導体素子3も配設される構造
であるため、所要数のリードピン6を配設するために
は、パッケージ本体(セラミックス基板)自体が大型化
してしまう問題点がある。
【0005】一方、各種電子機器に対する小形化要請が
強まるに連れて、半導体パッケージ等においても高密度
実装を可能とすることが求められていることから、半導
体パッケージ自体に対する小形化の要望が強まってい
る。また、パッケージ内の配線長を低減することによっ
て、信号遅延を抑制する点からも、半導体パッケージの
小形化が求められている。さらに、半導体チップの高集
積化に伴って、1素子当りの入出力信号数は増加する傾
向にある。このような現状に対して、上記したキャビテ
ィダウン型の半導体パッケージは、小形化した場合の設
置ピン数に制限があることから、入出力信号数の増加す
なわち多ピン化への対応を考慮すると、次に説明するキ
ャビティアップ型の半導体パッケージが有利となる。
【0006】従来のキャビティアップ型半導体パッケー
ジの一構成例を図6に示す。図6に示す半導体パッケー
ジは、内部に信号配線10やグランド層(接地電源層)
11等の内部配線層8を形成した多層セラミックス基板
1aを有し、この多層セラミックス基板1aの上部開放
型キャビティ4a内に半導体素子3が収容されている。
この半導体素子3が収容されたキャビティ4aは、コバ
ールや42Ni合金などの金属製のキャップ9a等によ
って気密封止されており、半導体素子3はボンディング
ワイヤ7および表面配線層12を介して内部配線層8と
電気的に接続されている。また、多層セラミックス基板
1aの他方の面には、内部配線層8と電気的に接続され
たリードピン6が接合されている。
【0007】上記キャビティアップ型の半導体パッケー
ジによれば、リードピン6の接合領域を広く確保するこ
とができるため、多ピン化(半導体素子の高集積化)や
パッケージの小型化には対応可能である。また半導体素
子3と各リードピン6とが多層セラミックス基板1a介
して対向するように配置されるため、両者を接続する内
部配線層8が比較的に短かくなり、配線抵抗を低減する
ことができる。
【0008】
【発明が解決しようとする課題】しかしながら、キャビ
ティアップ型の半導体パッケージは、構造的に一般的な
放熱フィンを設けることがキャビティダウン型に比べて
困難であるため、充分な放熱性を確保することができな
いとう問題を有している。すなわち、キャビティ4a側
の半導体パッケージに、直接放熱フィンを接合すること
は構造上困難であり、またキャビティ4aを気密封止す
るキャップ9aに放熱フィンを取り付けたとしても、放
熱フィンとパッケージ本体との伝熱面積を充分に確保す
ることができないため、放熱フィンを有効に機能させる
ことができない。また、キャビティ4aの周囲に放熱フ
ィンを接合したとしても、パッケージの小形化に応じて
伝熱面積を充分に確保することができなくなってしま
う。ちなみに従来使用されている半導体パッケージにお
いて、キャップ9aの接合部面積Aの、多層セラミック
ス基板1の半導体素子3を設置した一主面の全表面積に
対する割合、すなわち接合部面積率は、上記構造上の制
約により、15〜20%程度に止まっているため、熱抵
抗が高く充分な放熱特性が発揮されない問題点があっ
た。特に半導体素子からセラミックス基板を経由して放
熱フィンに至る直線的な放熱パスが形成されるキャビテ
ィダウン型の半導体パッケージと異なり、キャビティア
ップ型の半導体パッケージでは、半導体素子3において
発生した熱は、図6において下方向の多層セラミックス
基板1aに一旦伝達された後に上方向のキャップ9a側
に伝達されるため、放熱パスが迂回して長くなる欠点が
ある。
【0009】また接合部面積率が小さいため、多層セラ
ミックス基板1aと封止部材としてのキャップ9aとの
接合強度が低く、パッケージ全体としての構造強度が低
い上に封止性能も低下する問題点があった。
【0010】本発明は上記問題点を解決するためになさ
れたものであり、多ピン化およびパッケージの小形化に
対応させた上で、さらに熱抵抗が小さく放熱性に優れ、
かつパッケージ本体(セラミックス基板)と封止部材と
の接合強度および封止性に優れた半導体パッケージを提
供することを目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するため
本発明に係る半導体パッケージは、一主面に半導体素子
が搭載され、この半導体素子と電気的に接続された配線
パターンを有する窒化アルミニウム基板と、前記配線パ
ターンと電気的に接続されるとともに、前記窒化アルミ
ニウム基板の他方の主面に形成された外部端子と、前記
半導体素子を覆うように、前記窒化アルミニウム基板の
主面上に接合された高熱伝導性封止部材とを備え、上記
高熱伝導性封止部材の窒化アルミニウム基板の一主面の
面積に対する接合部面積率を25%以上80%以下に設
定したことを特徴とする。
【0012】また、高熱伝導性封止部材は、120W/
m・K以上の熱伝導率を有する窒化アルミニウム焼結体
から構成するとよい。
【0013】
【作用】上記構成に係る半導体パッケージによれば、高
熱伝導性封止部材の窒化アルミニウム基板に対する接合
部面積率を、従来の15〜20%程度から25〜80%
までに増加させることが可能になるため、半導体素子に
おいて発生する熱が効率よく、放熱フィン等に伝達さ
れ、優れた放熱性を発揮させることができる。
【0014】また外部端子の接合面と対向する窒化アル
ミニウム基板の他の主面に半導体素子を搭載しているた
め、多ピン化に対応させた上でパッケージを小形化する
ことができる。そして基本的にパッケージ本体を熱伝導
性に優れた窒化アルミニウム基板で構成するとともに、
窒化アルミニウムなど熱伝導性の良好なセラミックス製
封止部材で半導体素子を覆い(封止し)、この封止部材
に放熱部材としての機能も兼ね備えさせているため、パ
ッケージの放熱性を大幅に向上させることができる。
【0015】特に封止部材と窒化アルミニウム基板との
接合面積を増大させることができるため、パッケージの
構造強度および封止性を大幅に向上させることも可能に
なる。
【0016】
【実施例】次に本発明の一実施例について添付図面を参
照して説明する。図1は本発明に係る半導体パッケージ
の一実施例を示す断面図である。
【0017】すなわち実施例に係る半導体パッケージ
は、一主面にLSIやパワーIC等の半導体素子3が搭
載され、この半導体素子3と電気的に接続された配線パ
ターン20を有する窒化アルミニウム多層基板21と、
前記配線パターン20と電気的に接続されるとともに、
前記窒化アルミニウム多層基板21の他方の主面に形成
された外部端子5としてのリードピン6と、前記半導体
素子3を覆うように、前記窒化アルミニウム多層基板2
1の主面上に接合された断面コ字状の高熱伝導性封止部
材22とを備え、上記高熱伝導性封止部材22の窒化ア
ルミニウム多層基板21に対する接合部面積率を25%
以上80%以下に設定して構成される。
【0018】上記窒化アルミニウム多層基板21は、複
数のセラミックス層23を多層に積層し、同時焼成によ
り一体化することによって構成された多層配線基板であ
り、各セラミックス層23上には所定の配線パターンを
有する内部配線層8が設けられている。内部配線層8
は、導電性物質が充填されたビアホール8aを含んでお
り、また窒化アルミニウム多層基板21の半導体素子搭
載面21aに形成された表面配線層12と上記ビアホー
ル8aを介して電気的に接続されている。表面配線層1
2は、高密度配線が必要となることから、スパッタ法や
蒸着法等の薄膜形成技術を利用した薄膜配線とされてい
る。搭載された半導体素子3は、ボンディングワイヤ7
を介して表面配線層12と電気的に接続されている。ま
た、外部端子5としてのリードピン6は、内部配線層8
と電気的に接続されるように、窒化アルミニウム多層基
板21の下面21bに接合されている。このような窒化
アルミニウム多層基板21は、例えば基板自体(各セラ
ミックス層23)と内部配線層8等となる導電性物質と
を同時焼成することにより作製される。
【0019】また、窒化アルミニウム多層基板21の半
導体素子搭載面21aは、上述したように、窒化アルミ
ニウム製高熱伝導性封止部材22によって覆われてお
り、搭載された半導体素子3は、この窒化アルミニウム
高熱伝導性封止部材22によって気密封止されている。
すなわち、窒化アルミニウム高熱伝導性封止部材22
は、コ字状断面の凸状外縁部22aの端面(接合面:
A)が窒化アルミニウム多層基板21の半導体素子搭載
面21aに当接され、かつ凹状部22b内に半導体素子
3が収容されるように接合されており、この凹状部22
bが従来の半導体パッケージのキャビティの役割を果し
ている。
【0020】そして、窒化アルミニウム多層基板21と
窒化アルミニウム製高熱伝導性封止部材22との接合
は、Pb−Sn半田、Au−Sn半田、樹脂等により行
なわれる。ここでAlN多層基板21と封止部材22と
の接合部における半田の流れを防止するために、封止部
材22の凸状外縁部22aの側端面は、AlN多層基板
21の側端面より0.1〜0.5mm程度内側に配設され
るように形成するとよい。
【0021】上記窒化アルミニウム製高熱伝導性封止部
材22は、窒化アルミニウム多層基板21に接合されて
いるため、半導体素子3の動作等に伴って発生した熱
は、窒化アルミニウム多層基板21を介して窒化アルミ
ニウム製高熱伝導性封止部材22からも放散される。す
なわち、窒化アルミニウム製高熱伝導性封止部材22
は、放熱部材の機能も兼ね備えている。
【0022】また、窒化アルミニウム製高熱伝導性封止
部材22の接合部面積(凸状外縁部22aの端面の面
積)Aは、窒化アルミニウム多層基板21から窒化アル
ミニウム製高熱伝導性封止部材22への熱の伝達状態を
直接左右するため、表面配線層12の形成精度や半導体
パッケージ全体の許容サイズ(リードピン6の形成ピッ
チを含む)を考慮した上で、できるだけ大きく設定する
ことが好ましいが、本発明では窒化アルミニウム製高熱
伝導性封止部材22の接合部面積Aが、窒化アルミニウ
ム多層基板21の半導体素子3を設置した一主面の全面
積に対して占める割合、すなわち接合部面積率を25%
以上80%以下に設定している。接合部面積率が25%
未満の場合には、放熱面積が充分に確保されずパッケー
ジの放熱特性が低下すると同時に、接合面積が小さくな
るため、封止部材22と窒化アルミニウム多層基板21
との接合強度が低下し、パッケージの構造強度および封
止性が低下してしまう。一方接合部面積率が80%を超
えると窒化アルミニウム多層基板21に対する半導体素
子3の搭載空間が不足してしまうため、接合部面積率は
上記範囲に設定されるが、より好ましくは35〜60%
の範囲が望ましい。
【0023】図2は窒化アルミニウム多層基板21上面
側の接合状態を示す平断面図であり、基板21の中央部
に半導体素子3を搭載するダイパッド領域X1 が設けら
れ、その外周に表面配線層12を形成する表面配線領域
2 が設けられる。したがって、封止部材22の接合領
域X3 は窒化アルミニウム基板21の表面積から上記ダ
イパッド領域X1 および表面配線領域X2 を差し引いた
値となる。
【0024】また、高熱伝導度封止部材22の構成材料
となる窒化アルミニウム焼結体は、本質的に高熱伝導性
を有するものであるが、その原料材質や作製条件によっ
て種々の熱伝導率を有するものが得られるため、封止部
材22用の窒化アルミニウム焼結体としては、より高熱
伝導率を有するものを使用することが好ましい。例えば
封止部材22は、120W/m・K以上の熱伝導率を有
する窒化アルミニウム焼結体によって構成することが好
ましい。より好ましくは、180W/m・K以上の熱伝
導率を有する窒化アルミニウム焼結体を用いるとよい。
なお、窒化アルミニウム多層基板21の構成材料として
も、高熱伝導率を有するものを使用することが好まし
い。
【0025】上記した窒化アルミニウム製高熱伝導性封
止部材22上には、図1に示すように、従来から用いら
れているような放熱フィン2を取り付けることが可能で
ある。この放熱フィン2の構成材料としては、アルミニ
ウム材や銅材のような金属材料や封止部材と同材質の窒
化アルミニウム焼結体等を用いることができる。また、
放熱フィン2を窒化アルミニウム焼結体で構成する場合
には、高熱伝導性封止部材22と一体化成形とすること
も可能である。また、窒化アルミニウム多層基板21の
下面21b側にも、放熱フィンを設けてもよい。これ
は、半導体パッケージをボードに搭載した際に、ボード
側からも放熱しようとするものである。
【0026】上述した実施例の半導体パッケージにおい
ては、窒化アルミニウム多層基板21のリードピン6の
接合面21bと対向する平坦な主面21a上に、半導体
素子3を接合搭載しているため、パッケージの小形化や
多ピン化を可能にした上で、表面配線層12の形成精度
の向上や形成コストの低減を図ることができる。
【0027】また、窒化アルミニウム多層基板21の表
面21a上に直接搭載された半導体素子3は、断面コ字
状の窒化アルミニウム製封止部材22を用いることによ
って、確実に気密封止することができる。特に従来の半
導体パッケージと比較して封止部材22と窒化アルミニ
ウム多層基板21との接合面積が大幅に増加するため、
パッケージの構造強度および封止性を同時に向上させる
ことができる。
【0028】そして、高熱伝導性封止部材22を窒化ア
ルミニウム焼結体で構成していると共に、封止部材22
の形状を断面コ字状とし、窒化アルミニウム多層基板2
1との接合面積(伝熱面積)を増大させているため、半
導体素子3からの熱を窒化アルミニウム多層基板21を
介して効率よく放散させることができる。
【0029】このように、上記実施例の半導体パッケー
ジは、小形化および多ピン化が可能である上に、高放熱
性を満足するものであると言える。さらに、窒化アルミ
ニウム製高熱伝導性封止部材22は、放熱部材の機能を
も兼ねるため、部品点数の削減にも寄与する。よって、
製造コストの低減を図ることができる。
【0030】また窒化アルミニウム製高熱伝導性封止部
材22の代りに、例えばポーラスなタングステンに銅を
含浸させた構造のW−Cu系製の封止部材等の高熱伝導
性封止部材を用いてもよい。
【0031】なお、放熱部材を兼ねる断面コ字状の高熱
伝導性封止部材22を、アルミニウム材等で構成するこ
とも考えられるが、この場合には熱膨張率が大きく異な
る部材同士の接合に伴う種々の問題が発生する。例え
ば、接合する部材間の熱膨張差が大きいと、加熱接合時
や冷熱サイクル時に、セラミック部材にクラックが生じ
たり、またクラックには至らなくとも、残留応力が大き
くなることから、信頼性が大幅に低下する。本発明に当
て嵌めると、窒化アルミニウム多層基板21にクラック
が生じることが懸念される。これに対して、本発明にお
いては、特に多層基板21と封止部材22とを同材質の
窒化アルミニウムによって構成した場合、上記したよう
な熱膨張差に起因するクラックの発生や信頼性の低下を
招くことがない。これは、半導体パッケージとして使用
する上で、重要な点である。
【0032】図1に示す実施例では、外部端子5として
多数のリードピン6をAlN多層基板21の下面21b
にAgろう材等によって接合した例で示しているが、本
発明は図1に示す実施例に限定されない。すなわち図3
に示すように導電性物質が充填されたビアホール8aに
対向する位置でAlN多層基板21の下面21bに半田
等の突起24を形成し外部端子とした場合においても、
リードピンの場合と同様な効果が得られる。
【0033】次に上述した実施例に係る半導体パッケー
ジの具体例について述べ、その特性を評価する。下記に
示す実施例1〜3に係る半導体パッケージはいずれも、
図1に示す構造を有している。
【0034】実施例1 まず、各セラミックス層23に対応した窒化アルミニウ
ムグリーンシートを作製し、これらにスールーホールを
形成した後、スルーホール内に導体ペーストを充填する
とともに、導体ペーストを所望の配線形状に塗布した。
次いで、これら窒化アルミニウムグリーンシートを積層
した後、窒素雰囲気中で脱バインダ処理し、さらに焼成
(窒化アルミニウムと導体層との同時焼成)して、内部
配線層8を有する25mm×25mm×2.6mmt の窒化ア
ルミニウム多層基板21を得た。
【0035】次に、窒化アルミニウム多層基板21の上
面21aに薄膜法により表面配線層12を形成した後、
窒化アルミニウム多層基板21の下面21b側にリード
ピン6を240本Agろうを用いて接合した。この後、
半導体素子3として消費電力10Wのシリコン素子を窒
化アルミニウム多層基板21の上面21aに接合搭載
し、ボンディングワイヤ7を付設して電気的な接続を完
了させた。
【0036】一方、AlN多層基板21に対する接合部
の面積率が50%となるように170W/m・Kの熱伝
導率を有する窒化アルミニウム焼結体により、放熱部材
を兼ねる高熱伝導性封止部材22を作製した。そして、
この窒化アルミニウム製封止部材22を、上記した半導
体素子3が搭載された窒化アルミニウム多層基板21の
上面21aにAu−Sn半田により接合し、さらに封止
部材22上に直径25mmの円形7段構造の放熱フィン2
を配置して目的とする実施例1に係る半導体パッケージ
を得た。
【0037】実施例2 封止部材22の接合部面積率を70%とした以外は、実
施例1と全く同一条件によって処理し、実施例2に係る
半導体パッケージを製造した。
【0038】実施例3 封止部材22の接合部面積率を30%とした以外は実施
例1と全く同一条件によって処理し、実施例3に係る半
導体パッケージを製造した。
【0039】比較例1 封止部材22の接合部面積率を20%とした以外は実施
例1と全く同一条件によって処理し、比較例1に係る半
導体パッケージを製造した。
【0040】このようにして得た実施例1〜3および比
較例1に係る各半導体パッケージの放熱性を評価するた
めに、冷却風速を1.5m/sに設定してΔVBE法によ
り熱抵抗値を測定したところ、図4に示す結果が得られ
た。すなわち比較例1による半導体パッケージでは熱抵
抗で5.5℃/Wで高い値であったのに対し、実施例1
〜3による半導体パッケージでは、2.7〜4.0℃/
Wと低熱抵抗値であり、いずれも放熱性が高い半導体パ
ッケージが得られることが判明した。特にパッケージサ
イズが小形化し、キャビティダウン型パッケージに近い
あるいは同等の低熱抵抗を実現することができた。
【0041】
【発明の効果】以上説明の通り本発明に係る半導体パッ
ケージによれば、高熱伝導性封止部材の窒化アルミニウ
ム基板に対する接合部面積率を25〜80%と大きく設
定し、この接合部を放熱回路として使用しているため、
熱抵抗が小さく、放熱特性に優れ、かつ封止部材と窒化
アルミニウム基板との接合強度が高く、封止性に優れた
高品質の半導体パッケージを提供することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体パッケージの一実施例を示
す断面図。
【図2】図1におけるII−II矢視平断面図。
【図3】外部端子の他の構成例を示す部分断面図。
【図4】封止部材の接合部面積率と半導体パッケージの
熱抵抗との関係を示すグラフ。
【図5】従来のキャビティダウン型半導体パッケージの
構成例を示す断面図。
【図6】従来のキャビティアップ型半導体パッケージの
構成例を示す断面図。
【符号の説明】
1,1a セラミックス基板 2 放熱フィン 3 半導体素子 4,4a キャビティ 5 外部端子 6 リードピン 7 ボンディングワイヤ 8 内部配線層 8a ビアホール 9,9a 金属製キャップ(リッド) 10 信号配線 11 グランド層(接地電源層) 12 表面配線層 20 配線パターン 21 窒化アルミニウム多層基板 21 素子搭載面(基板上面) 21b 基板下面 22 高熱伝導性封止部材 22a 凸状外縁部 22b 凹状部 23 セラミックス層 24 半田等の突起 A 接合面
フロントページの続き (72)発明者 遠藤 光芳 神奈川県横浜市鶴見区末広町2の4 株 式会社東芝 京浜事業所内 (72)発明者 加曽利 光男 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 総合研究所内 (72)発明者 上野 文雄 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 総合研究所内 (56)参考文献 特開 平2−146747(JP,A) 特開 平3−138965(JP,A) 特開 平1−305862(JP,A) 特開 昭61−270264(JP,A) 特開 昭62−36069(JP,A) 特開 昭62−41766(JP,A) 米国特許4338621(US,A)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 一主面に半導体素子が搭載され、この半
    導体素子と電気的に接続された配線パターンを有する窒
    化アルミニウム基板と、前記配線パターンと電気的に接
    続されるとともに、上記窒化アルミニウム基板の他方の
    主面に形成された外部端子と、上記半導体素子を覆うよ
    うに、上記窒化アルミニウム基板の主面上に接合された
    高熱伝導性封止部材とを備え、上記高熱伝導性封止部材
    は、120W/m・K以上の熱伝導率を有する窒化アル
    ミニウム焼結体から成り、上記窒化アルミニウム基板と
    高熱伝導性封止部材とが半田層を介して接合されてお
    り、上記高熱伝導性封止部材の窒化アルミニウム基板の
    一主面の面積に対する接合部面積率が25%以上80%
    以下であり、上記高熱伝導性封止部材の側端面は、窒化
    アルミニウム基板の側端面より0.1〜0.5mm内側
    に存在することを特徴とする半導体パッケージ。
  2. 【請求項2】 外部端子がリードピンであることを特徴
    とする請求項1記載の半導体パッケージ。
  3. 【請求項3】 前記窒化アルミニウム基板が多層基板で
    あることを特徴とする請求項1または2記載の半導体パ
    ッケージ。
  4. 【請求項4】 前記半田層がPb−Sn半田およびAu
    −Sn半田の少なくとも一種から成ることを特徴とする
    請求項1ないし3のいずれかに記載の半導体パッケー
    ジ。
JP3351492A 1992-02-20 1992-02-20 半導体パッケージ Expired - Lifetime JP3335657B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3351492A JP3335657B2 (ja) 1992-02-20 1992-02-20 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3351492A JP3335657B2 (ja) 1992-02-20 1992-02-20 半導体パッケージ

Publications (2)

Publication Number Publication Date
JPH05235192A JPH05235192A (ja) 1993-09-10
JP3335657B2 true JP3335657B2 (ja) 2002-10-21

Family

ID=12388658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3351492A Expired - Lifetime JP3335657B2 (ja) 1992-02-20 1992-02-20 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3335657B2 (ja)

Also Published As

Publication number Publication date
JPH05235192A (ja) 1993-09-10

Similar Documents

Publication Publication Date Title
KR970000218B1 (ko) 반도체 패키지
US5710695A (en) Leadframe ball grid array package
US5293301A (en) Semiconductor device and lead frame used therein
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US5909058A (en) Semiconductor package and semiconductor mounting part
JPH0878574A (ja) 半導体装置及びその製造方法
JPH01253942A (ja) 半導体パッケージ及びそれを用いたコンピュータ
JP3253154B2 (ja) 半導体装置用パッケージ及び半導体装置
JP3335657B2 (ja) 半導体パッケージ
JP2501279B2 (ja) 半導体パッケ―ジ
JPH08264688A (ja) 半導体用セラミックパッケージ
JPH05211257A (ja) 半導体集積回路の実装方法
JP2501278B2 (ja) 半導体パッケ―ジ
JPH0897336A (ja) 半導体装置
JP3198144B2 (ja) 半導体パッケージ
JPS6334962A (ja) パツケ−ジ構造体
JPH0377355A (ja) 放熱型半導体装置
JPS61150251A (ja) 半導体装置
JPH0897331A (ja) 半導体パッケージ
JPH04348061A (ja) 半導体装置用パッケージ
JPH0797616B2 (ja) 半導体装置の製造方法
JPH09266265A (ja) 半導体パッケージ
JPS61125142A (ja) 電子装置
JPH0379064A (ja) 半導体パッケージ
JPH0320067B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070802

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090802

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10