JPH04348061A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH04348061A JPH04348061A JP15728591A JP15728591A JPH04348061A JP H04348061 A JPH04348061 A JP H04348061A JP 15728591 A JP15728591 A JP 15728591A JP 15728591 A JP15728591 A JP 15728591A JP H04348061 A JPH04348061 A JP H04348061A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- heat dissipation
- semiconductor device
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000000919 ceramic Substances 0.000 claims abstract description 51
- 230000017525 heat dissipation Effects 0.000 claims description 72
- 230000005855 radiation Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 241000587161 Gomphocarpus Species 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005219 brazing Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置用パッケージ
に関し、特に熱放散性に優れたセラミックパッケージに
関する。
に関し、特に熱放散性に優れたセラミックパッケージに
関する。
【０００２】
【従来の技術】半導体チップの高集積化につれて、半導
体装置は大きな消費電力を必要とする。そこで、半導体
チップを搭載する半導体装置用パッケージには、半導体
チップからの熱を外部に放散するために、熱放散性のよ
いセラミックが使用される。そして、このセラミックに
、さらにヒートシンクを取り付けたパッケージが提案さ
れている。その構造は、特開昭５９−１７８７５５号公
報に開示されており、以下、その構造について図６の一
部切欠き斜視図を用いて説明する。
体装置は大きな消費電力を必要とする。そこで、半導体
チップを搭載する半導体装置用パッケージには、半導体
チップからの熱を外部に放散するために、熱放散性のよ
いセラミックが使用される。そして、このセラミックに
、さらにヒートシンクを取り付けたパッケージが提案さ
れている。その構造は、特開昭５９−１７８７５５号公
報に開示されており、以下、その構造について図６の一
部切欠き斜視図を用いて説明する。
【０００３】四辺形のセラミック基板１９の中央部に、
この基板を貫通する開口が設けてある。この開口は、そ
の内側面に下方に広がる段差が設けられ、基板上面の開
口面積に比べて下面の開口面積が広くなっている。また
、段差面には、ボンディングワイヤ６の接続端子となる
金属層が複数個形成され、配列されている。セラミック
基板１９の下面には、この下面と垂直に、かつ格子状に
複数本の電気接続用リード４が導出している。この電気
接続用リード４は、セラミック基板１９内部のメタライ
ズ配線層１１を介して、前記段差面の接続端子と電気的
に接続している。基板１９の開口には、凸部を有する金
属板２０が、その凸部を下に向けて開口に嵌合しろう接
されている。この凸部は、半導体チップ固着部であり、
その下面には半導体チップ２が固着される。そして、金
属板２０は基板１９の上面側の開口を閉塞している。従
って、半導体チップ２は、電極形成面を下向きにして開
口内に配置されている。
この基板を貫通する開口が設けてある。この開口は、そ
の内側面に下方に広がる段差が設けられ、基板上面の開
口面積に比べて下面の開口面積が広くなっている。また
、段差面には、ボンディングワイヤ６の接続端子となる
金属層が複数個形成され、配列されている。セラミック
基板１９の下面には、この下面と垂直に、かつ格子状に
複数本の電気接続用リード４が導出している。この電気
接続用リード４は、セラミック基板１９内部のメタライ
ズ配線層１１を介して、前記段差面の接続端子と電気的
に接続している。基板１９の開口には、凸部を有する金
属板２０が、その凸部を下に向けて開口に嵌合しろう接
されている。この凸部は、半導体チップ固着部であり、
その下面には半導体チップ２が固着される。そして、金
属板２０は基板１９の上面側の開口を閉塞している。従
って、半導体チップ２は、電極形成面を下向きにして開
口内に配置されている。
【０００４】また、半導体チップ２の電極形成面に設け
られた電極は、ボンディングワイヤ６により前記接続端
子に接続されている。さらに、セラミック基板１９の下
面側の段差によって広がった開口をキャップ２１で塞ぎ
、半導体チップ２を封止している。基板１９の上面側開
口を塞ぐ金属板２０の上面には、放熱用のヒートシンク
２２が接合されている。このヒートシンク２２は、その
上面に複数のフィンが規則的に配列されている。上述し
たセラミックパッケージは、半導体チップ２がその電極
形成面を電気接続用リード４が設けられたセラミック基
板１９の下面側に向けて配置されている。一般に、この
ような構造をフェースダウン型パッケージという。
られた電極は、ボンディングワイヤ６により前記接続端
子に接続されている。さらに、セラミック基板１９の下
面側の段差によって広がった開口をキャップ２１で塞ぎ
、半導体チップ２を封止している。基板１９の上面側開
口を塞ぐ金属板２０の上面には、放熱用のヒートシンク
２２が接合されている。このヒートシンク２２は、その
上面に複数のフィンが規則的に配列されている。上述し
たセラミックパッケージは、半導体チップ２がその電極
形成面を電気接続用リード４が設けられたセラミック基
板１９の下面側に向けて配置されている。一般に、この
ような構造をフェースダウン型パッケージという。
【０００５】このフェースダウン型パッケージは、半導
体チップ２から発生した熱は、金属板２０を経てセラミ
ック基板１９の上面に取り付けられたヒートシンク２２
に導かれ、このヒートシンク２２から大気中に放散され
る。このように、フェースダウン型パッケージは、電気
導出方向と熱放散方向とが相反する方向となっている。
体チップ２から発生した熱は、金属板２０を経てセラミ
ック基板１９の上面に取り付けられたヒートシンク２２
に導かれ、このヒートシンク２２から大気中に放散され
る。このように、フェースダウン型パッケージは、電気
導出方向と熱放散方向とが相反する方向となっている。
【０００６】
【発明が解決しようとする課題】この従来の半導体装置
用パッケージであるフェースダウン型パッケージには、
次のような欠点がある。半導体チップが大型化するにつ
れ、セラミック基板のチップ固着部の面積を広げる必要
が生じ、また電気接続用リード数も増加する。しかし、
電気接続用リードはセラミック基板下面の開口周囲に規
格化されたピッチ及び径で配設されているため、開口面
積を広げるにも限界があり、通常１５０本程度が限界で
ある。そのため、チップ固着部の面積を広げることがで
きず、チップの大型化が困難であるという問題点がある
。また、フェースダウン型パッケージは、半導体チップ
からの熱を外部に放散するためにヒートシンクを設ける
場合が多い。そのため、実装用基板にパッケージを搭載
した場合、実装高さが大きくなり、実装用基板の収容間
隔を狭くすることができないという問題点がある。
用パッケージであるフェースダウン型パッケージには、
次のような欠点がある。半導体チップが大型化するにつ
れ、セラミック基板のチップ固着部の面積を広げる必要
が生じ、また電気接続用リード数も増加する。しかし、
電気接続用リードはセラミック基板下面の開口周囲に規
格化されたピッチ及び径で配設されているため、開口面
積を広げるにも限界があり、通常１５０本程度が限界で
ある。そのため、チップ固着部の面積を広げることがで
きず、チップの大型化が困難であるという問題点がある
。また、フェースダウン型パッケージは、半導体チップ
からの熱を外部に放散するためにヒートシンクを設ける
場合が多い。そのため、実装用基板にパッケージを搭載
した場合、実装高さが大きくなり、実装用基板の収容間
隔を狭くすることができないという問題点がある。
【０００７】本発明の目的は、放熱性に優れ、大型の半
導体チップを搭載でき、さらに、実装用基板への実装高
さを低くできる半導体装置用パッケージを提供すること
である。
導体チップを搭載でき、さらに、実装用基板への実装高
さを低くできる半導体装置用パッケージを提供すること
である。
【０００８】
【課題を解決するための手段】本発明の半導体装置用パ
ッケージは、半導体チップ搭載領域（凹部底面を指す）
となる凹部を上面に有するセラミック基板と、このセラ
ミック基板の下面の前記凹部底面にほぼ対応する領域（
凹部底面の約１．２から１．４倍の領域で放熱領域とな
る）から導出された複数本の放熱用リードと、前記放熱
領域以外の部分（電気接続用リード設置領域）から導出
された複数本の電気接続用リードとを含み、前記放熱用
リードの直径は、前記電気接続用リードの直径よりも大
きいことを特徴とする。
ッケージは、半導体チップ搭載領域（凹部底面を指す）
となる凹部を上面に有するセラミック基板と、このセラ
ミック基板の下面の前記凹部底面にほぼ対応する領域（
凹部底面の約１．２から１．４倍の領域で放熱領域とな
る）から導出された複数本の放熱用リードと、前記放熱
領域以外の部分（電気接続用リード設置領域）から導出
された複数本の電気接続用リードとを含み、前記放熱用
リードの直径は、前記電気接続用リードの直径よりも大
きいことを特徴とする。
【０００９】また、本発明は、セラミック基板の上面側
の凹部底面に半導体チップが搭載され、下面に放熱用リ
ードおよび電気接続用リードが設けられている。放熱用
リード及び電気接続用リードは共に実装用基板に半田付
けされ、放熱用リードは、少なくとも電気的には無関係
に実装用基板に接続されるとともに、半導体チップから
発生した熱を実装用基板に放散する。放熱用リードの直
径は、電気接続用リードの直径より大きく形成されてい
るため、熱抵抗を十分に低減することができる。これに
より、高い熱放散効率を得ることができる。また、放熱
用リードの材質は、セラミック基板とろう接可能な熱膨
張係数を有する銅合金を用いる。さらに、電気接続用リ
ードも、少なくともこの銅合金を使用する。
の凹部底面に半導体チップが搭載され、下面に放熱用リ
ードおよび電気接続用リードが設けられている。放熱用
リード及び電気接続用リードは共に実装用基板に半田付
けされ、放熱用リードは、少なくとも電気的には無関係
に実装用基板に接続されるとともに、半導体チップから
発生した熱を実装用基板に放散する。放熱用リードの直
径は、電気接続用リードの直径より大きく形成されてい
るため、熱抵抗を十分に低減することができる。これに
より、高い熱放散効率を得ることができる。また、放熱
用リードの材質は、セラミック基板とろう接可能な熱膨
張係数を有する銅合金を用いる。さらに、電気接続用リ
ードも、少なくともこの銅合金を使用する。
【００１０】また、放熱用リードと電気接続用リードと
をセラミック基板の下面側に設けたので、ヒートシンク
を上面側に設ける必要がなくなり、パッケージの実装高
さを低くすることができる。一方、後程詳述するように
、セラミック基板、電気接続用リードのピッチ及び径を
小規格化することによって、このセラミック基板に対す
る放熱領域の相対面積を広げることが可能となり、その
結果、半導体チップ搭載領域が広がり、大型の半導体チ
ップを搭載できる。
をセラミック基板の下面側に設けたので、ヒートシンク
を上面側に設ける必要がなくなり、パッケージの実装高
さを低くすることができる。一方、後程詳述するように
、セラミック基板、電気接続用リードのピッチ及び径を
小規格化することによって、このセラミック基板に対す
る放熱領域の相対面積を広げることが可能となり、その
結果、半導体チップ搭載領域が広がり、大型の半導体チ
ップを搭載できる。
【００１１】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の第１の実施例の一部を切欠いた斜視図
、図２はその底面図、図３は本発明の第１の実施例のパ
ッケージを実装用基板に実装した状態を示す断面図であ
る。
。図１は本発明の第１の実施例の一部を切欠いた斜視図
、図２はその底面図、図３は本発明の第１の実施例のパ
ッケージを実装用基板に実装した状態を示す断面図であ
る。
【００１２】図１、図２、図３を参照して本発明の第１
の実施例を説明する。アルミナ（Ａｌ２ Ｏ３ ）から
なるセラミック基板１は、その上面の中央に段差１８を
有する凹部１７が形成され、その凹部１７の中央部にさ
らに段差８を有する凹部９が形成されている。従って、
この凹部９の底面積は、凹部１７の開口面積よりも狭く
なっている。段差８と１８との間の段部の上面には、メ
タライズ層に金めっきを施した接続端子１０が複数個配
列されている。セラミック基板１の下面の中央部を除く
部分には、電気接続用リード４が所定の間隔で格子状に
配列されている。この電気接続用リード４は、セラミッ
ク基板１内に形成されているメタライズ配線層１１を経
て接続端子１０と電気的に接続されている。 また、
セラミック基板１の下面中央部は放熱領域７であり、こ
の放熱領域７には放熱用リード３が電気接続用リード４
の間隔と同一の間隔で配列されている。放熱用リード３
は、その直径が電気接続用リード４の直径の約１．８倍
の太さに形成されている。なお、放熱用リード３および
電気接続用リード４は、それぞれ一端を釘頭１２状に形
成し、セラミック基板１の下面に個々に設けられたメタ
ライズ層に釘頭１２を接触させ、Ａｇ−Ｃｕ共晶ろう材
により１本ずつ接合されている。あるいは、放熱領域７
全面にメタライズ層を設け、ここに放熱用リード３をろ
う付けしてもよい。
の実施例を説明する。アルミナ（Ａｌ２ Ｏ３ ）から
なるセラミック基板１は、その上面の中央に段差１８を
有する凹部１７が形成され、その凹部１７の中央部にさ
らに段差８を有する凹部９が形成されている。従って、
この凹部９の底面積は、凹部１７の開口面積よりも狭く
なっている。段差８と１８との間の段部の上面には、メ
タライズ層に金めっきを施した接続端子１０が複数個配
列されている。セラミック基板１の下面の中央部を除く
部分には、電気接続用リード４が所定の間隔で格子状に
配列されている。この電気接続用リード４は、セラミッ
ク基板１内に形成されているメタライズ配線層１１を経
て接続端子１０と電気的に接続されている。 また、
セラミック基板１の下面中央部は放熱領域７であり、こ
の放熱領域７には放熱用リード３が電気接続用リード４
の間隔と同一の間隔で配列されている。放熱用リード３
は、その直径が電気接続用リード４の直径の約１．８倍
の太さに形成されている。なお、放熱用リード３および
電気接続用リード４は、それぞれ一端を釘頭１２状に形
成し、セラミック基板１の下面に個々に設けられたメタ
ライズ層に釘頭１２を接触させ、Ａｇ−Ｃｕ共晶ろう材
により１本ずつ接合されている。あるいは、放熱領域７
全面にメタライズ層を設け、ここに放熱用リード３をろ
う付けしてもよい。
【００１３】一方、半導体チップ２は、セラミック基板
１の凹部９の底面に、その電極形成面１３を上に向けて
通常のダイボンディング方法により固着される。そして
、半導体チップ２の電極１４は、ボンディングワイヤ６
および接続端子１０、さらにセラミック基板１内のメタ
ライズ配線層１１を経て、電気接続用リード４と電気的
に接続されている。また、セラミック基板１の凹部全体
の開口は、シームウェルド法により金属製のシールリン
グ１５を介してキャップ５で閉塞されている。なお、前
述の放熱領域７は、凹部９の底面の１．２から１．４倍
の面積を持ち、その周囲の電気接続用リード４の設置領
域は、この放熱領域７を除く領域に相当する。
１の凹部９の底面に、その電極形成面１３を上に向けて
通常のダイボンディング方法により固着される。そして
、半導体チップ２の電極１４は、ボンディングワイヤ６
および接続端子１０、さらにセラミック基板１内のメタ
ライズ配線層１１を経て、電気接続用リード４と電気的
に接続されている。また、セラミック基板１の凹部全体
の開口は、シームウェルド法により金属製のシールリン
グ１５を介してキャップ５で閉塞されている。なお、前
述の放熱領域７は、凹部９の底面の１．２から１．４倍
の面積を持ち、その周囲の電気接続用リード４の設置領
域は、この放熱領域７を除く領域に相当する。
【００１４】本実施例のパッケージは、実装用基板１６
に放熱用リード３及び電気接続用リード４を介して半田
付けにより接続される。従って、半導体チップ２からの
熱は、主に放熱用リード３から実装用基板１６に放散さ
れる。この際、放熱用リード３は電気的に無関係でもよ
いし、例えば接地電位に接続してもよい。また、放熱用
リード３が配置される放熱領域７は、半導体チップ２の
搭載領域（凹部底面）よりも広く設けられている。すな
わち、半導体チップ２に発生する熱は、セラミック基板
１の下面に向かって広がる際、半導体チップ２の搭載領
域よりも広い範囲に伝達される。このセラミック基板１
の熱伝達範囲は、セラミック基板１の厚さにより異なる
。例えば、半導体チップ２が搭載された凹部底面部のセ
ラミック基板１の厚さを１．０ｍｍとし、セラミック基
板１の材質をアルミナとした場合、半導体チップ２の直
下域の温度が最も高くなるが、半導体チップ２の搭載領
域の１．２から１．４倍の領域面積にもかなりの熱が伝
達される。従って、この領域にも放熱用リード３を配置
することによって、熱を効果的に放散できる。
に放熱用リード３及び電気接続用リード４を介して半田
付けにより接続される。従って、半導体チップ２からの
熱は、主に放熱用リード３から実装用基板１６に放散さ
れる。この際、放熱用リード３は電気的に無関係でもよ
いし、例えば接地電位に接続してもよい。また、放熱用
リード３が配置される放熱領域７は、半導体チップ２の
搭載領域（凹部底面）よりも広く設けられている。すな
わち、半導体チップ２に発生する熱は、セラミック基板
１の下面に向かって広がる際、半導体チップ２の搭載領
域よりも広い範囲に伝達される。このセラミック基板１
の熱伝達範囲は、セラミック基板１の厚さにより異なる
。例えば、半導体チップ２が搭載された凹部底面部のセ
ラミック基板１の厚さを１．０ｍｍとし、セラミック基
板１の材質をアルミナとした場合、半導体チップ２の直
下域の温度が最も高くなるが、半導体チップ２の搭載領
域の１．２から１．４倍の領域面積にもかなりの熱が伝
達される。従って、この領域にも放熱用リード３を配置
することによって、熱を効果的に放散できる。
【００１５】本実施例のパッケージは、電気接続用リー
ド４が設けられているセラミック基板１の下面の中央部
が放熱領域７となっており、この放熱領域７に複数本の
放熱用リード３が設けられている。そして、この放熱用
リード３は、その直径が電気接続用リード４の直径の約
１．８倍あり、熱抵抗を十分に低減している。従って、
熱放散効率が高いので、半導体チップ２から発生した熱
を外部に効率良く放散することができる。なお、セラミ
ック基板１の上部には、従来用いていた放熱用のヒート
シンクが設けられていないので、上述のパッケージを実
装用基板１６に実装した時の実装高さも低くできる。
ド４が設けられているセラミック基板１の下面の中央部
が放熱領域７となっており、この放熱領域７に複数本の
放熱用リード３が設けられている。そして、この放熱用
リード３は、その直径が電気接続用リード４の直径の約
１．８倍あり、熱抵抗を十分に低減している。従って、
熱放散効率が高いので、半導体チップ２から発生した熱
を外部に効率良く放散することができる。なお、セラミ
ック基板１の上部には、従来用いていた放熱用のヒート
シンクが設けられていないので、上述のパッケージを実
装用基板１６に実装した時の実装高さも低くできる。
【００１６】次に、放熱用リードの熱放散作用について
説明する。図４は、本実施例において、半導体チップを
搭載したパッケージを実装用基板に実装した状態におけ
る熱抵抗（℃／Ｗ）と、放熱用リードの熱抵抗（℃／Ｗ
）との関係を示すグラフである。放熱用リードの熱抵抗
θは、下記の（１）式で表され、図４の横軸に示す熱抵
抗は、この（１）式に基づいて算出したものである。 θ＝Ｌ／（λ・ａ・ｎ）……（１）、ここで、Ｌ：放熱
用リードの長さ（ｍ）、λ：リード材料の熱伝導率（Ｗ
／ｍ・℃）、ａ：放熱用リードの断面積（ｍ２ ）、ｎ
：放熱用リードの本数、である。
説明する。図４は、本実施例において、半導体チップを
搭載したパッケージを実装用基板に実装した状態におけ
る熱抵抗（℃／Ｗ）と、放熱用リードの熱抵抗（℃／Ｗ
）との関係を示すグラフである。放熱用リードの熱抵抗
θは、下記の（１）式で表され、図４の横軸に示す熱抵
抗は、この（１）式に基づいて算出したものである。 θ＝Ｌ／（λ・ａ・ｎ）……（１）、ここで、Ｌ：放熱
用リードの長さ（ｍ）、λ：リード材料の熱伝導率（Ｗ
／ｍ・℃）、ａ：放熱用リードの断面積（ｍ２ ）、ｎ
：放熱用リードの本数、である。
【００１７】また、パッケージの熱抵抗は、半導体チッ
プ２を搭載したパッケージを実装用基板１６に実装し、
そのパッケージに搭載した半導体チップ２の表面温度と
、その周囲の大気温度とを測定して温度差を求め、この
値を半導体チップ２の消費電力で除して求めている。
プ２を搭載したパッケージを実装用基板１６に実装し、
そのパッケージに搭載した半導体チップ２の表面温度と
、その周囲の大気温度とを測定して温度差を求め、この
値を半導体チップ２の消費電力で除して求めている。
【００１８】まず、図中のＡ線は、実装用基板１６にガ
ラスエポキシ樹脂を使用した場合を示し、Ｂ線は積層セ
ラミック基板を使用した場合を示す。Ａ線で示すように
、ガラスエポキシ樹脂は熱伝導率が比較的低いため、放
熱用リード３の熱抵抗を十分に低減しないと、パッケー
ジ全体の熱抵抗を低減することができず、熱放散効果が
顕著に現れない。一方、Ｂ線で示すように、積層セラミ
ック基板は熱伝導率が比較的高いにもかかわらず、放熱
用リード３の熱抵抗が高いと、パッケージ全体の熱抵抗
が増大して熱放散作用が低下する。すなわち、いずれの
実装用基板を使用する場合でも、放熱用リード３の熱抵
抗を十分に低減する必要がある。
ラスエポキシ樹脂を使用した場合を示し、Ｂ線は積層セ
ラミック基板を使用した場合を示す。Ａ線で示すように
、ガラスエポキシ樹脂は熱伝導率が比較的低いため、放
熱用リード３の熱抵抗を十分に低減しないと、パッケー
ジ全体の熱抵抗を低減することができず、熱放散効果が
顕著に現れない。一方、Ｂ線で示すように、積層セラミ
ック基板は熱伝導率が比較的高いにもかかわらず、放熱
用リード３の熱抵抗が高いと、パッケージ全体の熱抵抗
が増大して熱放散作用が低下する。すなわち、いずれの
実装用基板を使用する場合でも、放熱用リード３の熱抵
抗を十分に低減する必要がある。
【００１９】放熱用リード３の熱抵抗を低減する方法と
しては、上記（１）式から以下に示すものが考えられる
。（ａ）放熱用リード３の長さを短くする。（ｂ）放熱
用リード３として熱伝導率が高いリード材料を使用する
。（ｃ）放熱用リード３の断面積を大きくする。 （ａ）の場合、放熱用リード３の長さは、必要に応じて
短くすることができるものの、実装用基板１６との間の
熱応力を緩和させる必要があり、また、実装時の半田付
け性を考慮すると、少なくとも１から２ｍｍは確保する
必要がある。（ｂ）の場合、放熱用リード３の材料とし
ては、通常用いられるコバール（Ｆｅ−Ｎｉ−Ｃｏ合金
）に比べて熱伝導率が１５から２０倍大きい無酸素銅が
考えられる。しかし、無酸素銅は熱膨張係数がセラミッ
ク基板１を構成するアルミナの熱膨張係数に比べて２倍
以上大きいため、セラミック基板１との間のろう付け性
が悪い。このため、無酸素銅からなるリードは直径が約
０．３ｍｍ以上であると、熱膨張によりろう付けができ
なくなり、放熱に必要な断面積を確保することができな
くなる。
しては、上記（１）式から以下に示すものが考えられる
。（ａ）放熱用リード３の長さを短くする。（ｂ）放熱
用リード３として熱伝導率が高いリード材料を使用する
。（ｃ）放熱用リード３の断面積を大きくする。 （ａ）の場合、放熱用リード３の長さは、必要に応じて
短くすることができるものの、実装用基板１６との間の
熱応力を緩和させる必要があり、また、実装時の半田付
け性を考慮すると、少なくとも１から２ｍｍは確保する
必要がある。（ｂ）の場合、放熱用リード３の材料とし
ては、通常用いられるコバール（Ｆｅ−Ｎｉ−Ｃｏ合金
）に比べて熱伝導率が１５から２０倍大きい無酸素銅が
考えられる。しかし、無酸素銅は熱膨張係数がセラミッ
ク基板１を構成するアルミナの熱膨張係数に比べて２倍
以上大きいため、セラミック基板１との間のろう付け性
が悪い。このため、無酸素銅からなるリードは直径が約
０．３ｍｍ以上であると、熱膨張によりろう付けができ
なくなり、放熱に必要な断面積を確保することができな
くなる。
【００２０】そこで、放熱用リード３の材料として、ア
ロイ１９４（商品名：住友金属鉱山）と呼ばれる銅合金
を使用する。この銅合金は、Ｆｅ：２．３５％、Ｐ：０
．０８％、Ｚｎ：０．１２％、Ｃｕ残部からなる合金で
、熱伝導性に優れているとともに、リード材料としてセ
ラミックにろう付け可能な熱膨張係数を備えている。 次に（ｃ）の場合、（ｂ）で述べた銅合金を使用すれば
、直径０．６ｍｍが可能なことが確められている。なお
、本実施例において、電気接続用リード４の材質は、放
熱用リード３と同じくアロイ１９４を使用したが、コバ
ールを使用してもよい。
ロイ１９４（商品名：住友金属鉱山）と呼ばれる銅合金
を使用する。この銅合金は、Ｆｅ：２．３５％、Ｐ：０
．０８％、Ｚｎ：０．１２％、Ｃｕ残部からなる合金で
、熱伝導性に優れているとともに、リード材料としてセ
ラミックにろう付け可能な熱膨張係数を備えている。 次に（ｃ）の場合、（ｂ）で述べた銅合金を使用すれば
、直径０．６ｍｍが可能なことが確められている。なお
、本実施例において、電気接続用リード４の材質は、放
熱用リード３と同じくアロイ１９４を使用したが、コバ
ールを使用してもよい。
【００２１】次に、本実施例における半導体装置用パッ
ケージと、従来例のパッケージとが、同一熱抵抗となる
場合の寸法比較を行った結果を表１〜３に示す。この表
は、本実施例に基づくパッケージを各種試作し、従来例
のパッケージと熱抵抗の測定値が同じになるパッケージ
寸法を選択した結果を示している。なお、数値はｍｍで
ある。
ケージと、従来例のパッケージとが、同一熱抵抗となる
場合の寸法比較を行った結果を表１〜３に示す。この表
は、本実施例に基づくパッケージを各種試作し、従来例
のパッケージと熱抵抗の測定値が同じになるパッケージ
寸法を選択した結果を示している。なお、数値はｍｍで
ある。
【００２２】
【表１】
【００２３】
【表２】
【００２４】
【表３】
【００２５】この表１〜３から明らかなように、本実施
例に係る半導体装置用パッケージは、従来例と熱抵抗が
同じ場合、半導体チップの面積が従来の７．５×７．５
ｍｍ２ から１５．０×１５．０ｍｍ２ と面積比で４
倍のものが搭載可能となり、また実装高さは１５．０ｍ
ｍのものが４．０ｍｍと約１／４に縮小できる。さらに
、セラミック基板も３６．５×３６．５ｍｍ２ のもの
が２８×２８ｍｍ２ となり、面積比で約４０％小型化
できる。 また、リード本数も、放熱用リード及び電気接続用リー
ドを合わせて４００本のものが可能である。このように
、本実施例によれば、セラミック基板、リードの径およ
びピッチを小規格化し、放熱領域のセラミック基板に占
める割合を大きくしたので、半導体チップサイズを大型
化できる。
例に係る半導体装置用パッケージは、従来例と熱抵抗が
同じ場合、半導体チップの面積が従来の７．５×７．５
ｍｍ２ から１５．０×１５．０ｍｍ２ と面積比で４
倍のものが搭載可能となり、また実装高さは１５．０ｍ
ｍのものが４．０ｍｍと約１／４に縮小できる。さらに
、セラミック基板も３６．５×３６．５ｍｍ２ のもの
が２８×２８ｍｍ２ となり、面積比で約４０％小型化
できる。 また、リード本数も、放熱用リード及び電気接続用リー
ドを合わせて４００本のものが可能である。このように
、本実施例によれば、セラミック基板、リードの径およ
びピッチを小規格化し、放熱領域のセラミック基板に占
める割合を大きくしたので、半導体チップサイズを大型
化できる。
【００２６】図５は本発明の第２の実施例に係る半導体
装置用パッケージの底面図である。なお、本実施例は、
第１の実施例に対し、放熱用リードの直径および格子間
隔を変えたものである。放熱領域７に設けられた放熱用
リード３ａは、第１の実施例における放熱用リード３の
直径が０．３５ｍｍであったのに対し、０．４５ｍｍと
若干大きくしてある。それと同時に格子間隔も若干広く
してある。この場合、放熱用リード３ａの本数は放熱用
リード３の本数よりも減少するが、全断面積では十分大
きくすることができるので、放熱効果は良好である。し
かも、本実施例によれば、放熱用リード３ａの格子間隔
と電気接続用リード４の格子間隔とが異なるため、配線
パターンの引き廻しなど、実装用基板の設計の自由度を
向上させることができる。
装置用パッケージの底面図である。なお、本実施例は、
第１の実施例に対し、放熱用リードの直径および格子間
隔を変えたものである。放熱領域７に設けられた放熱用
リード３ａは、第１の実施例における放熱用リード３の
直径が０．３５ｍｍであったのに対し、０．４５ｍｍと
若干大きくしてある。それと同時に格子間隔も若干広く
してある。この場合、放熱用リード３ａの本数は放熱用
リード３の本数よりも減少するが、全断面積では十分大
きくすることができるので、放熱効果は良好である。し
かも、本実施例によれば、放熱用リード３ａの格子間隔
と電気接続用リード４の格子間隔とが異なるため、配線
パターンの引き廻しなど、実装用基板の設計の自由度を
向上させることができる。
【００２７】
【発明の効果】本発明の半導体装置用パッケージは、半
導体チップをその電極形成面を上向きにして搭載するフ
ェイスアップ型パッケージとしたことによって、半導体
チップを搭載後、パッケージを放熱用リード及び電気接
続用リードを介して実装用基板に半田付け実装する際に
、放熱用リードを介して実装用基板側に熱放散を行うよ
うにしので、フェイスダウン型パッケージで用いたヒー
トシンクが不要となり、かつ実装高さを低くできる。 また、パッケージを小規格化して、放熱領域のセラミッ
ク基板に占める割合を大きくしたので、半導体チップサ
イズを大型化することができる。
導体チップをその電極形成面を上向きにして搭載するフ
ェイスアップ型パッケージとしたことによって、半導体
チップを搭載後、パッケージを放熱用リード及び電気接
続用リードを介して実装用基板に半田付け実装する際に
、放熱用リードを介して実装用基板側に熱放散を行うよ
うにしので、フェイスダウン型パッケージで用いたヒー
トシンクが不要となり、かつ実装高さを低くできる。 また、パッケージを小規格化して、放熱領域のセラミッ
ク基板に占める割合を大きくしたので、半導体チップサ
イズを大型化することができる。
【図１】本発明の第１の実施例の一部を切欠いた斜視図
である。
である。
【図２】図１の底面図である。
【図３】本発明の第１の実施例のパッケージを実装用基
板に実装した状態を示す断面図である。
板に実装した状態を示す断面図である。
【図４】本発明の第１の実施例のパッケージと放熱用リ
ードとの熱抵抗の関係を示すグラフである。
ードとの熱抵抗の関係を示すグラフである。
【図５】本発明の第２の実施例の底面図である。
【図６】従来の半導体装置用パッケージの一部を切欠い
た斜視図である。
た斜視図である。
１ セラミック基板
２ 半導体チップ
３，３ａ 放熱用リード
４ 電気接続用リード
５ キャップ
６ ボンディングワイヤ
７ 放熱領域
８ 段差
９ 凹部
１０ 接続端子
１１ メタライズ配線層
１２ 釘頭
１３ 電極形成面
１４ 電極
１５ シールリング
１６ 実装用基板
１７ 凹部
１８ 段差
１９ セラミック基板
２０ 金属板
２１ キャップ
２２ ヒートシンク
Claims (13)
- 【請求項１】 上面に半導体チップ搭載領域を有する
セラミック基板と、このセラミック基板の下面の前記半
導体チップ搭載領域よりやや広い領域から導出される複
数本の放熱用リードと、この放熱用リードの導出領域を
除く領域から導出される電気接続用リードとを有するこ
とを特徴とする半導体装置用パッケージ。 - 【請求項２】 前記半導体チップ搭載領域よりやや広
い領域は放熱領域である請求項１記載の半導体装置用パ
ッケージ。 - 【請求項３】 前記半導体チップ搭載領域は、セラミ
ック基板の上面に形成された凹部の底面領域である請求
項１記載の半導体装置用パッケージ。 - 【請求項４】 セラミック基板の下面の前記放熱領域
は、前記半導体チップ搭載領域より面積が広い請求項１
記載の半導体装置用パッケージ。 - 【請求項５】 前記放熱用リードの直径は、前記電気
接続用リードの直径より大きい請求項１記載の半導体装
置用パッケージ。 - 【請求項６】 前記放熱用リードの材質が、セラミッ
ク基板とろう接可能な熱膨張係数を有する銅合金である
請求項１記載の半導体装置用パッケージ。 - 【請求項７】 前記電気接続用リードの材質は、少な
くとも前記銅合金である請求項１記載の半導体装置用パ
ッケージ。 - 【請求項８】 前記放熱用リードは、前記電気接続用
リードと同一間隔で格子状に配列されている請求項１記
載の半導体装置用パッケージ。 - 【請求項９】 前記放熱用リードは、前記電気接続用
リードより広い間隔で格子状に配列されている請求項１
記載の半導体装置用パッケージ。 - 【請求項１０】 前記放熱用リードと前記電気接続用
リードは、長さが同じである請求項１記載の半導体装置
用パッケージ。 - 【請求項１１】 前記放熱用リードと前記電気接続用
リードは、同一実装用基板に半田付けされる請求項１記
載の半導体装置用パッケージ。 - 【請求項１２】 前記放熱用リードは少なくとも電気
的に無関係に設けられている請求項１記載の半導体装置
用パッケージ。 - 【請求項１３】 前記半導体チップは、電極形成面を
前記放熱用リードおよび電気接続用リードの導出面と反
対方向に向けて搭載されている請求項１記載の半導体装
置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15728591A JPH04348061A (ja) | 1990-07-20 | 1991-06-28 | 半導体装置用パッケージ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-192165 | 1990-07-20 | ||
| JP19216590 | 1990-07-20 | ||
| JP15728591A JPH04348061A (ja) | 1990-07-20 | 1991-06-28 | 半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04348061A true JPH04348061A (ja) | 1992-12-03 |
Family
ID=26484791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15728591A Pending JPH04348061A (ja) | 1990-07-20 | 1991-06-28 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04348061A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5959356A (en) * | 1995-11-25 | 1999-09-28 | Samsung Electronics Co., Ltd. | Solder ball grid array carrier package with heat sink |
| WO2023145389A1 (ja) * | 2022-01-27 | 2023-08-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
-
1991
- 1991-06-28 JP JP15728591A patent/JPH04348061A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5959356A (en) * | 1995-11-25 | 1999-09-28 | Samsung Electronics Co., Ltd. | Solder ball grid array carrier package with heat sink |
| WO2023145389A1 (ja) * | 2022-01-27 | 2023-08-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650006B2 (en) | Semiconductor package with stacked chips | |
| US5644163A (en) | Semiconductor device | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| KR970000218B1 (ko) | 반도체 패키지 | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| JPH0777247B2 (ja) | 半導体装置の製造方法 | |
| JPH0883818A (ja) | 電子部品組立体 | |
| JPH0756887B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| KR102429675B1 (ko) | 모놀리식 마이크로파 통합 회로(mmic) 냉각 구조 | |
| KR100902766B1 (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
| JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04348061A (ja) | 半導体装置用パッケージ | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JPH05211257A (ja) | 半導体集積回路の実装方法 | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JP2501279B2 (ja) | 半導体パッケ―ジ | |
| JPH08222668A (ja) | Ｉｃパッケージ | |
| JPH0677678A (ja) | ヒートシンク構造 | |
| JP3210503B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JPS6348850A (ja) | 半導体装置の製造方法 | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JPH0377355A (ja) | 放熱型半導体装置 | |
| JPH03248449A (ja) | ヒートシンク搭載型半導体装置 |