JP2501279B2 - 半導体パッケ―ジ - Google Patents

半導体パッケ―ジ

Info

Publication number
JP2501279B2
JP2501279B2 JP4318897A JP31889792A JP2501279B2 JP 2501279 B2 JP2501279 B2 JP 2501279B2 JP 4318897 A JP4318897 A JP 4318897A JP 31889792 A JP31889792 A JP 31889792A JP 2501279 B2 JP2501279 B2 JP 2501279B2
Authority
JP
Japan
Prior art keywords
aluminum nitride
semiconductor package
sealing member
nitride substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4318897A
Other languages
English (en)
Other versions
JPH05243417A (ja
Inventor
光芳 遠藤
博紀 浅井
孔俊 佐藤
圭一 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of JPH05243417A publication Critical patent/JPH05243417A/ja
Application granted granted Critical
Publication of JP2501279B2 publication Critical patent/JP2501279B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、窒化アルミニウム基板
を用いた半導体パッケージに関する。
【0002】
【従来の技術】半導体チップは、外部環境からの保護や
ハンドリング性の向上等を目的として、通常、セラミッ
クス基板等によってパッケージングして用いられてい
る。ところで、近年、半導体製造技術の進歩によって、
半導体チップの高集積化や高速化が急速に進んでいる。
また、パワートランジスタに見られるように、大電力化
も一部で進められている。このような半導体チップの高
集積化や大電力化等に伴って、半導体チップからの発熱
量は増大しているため、半導体パッケージには放熱性を
高めることが強く望まれている。
【0003】このような半導体パッケージでは、放熱性
を向上させるために、必要に応じて金属製の放熱フィン
をパッケージの本体となるセラミックス基板に接合して
用いている。このような放熱フィンの取り付けを考慮し
て、半導体チップが収容されるキャビティを下方に向け
て開放すると共に、キャビティの開放面側にリードピン
を接合したキャビティダウン型の半導体パッケージが多
種実用化されている。一方、各種電子機器に対する小形
化要請は強まっており、また半導体チップの高集積化に
伴って、半導体パッケージ自体を小形・高密度化するこ
とが望まれている。また、パッケージ内の配線長を短く
することによって、信号遅延を小さくする点からも、半
導体パッケージの小形化が求められている。さらに、半
導体チップの高集積化に伴って、 1素子当りの入出力信
号数は増加する傾向にある。
【0004】このような現状に対して、上記したキャビ
ティダウン型の半導体パッケージでは、半導体チップの
搭載面およびその近傍にリードピンを接合することがで
きないことから、入出力信号数の増加すなわち多ピン化
への対応を考慮すると、キャビティアップ型の半導体パ
ッケージが有利となる。
【0005】図9に、従来のキャビティアップ型半導体
パッケージの一例の構成を示す。同図において、1は内
部に信号配線2やグランド層3等の内部配線層4が設け
られたセラミックス多層基板であり、このセラミックス
多層基板1の上部開放型キャビティ1a内に半導体チッ
プ5が収容されている。この半導体チップ5が収容され
たキャビティ1aは、金属製のキャップ6等によって気
密封止されており、半導体チップ5はボンディングワイ
ヤ7および表面配線層8を介して内部配線層4と電気的
に接続されている。また、セラミックス多層基板1の他
方の面には、内部配線層4と電気的に接続されたリード
ピン9が接合されている。
【0006】キャビティアップ型半導体パッケージは、
図9に示したように、リードピン9の接合領域が広くと
れるため、多ピン化(半導体チップの高集積化)やパッ
ケージの小形化には対応可能であるものの、放熱フィン
の取り付けが困難であること等から、十分な放熱性を確
保することができないという問題を有している。すなわ
ち、キャビティ1a側の半導体パッケージに、直接放熱
フィンを接合することは構造上困難であり、またキャビ
ティ1aを気密封止するキャップ6に放熱フィンを取り
付けたとしても、放熱フィンとパッケージ本体との伝熱
面積を十分に確保することができないため、放熱フィン
を有効に機能させることができない。また、キャビティ
1aの周囲に放熱フィンを接合したとしても、パッケー
ジの小形化に応じて伝熱面積を十分に確保することがで
きなくなってしまう。
【0007】また、特開平1-272140号公報には、セラミ
ックス封止部材(窒化アルミニウム)を有するキャビテ
ィアップ型半導体パッケージ(正確にはキャビティを有
さない平面基板のためフェイスアップ型)が記載されて
いる。しかしながら、セラミックス封止部材と平面基板
との接合は、封止用ガラスを用いているため、熱伝導率
が低く、平面基板の熱をセラミックス封止部材へ伝達
し、セラミックス封止部材からも十分に放熱することは
困難である。
【0008】
【発明が解決しようとする課題】上述したように、従来
のキャビティアップ型の半導体パッケージでは、入出力
信号数の増加やパッケージの小形化には対応可能である
ものの、十分な放熱性を確保することが困難であるた
め、結果的に半導体チップの高集積化や高速化への対応
が十分になされていないというのが現状である。このよ
うなことから、パッケージの小形化に対応させた上で、
半導体チップの高集積化に実用的に対応可能とした半導
体パッケージが強く求められている。
【0009】すなわち、半導体チップの高集積化に伴う
入出力信号数の増加に対応させた上で、パッケージを小
形化することができ、かつ半導体チップからの発熱量の
増大に対応し得る放熱性を確保することが可能な半導体
パッケージが強く求められている。
【0010】本発明は、このような課題に対処してなさ
れたもので、入出力信号数の増加およびパッケージの小
形化に対応させた上で、放熱性の大幅な向上を図った半
導体パッケージを提供することを目的としている。
【0011】
【課題を解決するための手段】本発明に関する半導体パ
ッケージの第1の発明は、一方の面に半導体素子が搭載
され、前記半導体素子と電気的に接続された配線パター
ンを有する窒化アルミニウム基板と、前記配線パターン
と電気的に接続されると共に、前記窒化アルミニウム基
板の他方の面に設けられた接続端子と、前記半導体素子
を封止するように、前記窒化アルミニウム基板の一方の
面に、金属層あるいは厚さ 100μm 以下のガラス層から
なる接合層を介して接合されたセラミックス封止部材と
を具備することを特徴としている。
【0012】また、本発明に関する半導体パッケージの
第2の発明は、一方の面に半導体素子が搭載され、前記
半導体素子と電気的に接続された配線パターンを有する
窒化アルミニウム基板と、前記半導体素子を封止するよ
うに、前記窒化アルミニウム基板の一方の面に接合され
た封止部材と、前記配線パターンと電気的に接続される
と共に、前記窒化アルミニウム基板の他方の面に格子状
に配列されて設けられた接続端子とを具備し、前記窒化
アルミニウム基板の外縁から前記接続端子までの距離
は、前記格子状に配列された隣接する接続端子の中心間
距離より大きく設定されていることを特徴としている。
【0013】さらに、本発明に関する半導体パッケージ
の第3の発明は、一方の面に半導体素子が搭載され、前
記半導体素子と電気的に接続された配線パターンを有す
る窒化アルミニウム基板と、前記半導体素子を封止する
ように、前記窒化アルミニウム基板の一方の面に接合さ
れた封止部材と、前記配線パターンと電気的に接続され
ると共に、前記窒化アルミニウム基板の他方の面に格子
状に配列されて設けられた接続端子とを具備し、前記格
子状に配列された隣接する接続端子の中心間距離は、1.
27mm以下となるように設定されていることを特徴として
いる。
【0014】
【作用】本発明の半導体パッケージにおいては、まず接
続端子の接合面と反対側の面に半導体素子を搭載してい
るため、入出力信号数の増加に対応させた上でパッケー
ジを小形化することができる。また、基本的にパッケー
ジ本体を熱伝導性に優れた窒化アルミニウム基板で構成
しているため、パッケージの小形化を図った上で、放熱
性を良好に保つことができる。
【0015】そして、本発明の半導体パッケージに関す
る第1の発明においては、上記したような窒化アルミニ
ウム基板に、窒化アルミニウムのような熱伝導性の良好
なセラミックス封止部材を接合することによって半導体
素子を封止し、この封止部材に放熱部材の機能も兼ね備
えさせている。この際に、上記セラミックス封止部材
は、熱伝導性に優れている金属接合層によって、窒化ア
ルミニウム基板に接合されているため、半導体素子や窒
化アルミニウム基板で発生した熱を、セラミックス封止
部材に有効に伝導することができる。ガラスにより接合
する場合には、ガラス接合層の厚さを 100μm 以下に規
定しているため、熱伝導性の低いガラス材料を用いて
も、接合層が大きな熱障壁とはならず、半導体パッケー
ジの熱抵抗を低く維持することができる。また、セラミ
ックス封止部材と窒化アルミニウム基板との接合強度も
十分に確保することができる。これによって、本発明の
半導体パッケージは、高い放熱性を達成することがで
き、パッケージとしての放熱性を大幅に向上させ、半導
体チップの高集積化、半導体パッケージの高密度化、小
形化、多ピン化を達成することが可能となる。
【0016】また、上記した第1の発明において、セラ
ミックス封止部材の横部断面における接合外端と接合内
端との距離をセラミックス封止部材の中央部厚みより大
とすることにより、セラミックス封止部材と窒化アルミ
ニウム基板との接合面積を増大させ、一層のセラミック
ス封止部材への熱の伝達を可能とすることができる。本
発明に関する半導体パッケージの第2の発明において
は、窒化アルミニウム基板の外周部に接続端子の非形成
領域を、接続端子の隣接する端子の中心間距離より大と
したため、一定の接続端子の形成領域以上に放熱性に優
れた窒化アルミニウム基板の面積、すなわち体積を大と
したものであり、高密度化されて接続端子間の中心間距
離が小さく、半導体パッケージ全体も小さな場合にも、
十分な放熱量を得ることができる。
【0017】また、この構成によれば、窒化アルミニウ
ム基板と封止部材との接合面積をより一層増大させるこ
とができる。具体的には、本発明の半導体パッケージに
おいては、接続端子の中心間距離を1.27mm(50ミル)以
下に設定しても、放熱性に優れた窒化アルミニウム基板
の体積を相対的に大としたことで、放熱性を確保するこ
とを可能にしている。従って、パッケージ内配線長を短
くすることができ、このことによりパッケージ内配線に
基く遅延時間を短くして、半導体素子の高速動作化に対
して有効に対応することが可能となる。さらに、この窒
化アルミニウム基板の外縁から接続端子までの距離は、
隣接する接続端子の中心間距離の 1.5倍以上であること
が同様の理由から望ましい。
【0018】また、本発明に関する半導体パッケージの
第3の発明は、接続端子の中心間距離を1.27mm(50ミ
ル)以下としたキャビティアップ型あるいはフェイスア
ップ型の半導体パッケージであり、窒化アルミニウム基
板が有している高い熱伝導率を積極的に活用したもので
あるが、さらには封止部材をセラミックス封止部材と
し、窒化アルミニウム基板とセラミックス封止部材との
接合を金属層あるいは 100μm 以下のガラス層とする
か、またはセラミックス封止部材の横部断面における接
合外端と接合内端との距離をセラミックス封止部材の中
央部厚みより大とすること(すなわち接合面積を通常の
封止による接合面積より大きくすること)により、窒化
アルミニウム基板−セラミックス封止部材間の熱伝導性
を改善することにより達成される。
【0019】なお、ここで言う接続端子は、リードピン
の他、ソルダーバンプのようなピン状でない端子を包含
する。
【0020】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0021】図1は、本発明の半導体パッケージの一実
施例の構成を示す断面図である。同図に示す半導体パッ
ケージ10は、窒化アルミニウム多層基板11の上面1
1aに、LSIやパワーIC等の半導体チップ12が搭
載され、かつ窒化アルミニウム多層基板11の下面11
bに、接続端子としてリードピン13が接合されて構成
されている。窒化アルミニウム多層基板11の半導体チ
ップ12が搭載されている上面11aは、断面コ字状の
セラミックス封止部材、例えば窒化アルミニウム製封止
部材14によって覆われている。この窒化アルミニウム
製封止部材14上には、放熱フィン15が設けられてい
る。
【0022】上記窒化アルミニウム多層基板11は、複
数のセラミックス層16を多層一体化することによって
構成された多層配線基板であり、各セラミックス層16
上には所定の配線パターンを有する内部配線層17が設
けられている。内部配線層17は、導電性物質が充填さ
れたビアホール17aを含んでおり、また窒化アルミニ
ウム多層基板11の半導体チップ搭載面11aに形成さ
れた表面配線層18と上記ビアホール17aを介して電
気的に接続されている。
【0023】表面配線層18は、高密度配線が可能とな
ることから、スパッタ法や蒸着法等の薄膜形成技術を利
用した薄膜配線を使用している。搭載された半導体チッ
プ12は、ボンディングワイヤ19を介して表面配線層
18と電気的に接続されている。また、リードピン13
は、内部配線層17と電気的に接続されるように、窒化
アルミニウム多層基板11の下面11bに接合されてい
る。このような窒化アルミニウム多層基板11は、例え
ば基板自体(各セラミックス層16)と内部配線層17
等となる導電性物質とを同時焼成することにより作製さ
れる。
【0024】また、窒化アルミニウム多層基板11の半
導体チップ搭載面11aは、上述したように、窒化アル
ミニウム製封止部材14によって覆われており、搭載さ
れた半導体チップ12は、この窒化アルミニウム製封止
部材14によって気密封止されている。すなわち、窒化
アルミニウム製封止部材14は、コ字状断面の凸状外縁
部14aの端面が窒化アルミニウム多層基板11の半導
体チップ搭載面11aに当接され、かつ凹状部14b内
に半導体チップ12が収容されるように接合されてお
り、この凹状部14bが従来の半導体パッケージのキャ
ビティの役割を果たしている。
【0025】窒化アルミニウム多層基板11と窒化アル
ミニウム製封止部材14との接合は、 Au-Sn半田や Pb-
Sn半田等からなる熱伝導性に優れた金属接合層20によ
り行われており、窒化アルミニウム多層基板11と窒化
アルミニウム製封止部材14との間の熱伝導をあまり妨
げない構造としている。また、熱伝導性に劣るガラス系
の接合剤を用いる場合には、ガラス接合層の厚さを 100
μm 以下と薄くする。これにより、上記金属接合層20
と同様に、窒化アルミニウム基板11から窒化アルミニ
ウム製封止部材14に良好に熱を伝えることができる。
さらには、ガラス接合層の厚さは50μm 以下とすること
がより好ましい。これらによって、半導体チップ12お
よび窒化アルミニウム基板11に発生する熱を、これら
の周囲に放熱するだけでなく、窒化アルミニウム基板1
1から窒化アルミニウム封止部材14へ有効に熱を伝え
ることにより、半導体パッケージ10の熱抵抗を極めて
小さく、例えば 3℃/W以下と小さくすることが可能とな
る。また、窒化アルミニウム封止部材14の横部断面に
おける接合外端と接合内端との距離は、窒化アルミニウ
ム封止部材14の中央部の厚みより大とされている。
【0026】上記窒化アルミニウム製封止部材14は、
熱伝導性に優れた金属接合層20や厚さ 100μm 以下の
ガラス接合層を介して、窒化アルミニウム多層基板11
に接合されているため、半導体チップ12の動作等に伴
って発生した熱は、窒化アルミニウム多層基板11を介
して窒化アルミニウム製封止部材14からも放散され
る。すなわち、窒化アルミニウム製封止部材14は、放
熱部材の機能も兼ね備えている。また、窒化アルミニウ
ム製封止部材14の接合部面積(凸状外縁部14aの端
面の面積)は、窒化アルミニウム多層基板11から窒化
アルミニウム製封止部材14への熱の伝達状態を直接左
右するため、表面配線層18の形成精度や半導体パッケ
ージ10の許容サイズ(リードピン13の形成ピッチを
含む)を考慮した上で、できるだけ大きく設定すること
が好ましい。
【0027】セラミックス封止部材14の構成材料の 1
つである窒化アルミニウム焼結体は、本質的に高熱伝導
性を有するものであるが、その原料材質や作製条件によ
って種々の熱伝導率を有するものが得られるため、封止
部材14用の窒化アルミニウム焼結体としては、より高
熱伝導率を有するものを使用することが好ましい。例え
ば封止部材14は、 170W/m K 以上の熱伝導率を有する
窒化アルミニウム焼結体によって構成することが好まし
い。しかし、本発明に関するセラミックス封止部材は、
このような高熱伝導性を有するもののみに限定されるも
のではなく、ムライト等の窒化アルミニウムに比べ低熱
伝導率のセラミックスであっても本発明が適用できる。
また、窒化アルミニウム多層基板11の構成材料として
も、高熱伝導率を有するものを使用することが好ましい
が、多層配線基板を同時焼成によって作製する場合に
は、若干の熱伝導性の劣化は避けられない。
【0028】また、窒化アルミニウム製封止部材14上
に設けられた放熱フィン15の構成材料としては、アル
ミニウム材のような金属材料や、封止部材と同材質の窒
化アルミニウム焼結体等を用いることができる。また、
放熱フィン15を窒化アルミニウム焼結体で構成する場
合には、封止部材14と一体化成形とすることも可能で
ある。また、窒化アルミニウム多層基板11の下面11
b側にも、放熱フィンを設けてもよい。これは、半導体
パッケージ10をボードに搭載した際に、ボード側から
も放熱しようとするものである。
【0029】上述した実施例の半導体パッケージ10に
おいては、窒化アルミニウム多層基板11のリードピン
13の接合面11bと反対側の面11a上に、キャビテ
ィを設けることなく直接半導体チップ12を接合搭載し
ているため、キャビティを有さない平坦な窒化アルミニ
ウム多層基板11の構成により、パッケージの小形化や
多ピン化を可能にした上で、表面配線層18の形成精度
の向上や形成コストの低減を図ることができる。また、
窒化アルミニウム多層基板11の表面11a上に直接搭
載された半導体チップ12は、断面コ字状の窒化アルミ
ニウム製封止部材14および熱抵抗の小さい接合層20
を用いることによって、熱放散を阻害することなく、確
実に気密封止することができる。
【0030】そして、セラミックス封止部材14を窒化
アルミニウム焼結体で構成していると共に、セラミック
ス封止部材14の形状を断面コ字状とし、窒化アルミニ
ウム多層基板11との接合面積(伝熱面積)を増大さ
せ、かつ熱抵抗の小さい接合層20により窒化アルミニ
ウム製封止部材14を窒化アルミニウム多層基板11に
接合しているため、半導体チップ12からの熱を窒化ア
ルミニウム多層基板11を介して効率よく放散させるこ
とができる。なお、特開平1-272140号公報に、上記実施
例の半導体パッケージ10と類似のパッケージ構造が開
示されているが、ここでは窒化アルミニウム基板と窒化
アルミニウムキャップとの間は金属層ではなく、熱伝導
率の低い封止用ガラスが用いられており、熱抵抗につい
ては一切考慮されていないため、上記実施例の半導体パ
ッケージ10と同等の放熱性は到底得られるものではな
い。
【0031】このように、上記実施例の半導体パッケー
ジ10は、小形化および多ピン化が可能である上に、高
放熱性を満足するものであると言える。さらに、窒化ア
ルミニウム製封止部材14は、放熱部材の機能をも兼ね
るため、部品点数の削減にも寄与する。よって、製造コ
ストの低減を図ることができる。
【0032】なお、セラミックス封止部材14の構成材
料として、ムライト、アルミナ、炭化ケイ素等のセラミ
ックスを用いることもできる。ムライトの場合、熱伝導
率は窒化アルミニウム等に比べ低いものの、広く使用さ
れており、製造も容易であるため、半導体パッケージを
容易にかつ安価に工業上製造できる。ただし、多層基板
11と封止部材14とを同材質の窒化アルミニウムによ
って構成した場合には、これらの熱膨脹差に起因するク
ラックの発生や接合力の低下等を招くことがないため、
より信頼性の高い半導体パッケージが実現できる。
【0033】次に、本発明の他の実施例について、図2
および図3を参照して説明する。
【0034】図2はこの実施例の半導体パッケージ21
の断面構造を示す図であり、図3は半導体パッケージ2
1の下面、すなわち格子状に配列されたリードピン13
の接合状態を示している。これらの図に示される半導体
パッケージ21は、基本構成は図1に示した半導体パッ
ケージ10と同様とされている。ただし、窒化アルミニ
ウム多層基板22の下面22b外縁からリードピン13
までの距離lは、リードピン13の形成ピッチ(隣接す
るリードピン13間の中心間距離)pより、大きく設定
されている。すなわち、窒化アルミニウム多層基板22
の下面外周部には、リードピン13の形成ピッチpより
幅が広いリードピン13の非形成領域Aが設けられてい
る。つまり、リードピン13は、窒化アルミニウム多層
基板22の下面外縁から、その形成ピッチpよりも内側
に配置・接合されている。この窒化アルミニウム多層基
板22の下面22b外縁からリードピン13までの距離
lは、リードピン13の形成ピッチpの 1.5倍以上とす
ることが好ましい。
【0035】さらに言い換えれば、窒化アルミニウム多
層基板22は、リードピン13の接合等に必要とされる
面積より、大きな面積に設定されることになる。一般
に、厚さ一定の場合、リードピン数および形成ピッチp
により窒化アルミニウム多層基板22のリードピン接合
に必要とされる面積がほぼ定まり、ひいては高熱伝導性
を有する窒化アルミニウム基板の体積がほぼ定まること
になる。これに対し本発明では、これらにより定まる体
積以上に窒化アルミニウム多層基板の体積を大きくする
ことにより、一層の良好な放熱性を得るものである。特
に形成ピッチが小さい場合、例えば1.27mm以下の場合に
有効となる。また、窒化アルミニウム製封止(放熱)部
材23と、窒化アルミニウム多層基板22との接合面積
をより一層増大させることにもなる。リードピン13の
非形成領域Aの幅lは、パッケージ自体の許容寸法によ
り一定の制限を受けるが、得ようとする放熱性との兼ね
合いにより適宜設定することができる。なお、例えば位
置決め用ピン等は、上記リードピン13の非形成領域A
内に配置してもよい。
【0036】また、上記リードピン13の形成ピッチp
は、1.27mm(50ミル)以下に設定されている。さらに、
窒化アルミニウム多層基板22の下面22bの中央部
(半導体チップ12の搭載領域におおよそ相当する部
分)には、リードピン13を接合していないが、リード
ピン13の格子状配列の外周線を基準とする面積(下面
22bの非形成領域Aを除く領域)の 70%以上がリード
ピン13の実質的な形成領域とすることにより、キャビ
ティ(あるいはフェイス)アップ型の構造でのリードピ
ン形成領域についての利点を有効に活用し、高密度化す
ることができる。なお、下面22bの中央部に、必要に
応じてリードピン13を接合することも可能である。
【0037】このように、窒化アルミニウム多層基板2
2の下面外周部に、リードピン13の非形成領域Aを設
け、窒化アルミニウム製封止(放熱)部材23と窒化ア
ルミニウム多層基板22との接合面積(伝熱面積)を増
大させることによって、パッケージの放熱性をより一層
高めることができる。また、このように十分な放熱量を
確保することによって、リードピン13の形成ピッチp
を1.27mm以下と高密度に配置・接合することが可能とな
る。
【0038】また、多層基板22内の配線の取り回しや
リードピン13の接合ピッチを考慮した上で、窒化アル
ミニウム多層基板22の下面22bの外周部に非形成領
域Aを設ける(下面22bの外周部にリードピン13を
接合・配置しない領域Aを残す)ことにより、換言すれ
ばリードピン13を内側に向けて密に接合することによ
り、全配線長中のパッケージ内配線長の比率を小さくす
ることができるため、半導体チップ12の高速動作化等
への対応を図ることが可能となる。すなわち、一般に半
導体パッケージの内部配線よりボード側の配線の方が抵
抗が低いため、ボード側配線長の比率を大きくすること
により、信号遅延や信号減衰を抑制することができるた
めである。
【0039】図4、図5および図6は、本発明の他の実
施例による半導体パッケージの構成例を示すものであ
る。ここで例示する半導体パッケージは、いずれも基本
的には図1に示した半導体パッケージ10と同様な構成
を有するものである。すなわち、図4に示す半導体パッ
ケージは、窒化アルミニウム多層基板24がキャビティ
アップ型の構造とされ、かつ周縁部が段付きの側壁24
aを兼ねるように形成されている。この側壁を兼ねる周
縁部24aの段付き部には、例えば窒化アルミニウム焼
結体からなるセラミックス封止(放熱)部材25が嵌合
・封止されている。このような構成の場合には、封止
(放熱)部材25の位置決め等の作業を簡易に行うこと
ができる。
【0040】また、図5は窒化アルミニウム多層基板2
6を、いわゆるキャビティアップ型に構成し、搭載した
半導体チップ12を断面コ字型の銅−タングステン製封
止(放熱)部材27で封止した構造を有している。この
ような構成の場合には、封止(放熱)部材27の製造、
加工の点で有利であり、また半導体モジュールの使用態
様によっては磁気シールドの効果も呈する。
【0041】さらに、図6は封止部材28が窒化アルミ
ニウム等の高熱伝導性セラミックで断面コ字型に形成さ
れ、かつ周縁部が段付きの側壁28aを兼ねるように延
設・形成されており、この側壁を兼ねる周縁部28aの
段付き部に、窒化アルミニウム多層基板22の外周端面
を嵌合・封止した構造を有している。このような構成の
場合にも、封止(放熱)部材28の位置決め等の作業を
簡易に行うことができる。
【0042】なお、上記した各実施例の半導体パッケー
ジにおいては、図7に模式的に示すように、半導体チッ
プ12の搭載領域aを含む 2次ボンディングパッド部領
域bに相当する領域を除く領域c、換言すると 2次ボン
ディングパッド部より外側に対応する半導体パッケージ
の比較的広い裏面領域(斜線領域)cを、リードピンの
接合領域として利用することができる。よって、小形化
と多数のリードピンの接合が可能となる。具体的には、
半導体パッケージの裏面領域(外周部にリードピンの非
形成領域Aを設ける場合にはその領域を除く)の 70%以
上の面積を、実質的なリードピンの形成領域とすること
ができるため、小形化した半導体パッケージに多数のリ
ードピンを高密度に接合することが可能となる。
【0043】これに対して、キャビティダウン型の半導
体パッケージでは、リードピンの接合領域として利用し
得る領域が、図8に模式的に示すように狭いため、換言
すると 2次ボンディングパッド部(b)に接続されてい
る配線部の領域dだけ狭いため、リードピン数およびリ
ードピンの形成ピッチを同じとした場合、大形にならざ
るを得ない。このように、キャビティダウン型の半導体
パッケージでは、小形化が困難である。
【0044】次に、上述した各実施例の半導体パッケー
ジの具体例について述べる。なお、下記に示す実施例1
および実施例2は図1に示した半導体パッケージの具体
例であり、実施例3は図2および図3に示した半導体パ
ッケージの具体例である。
【0045】実施例1 まず、各セラミックス層16に対応した窒化アルミニウ
ムグリーンシートを作製し、これらにスールーホールを
形成した後、導体ペーストを所望の配線形状に塗布する
と共に、スールーホール内に導体ペーストを充填した。
次いで、これら窒化アルミニウムグリーンシートを積層
した後、還元雰囲気中で焼成(窒化アルミニウムと導体
層との同時焼成)して、内部配線層17を有する22mm×
22mm×2.6mmt の窒化アルミニウム多層基板11を得
た。
【0046】次に、窒化アルミニウム多層基板11の上
面11aに、薄膜法により表面配線層18を形成した
後、窒化アルミニウム多層基板11の下面11b側にリ
ードピン13を1.27mmピッチでAgロー材を用いて接合し
た。この後、半導体チップ12として熱抵抗測定用TE
Gチップを窒化アルミニウム多層基板11の上面11a
に接合搭載し、ボンディングワイヤ19を付設して電気
的な接続を完了させた。一方、 170W/m K の窒化アルミ
ニウム焼結体により、放熱部材を兼ねる封止部材14
(外形:22mm×22mm× 3mmt 、凸状外縁部14aの端面
の幅:2.5mm、凹状部14bの深さ:1mm)を作製した。そ
して、この窒化アルミニウム製封止部材14を、上記し
た半導体チップ12が搭載された窒化アルミニウム多層
基板11の上面11aに Au-Sn半田により接合し、さら
に封止部材14上に放熱フィン15を設置して目的とす
る半導体パッケージを得た。
【0047】また、本発明との比較として、図9に示し
た従来のキャビティアップ型半導体パッケージ(実施例
1と同外径)を同様にして作製した。なお、キャビティ
1aの気密封止は、アルミニウム製キャップ6により行
った。
【0048】このようにして得た実施例および比較例に
よる半導体パッケージの放熱性を、△VBE法により測定
したところ、比較例による半導体パッケージでは熱抵抗
が20℃/Wであったのに対し、実施例による半導体パッケ
ージでは 6℃/Wであった。
【0049】実施例2 窒化アルミニウム製封止部材14と窒化アルミニウム多
層基板11との接合を、ガラス接合剤を用いて行う以外
は、上記実施例1と同様にして半導体パッケージを作製
した。なお、ガラス接合層の厚さは40μm とした。この
ようにして得た半導体パッケージの放熱性を、実施例1
と同様にして測定したところ、熱抵抗は6℃/Wであっ
た。なお、接合強度は実施例1より大きかった。
【0050】実施例3 実施例1の窒化アルミニウム多層基板の外径を、内部配
線層17の形状は同一としたままで25mm×25mmとすると
共に、窒化アルミニウム製封止部材23の外形を25mm×
25mmおよび凸状外縁部23aの端面幅を 4mmとする以外
は、実施例1と同様にして、半導体パッケージ20を作
製した。この実施例による半導体パッケージの放熱性
を、実施例1と同様にして測定したところ、 3℃/Wであ
った。
【0051】なお、上記した各実施例では、本発明の半
導体パッケージをPGA(ピングリッドアレイ)構造に
適用した例について説明したが、本発明はこれに限定さ
れるものではなく、例えば接続端子としてランドを用い
たLGA(ランドグリッドアレイ)構造についても適用
可能であり、同様な効果が得られる。
【0052】
【発明の効果】以上説明したように本発明によれば、パ
ッケージの小形化に対応可能であると共に、半導体素子
の高集積化等に伴う入出力信号数の増加への対応および
高放熱性の双方の点で、実用的に対応可能な半導体パッ
ケージを、低コストで提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例の半導体パッケージの構成を
示す断面図である。
【図2】本発明の他の実施例の半導体パッケージの構成
を示す断面図である。
【図3】図2に示す半導体パッケージの下面を示す平面
図である。
【図4】本発明のさらに他の実施例の半導体パッケージ
の構成を示す断面図である。
【図5】本発明の異なる他の実施例の半導体パッケージ
の構成を示す断面図である。
【図6】本発明のさらに異なる他の実施例の半導体パッ
ケージの構成を示す断面図である。
【図7】本発明の実施例による半導体パッケージの下面
のリードピンが接合可能な領域を模式的に示す平面図で
ある。
【図8】キャビティダウン型半導体パッケージの下面の
リードピンが接合可能な領域を模式的に示す平面図であ
る。
【図9】従来のキャビティアップ型の半導体パッケージ
の構成を示す断面図である。
【符号の説明】
10、21……半導体パッケージ 11、22、24、26……窒化アルミニウム多層基板 12……半導体チップ 13……リードピン 14、23、25、27、28……放熱部材を兼ねる窒
化アルミニウム製封止部材 17……内部配線層 18……表面配線層 19……ボンディングワイヤ 20……金属接合層 A………リードピンの非形成領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢野 圭一 神奈川県横浜市鶴見区末広町2の4 株 式会社東芝 京浜事業所内 (56)参考文献 特開 平5−114665(JP,A) 特開 平5−243416(JP,A)

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項1】 一方の面に半導体素子が搭載され、前記
    半導体素子と電気的に接続された配線パターンを有する
    窒化アルミニウム基板と、 前記配線パターンと電気的に接続されると共に、前記窒
    化アルミニウム基板の他方の面に設けられた接続端子
    と、 前記半導体素子を封止するように、前記窒化アルミニウ
    ム基板の一方の面に、金属層からなる接合層を介して接
    合されたセラミックス封止部材とを具備することを特徴
    とする半導体パッケージ。
  2. 【請求項2】 請求項1記載の半導体パッケージにおい
    て、 前記セラミックス封止部材の横部断面における接合外端
    と接合内端との距離が前記セラミックス封止部材の中央
    部厚みより大とすることを特徴とする半導体パッケー
    ジ。
  3. 【請求項3】 請求項1記載の半導体パッケージにおい
    て、 前記金属層は、 Au-Sn合金層であることを特徴とする半
    導体パッケージ。
  4. 【請求項4】 一方の面に半導体素子が搭載され、前記
    半導体素子と電気的に接続された配線パターンを有する
    窒化アルミニウム基板と、 前記配線パターンと電気的に接続されると共に、前記窒
    化アルミニウム基板の他方の面に設けられた接続端子
    と、 前記半導体素子を封止するように、前記窒化アルミニウ
    ム基板の一方の面に、厚さ 100μm 以下のガラス層から
    なる接合層を介して接合されたセラミックス封止部材と
    を具備することを特徴とする半導体パッケージ。
  5. 【請求項5】 請求項4記載の半導体パッケージにおい
    て、 前記セラミックス封止部材の横部断面における接合外端
    と接合内端との距離が前記セラミックス封止部材の中央
    部厚みより大とすることを特徴とする半導体パッケー
    ジ。
  6. 【請求項6】 請求項1または請求項4記載の半導体パ
    ッケージにおいて、 前記セラミックス封止部材は、断面コ字状の形状を有し
    ていることを特徴とする半導体パッケージ。
  7. 【請求項7】 請求項1または請求項4記載の半導体パ
    ッケージにおいて、 前記半導体チップが搭載された窒化アルミニウム基板
    は、平面基板であることを特徴とする半導体パッケー
    ジ。
  8. 【請求項8】 請求項1または請求項4記載の半導体パ
    ッケージにおいて、 前記セラミックス封止部材は、窒化アルミニウム系焼結
    体からなることを特徴とする半導体パッケージ。
  9. 【請求項9】 一方の面に半導体素子が搭載され、前記
    半導体素子と電気的に接続された配線パターンを有する
    窒化アルミニウム基板と、 前記半導体素子を封止するように、前記窒化アルミニウ
    ム基板の一方の面に接合された封止部材と、 前記配線パターンと電気的に接続されると共に、前記窒
    化アルミニウム基板の他方の面に格子状に配列されて設
    けられた接続端子とを具備し、 前記窒化アルミニウム基板の外縁から前記接続端子まで
    の距離は、前記格子状に配列された隣接する接続端子の
    中心間距離より大とすることを特徴とする半導体パッケ
    ージ。
  10. 【請求項10】 請求項9記載の半導体パッケージにお
    いて、 前記窒化アルミニウム基板の外縁から前記接続端子まで
    の距離は、前記格子状に配列された隣接する接続端子の
    中心間距離の 1.5倍以上とすることを特徴とする半導体
    パッケージ。
  11. 【請求項11】 一方の面に半導体素子が搭載され、前
    記半導体素子と電気的に接続された配線パターンを有す
    る窒化アルミニウム基板と、 前記半導体素子を封止するように、前記窒化アルミニウ
    ム基板の一方の面に接合された封止部材と、 前記配線パターンと電気的に接続されると共に、前記窒
    化アルミニウム基板の他方の面に格子状に配列されて設
    けられた接続端子とを具備し、 前記格子状に配列された隣接する接続端子の中心間距離
    は、1.27mm以下となるように設定されていることを特徴
    とする半導体パッケージ。
  12. 【請求項12】 請求項11記載の半導体パッケージに
    おいて、 前記接続端子の格子状配列の外周線を基準とする面積の
    70%以上が、前記接続端子の実質的な形成領域とされて
    いることを特徴とする半導体パッケージ。
  13. 【請求項13】 請求項9または請求項11記載の半導
    体パッケージにおいて、 前記封止部材は、セラミックス封止部材であることを特
    徴とする半導体パッケージ。
  14. 【請求項14】 請求項13記載の半導体パッケージに
    おいて、 前記セラミックス封止部材の横部断面における接合外端
    と接合内端との距離が前記セラミックス封止部材の中央
    部厚みより大とすることを特徴とする半導体パッケー
    ジ。
  15. 【請求項15】 請求項13記載の半導体パッケージに
    おいて、 前記セラミックス封止部材は、窒化アルミニウム焼結体
    からなることを特徴とする半導体パッケージ。
JP4318897A 1991-11-29 1992-11-27 半導体パッケ―ジ Expired - Lifetime JP2501279B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3-316999 1991-11-29
JP31699991 1991-11-29

Publications (2)

Publication Number Publication Date
JPH05243417A JPH05243417A (ja) 1993-09-21
JP2501279B2 true JP2501279B2 (ja) 1996-05-29

Family

ID=18083291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4318897A Expired - Lifetime JP2501279B2 (ja) 1991-11-29 1992-11-27 半導体パッケ―ジ

Country Status (1)

Country Link
JP (1) JP2501279B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058692A (ja) * 1998-08-14 2000-02-25 Toyo Commun Equip Co Ltd 電子部品用パッケージ
JP5521862B2 (ja) 2010-07-29 2014-06-18 三菱電機株式会社 半導体装置の製造方法
WO2015016017A1 (ja) * 2013-07-31 2015-02-05 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPH05243417A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
KR970000218B1 (ko) 반도체 패키지
EP0933816B1 (en) Hybrid module
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US5157588A (en) Semiconductor package and manufacture thereof
JP2548602B2 (ja) 半導体実装モジュール
US5910682A (en) Semiconductor chip stack package
JPH01253942A (ja) 半導体パッケージ及びそれを用いたコンピュータ
JPH06244231A (ja) 気密半導体デバイスおよびその製造方法
JP2501279B2 (ja) 半導体パッケ―ジ
JP2002057238A (ja) 集積回路パッケージ
JP2501278B2 (ja) 半導体パッケ―ジ
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JP3335657B2 (ja) 半導体パッケージ
JPH0897336A (ja) 半導体装置
JPH10256413A (ja) 半導体パッケージ
JP3127149B2 (ja) 半導体装置
JPH0897319A (ja) 電子部品用パッケージ
JPH01151252A (ja) セラミックパッケージとその製造方法
JP3198144B2 (ja) 半導体パッケージ
JPS6334962A (ja) パツケ−ジ構造体
JPH04348061A (ja) 半導体装置用パッケージ
JPS6311737Y2 (ja)
JPS6184043A (ja) プラグインパツケ−ジ
JPH0320067B2 (ja)
KR100460138B1 (ko) 파워마이크로웨이브하이브리드집적회로

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

Free format text: JAPANESE INTERMEDIATE CODE: R313114

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 17

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 17