JPH0897319A - 電子部品用パッケージ - Google Patents
電子部品用パッケージInfo
- Publication number
- JPH0897319A JPH0897319A JP23557994A JP23557994A JPH0897319A JP H0897319 A JPH0897319 A JP H0897319A JP 23557994 A JP23557994 A JP 23557994A JP 23557994 A JP23557994 A JP 23557994A JP H0897319 A JPH0897319 A JP H0897319A
- Authority
- JP
- Japan
- Prior art keywords
- package
- ceramic
- spacer
- bump
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 入出力端子としての接続用突起（バンプ）の
接続部信頼性を向上させることを可能にした電子部品用
パッケージを提供する。 【構成】 入出力端子として接続用突起（半田バンプ）
４群を有する電子部品用パッケージ１である。パッケー
ジ１の接続用突起形成面３の少なくとも各角部領域に、
補強用ピン５がそれぞれ設ける。あるいは、接続用突起
形成面の外縁部に、その面に対して凸状のスペーサを設
ける。パッケージとプリント基板等とは、補強用ピン５
やスペーサにより機械的に固定される。
接続部信頼性を向上させることを可能にした電子部品用
パッケージを提供する。 【構成】 入出力端子として接続用突起（半田バンプ）
４群を有する電子部品用パッケージ１である。パッケー
ジ１の接続用突起形成面３の少なくとも各角部領域に、
補強用ピン５がそれぞれ設ける。あるいは、接続用突起
形成面の外縁部に、その面に対して凸状のスペーサを設
ける。パッケージとプリント基板等とは、補強用ピン５
やスペーサにより機械的に固定される。
Description
【０００１】
【産業上の利用分野】本発明は、入出力端子として接続
用突起（バンプ）群を有する電子部品用パッケージに関
する。
用突起（バンプ）群を有する電子部品用パッケージに関
する。
【０００２】
【従来の技術】高性能、高集積なＬＳＩを搭載するパッ
ケージには、配線密度が高いこと、放熱性がよいこと、
高速の信号を扱うことができること、パッケージの入出
力端子を多端子・狭ピッチ化することが可能であること
等が求められている。パッケージと半導体素子との多端
子・狭ピッチによる接続方法としては、ＴＡＢ法やフリ
ップチップ法等が注目されている。例えば、フリップチ
ップは一部高性能なコンピュータやＬＳＩテスタ、ワー
クステーション等に使用されており、搭載面積が小さく
できると共に、リード接合に伴う寄生インダクタンスや
容量等を低減できるという利点を有している。
ケージには、配線密度が高いこと、放熱性がよいこと、
高速の信号を扱うことができること、パッケージの入出
力端子を多端子・狭ピッチ化することが可能であること
等が求められている。パッケージと半導体素子との多端
子・狭ピッチによる接続方法としては、ＴＡＢ法やフリ
ップチップ法等が注目されている。例えば、フリップチ
ップは一部高性能なコンピュータやＬＳＩテスタ、ワー
クステーション等に使用されており、搭載面積が小さく
できると共に、リード接合に伴う寄生インダクタンスや
容量等を低減できるという利点を有している。
【０００３】上述したような接続技術を有効に機能させ
る上で、パッケージ側も狭ピッチ・多端子のインナーリ
ード部分が必要であると共に、プリント基板等の実装ボ
ードとパッケージとの接続も、高密度化つまり多端子・
狭ピッチ化することが必要になってきている。また、前
述したように、ＬＳＩの高速化によりパッケージも高速
信号を扱う必要があるため、電気特性についての考慮も
必要となる。
る上で、パッケージ側も狭ピッチ・多端子のインナーリ
ード部分が必要であると共に、プリント基板等の実装ボ
ードとパッケージとの接続も、高密度化つまり多端子・
狭ピッチ化することが必要になってきている。また、前
述したように、ＬＳＩの高速化によりパッケージも高速
信号を扱う必要があるため、電気特性についての考慮も
必要となる。
【０００４】パッケージの多端子・狭ピッチ化を満足さ
せるために、パッケージ構造は従来のピン挿入型からＱ
ＦＰ(Quad Flat Package) やＰＧＡ(Pin Grid Array)等
の表面実装型に移行している。しかしながら、これらピ
ンやリードを使用した表面実装型パッケージは、さらに
狭ピッチ化することが困難であるという問題を有してい
る。また、ＱＦＰやＰＧＡ等のパッケージでは、高速信
号を扱おうとすると、リードやピン部分でのインダクタ
ンスの効果が大きくなり、高周波特性による信号の反射
や、インダクタンス成分による信号の遅延増加等が起こ
るという問題を有している。
せるために、パッケージ構造は従来のピン挿入型からＱ
ＦＰ(Quad Flat Package) やＰＧＡ(Pin Grid Array)等
の表面実装型に移行している。しかしながら、これらピ
ンやリードを使用した表面実装型パッケージは、さらに
狭ピッチ化することが困難であるという問題を有してい
る。また、ＱＦＰやＰＧＡ等のパッケージでは、高速信
号を扱おうとすると、リードやピン部分でのインダクタ
ンスの効果が大きくなり、高周波特性による信号の反射
や、インダクタンス成分による信号の遅延増加等が起こ
るという問題を有している。
【０００５】ＢＧＡ（Ball Grid Array)パッケージは、
上述したような問題を解決すべく提案されたもので、当
初はスーパーコンピュータや大型コンピュータ等の用途
に使用され、最近ではパーソナルコンピュータや携帯機
器等の民生品へと使用用途が広がってきている。ＢＧＡ
は、パッケージの入出力端子として半田からなる接続用
突起（バンプ）を用いたパッケージ構造であり、上述し
たようなピンやリードに起因するインダクタンスによる
高速信号の反射や遅延等の問題を改善することを可能に
したものである。
上述したような問題を解決すべく提案されたもので、当
初はスーパーコンピュータや大型コンピュータ等の用途
に使用され、最近ではパーソナルコンピュータや携帯機
器等の民生品へと使用用途が広がってきている。ＢＧＡ
は、パッケージの入出力端子として半田からなる接続用
突起（バンプ）を用いたパッケージ構造であり、上述し
たようなピンやリードに起因するインダクタンスによる
高速信号の反射や遅延等の問題を改善することを可能に
したものである。
【０００６】また、バンプによる接続距離の短縮化に加
えて、バンプ形成により狭ピッチ・多端子化が容易とな
り、ＢＧＡは今後のＬＳＩパッケージとして有望視され
ている。さらに、このバンプ形成による狭ピッチ・多端
子化は、パッケージサイズそのものを縮小化し、プリン
ト基板等への実装密度の向上、配線の寄生容量、インダ
クタンス、抵抗等の低減による電気特性の向上、パッケ
ージの小型化による高周波特性の改善等が期待できる。
また、実装もＰＧＡやＱＦＰ等と比較して容易である。
えて、バンプ形成により狭ピッチ・多端子化が容易とな
り、ＢＧＡは今後のＬＳＩパッケージとして有望視され
ている。さらに、このバンプ形成による狭ピッチ・多端
子化は、パッケージサイズそのものを縮小化し、プリン
ト基板等への実装密度の向上、配線の寄生容量、インダ
クタンス、抵抗等の低減による電気特性の向上、パッケ
ージの小型化による高周波特性の改善等が期待できる。
また、実装もＰＧＡやＱＦＰ等と比較して容易である。
【０００７】一方、ＬＳＩの高速化等に伴って消費電力
が増大し、発熱量は年々増加する傾向にある。従って、
放熱性に優れるパッケージが必要になってきており、こ
のような要求を満足する高放熱性パッケージとしてセラ
ミックスパッケージが知られている。セラミックスパッ
ケージの中でも、窒化アルミニウム(AlN) 等の高熱伝導
性材料を使用したパッケージは、特にパッケージの熱抵
抗を低くしなければならない用途に利用されている。
が増大し、発熱量は年々増加する傾向にある。従って、
放熱性に優れるパッケージが必要になってきており、こ
のような要求を満足する高放熱性パッケージとしてセラ
ミックスパッケージが知られている。セラミックスパッ
ケージの中でも、窒化アルミニウム(AlN) 等の高熱伝導
性材料を使用したパッケージは、特にパッケージの熱抵
抗を低くしなければならない用途に利用されている。
【０００８】上述したように、セラミックスを用いたＢ
ＧＡパッケージは、高放熱性と優れた電気特性を満足
し、かつ多端子・狭ピッチ化が可能な高密度パッケージ
であり、高速化および高集積化された半導体チップ用の
パッケージとして期待されている。しかしながら、セラ
ミックス製ＢＧＡパッケージは、プリント基板等に実装
した際に、セラミックス基板とプリント基板との間の熱
膨張係数の差が大きいことから、接続部である半田バン
プ部分の信頼性が低くなるという問題を有していた。
ＧＡパッケージは、高放熱性と優れた電気特性を満足
し、かつ多端子・狭ピッチ化が可能な高密度パッケージ
であり、高速化および高集積化された半導体チップ用の
パッケージとして期待されている。しかしながら、セラ
ミックス製ＢＧＡパッケージは、プリント基板等に実装
した際に、セラミックス基板とプリント基板との間の熱
膨張係数の差が大きいことから、接続部である半田バン
プ部分の信頼性が低くなるという問題を有していた。
【０００９】すなわち、ＢＧＡパッケージによるバンプ
を用いた接続部は、ＱＦＰやＰＧＡ等のリードやピンを
用いた接続部に比べて機械的強度が低いために、セラミ
ックスパッケージとプリント基板との熱膨張差に起因す
る応力に耐えられず、半田バンプにクラックが生じた
り、また半田バンプが破断する等の問題を有していた。
また、一般的にＢＧＡパッケージは、上下方向から加わ
る圧力や引剥がし力（引張力）に弱く、セラミックスパ
ッケージに限らず、樹脂製のＢＧＡパッケージ等におい
ても半田バンプが圧力で潰れたり、破断しやすいという
問題を有していた。
を用いた接続部は、ＱＦＰやＰＧＡ等のリードやピンを
用いた接続部に比べて機械的強度が低いために、セラミ
ックスパッケージとプリント基板との熱膨張差に起因す
る応力に耐えられず、半田バンプにクラックが生じた
り、また半田バンプが破断する等の問題を有していた。
また、一般的にＢＧＡパッケージは、上下方向から加わ
る圧力や引剥がし力（引張力）に弱く、セラミックスパ
ッケージに限らず、樹脂製のＢＧＡパッケージ等におい
ても半田バンプが圧力で潰れたり、破断しやすいという
問題を有していた。
【００１０】
【発明が解決しようとする課題】上述したように、従来
のセラミック製ＢＧＡパッケージは、熱履歴を受けた際
のセラミック製パッケージとプリント基板等との間の熱
膨張差によって、接続部である半田バンプ部分に応力や
歪が発生して、半田バンプが熱疲労破壊したり、あるい
はセラミックス製パッケージ自体が応力破壊する等、接
続部信頼性が低いという問題を有していた。また、セラ
ミック製ＢＧＡパッケージに限らず、ＢＧＡパッケージ
は一般的に上下方向から加わる圧力や引き剥がし力（引
張力）に弱く、これにより接続部信頼性が低下しやすい
という問題を有していた。
のセラミック製ＢＧＡパッケージは、熱履歴を受けた際
のセラミック製パッケージとプリント基板等との間の熱
膨張差によって、接続部である半田バンプ部分に応力や
歪が発生して、半田バンプが熱疲労破壊したり、あるい
はセラミックス製パッケージ自体が応力破壊する等、接
続部信頼性が低いという問題を有していた。また、セラ
ミック製ＢＧＡパッケージに限らず、ＢＧＡパッケージ
は一般的に上下方向から加わる圧力や引き剥がし力（引
張力）に弱く、これにより接続部信頼性が低下しやすい
という問題を有していた。
【００１１】本発明は、このような課題に対処するべく
なされたもので、入出力端子としての接続用突起（バン
プ）の接続部信頼性を向上させることを可能にした電子
部品用パッケージを提供することを目的としている。
なされたもので、入出力端子としての接続用突起（バン
プ）の接続部信頼性を向上させることを可能にした電子
部品用パッケージを提供することを目的としている。
【００１２】
【課題を解決するための手段】本発明の電子部品用パッ
ケージにおいて、請求項１記載の電子部品用パッケージ
は、入出力端子として接続用突起群を有する電子部品用
パッケージにおいて、前記接続用突起の形成面の少なく
とも各角部領域に、補強用ピンが設けられていることを
特徴としている。
ケージにおいて、請求項１記載の電子部品用パッケージ
は、入出力端子として接続用突起群を有する電子部品用
パッケージにおいて、前記接続用突起の形成面の少なく
とも各角部領域に、補強用ピンが設けられていることを
特徴としている。
【００１３】また、請求項２記載の電子部品用パッケー
ジは、入出力端子として接続用突起群を有する電子部品
用パッケージにおいて、前記接続用突起の形成面の外縁
部に、該接続用突起形成面に対して凸状のスペーサが設
けられていることを特徴としている。
ジは、入出力端子として接続用突起群を有する電子部品
用パッケージにおいて、前記接続用突起の形成面の外縁
部に、該接続用突起形成面に対して凸状のスペーサが設
けられていることを特徴としている。
【００１４】
【作用】接続用突起群を有する電子部品用パッケージを
プリント基板等のボードに実装した場合、パッケージの
熱膨張変位量（△ｄp ）と、それが実装されるプリント
基板等の熱膨張変位量（△ｄb ）との間に差（△ｄ
pb（＝△ｄb −△ｄp ））が存在すると、接続用突起に
パッケージとプリント基板等との相対位置をずらそうと
する力（熱応力）が加わる。ここで、通常パッケージ中
心に対して接続用突起の配置が対象であることから、パ
ッケージ中心では各方向に均一な応力が加わる。そのた
め、熱膨張変位差はパッケージ中心を起点に発生するこ
とになり、パッケージ中心から離れた外周部ほど増大す
ることになる。
プリント基板等のボードに実装した場合、パッケージの
熱膨張変位量（△ｄp ）と、それが実装されるプリント
基板等の熱膨張変位量（△ｄb ）との間に差（△ｄ
pb（＝△ｄb −△ｄp ））が存在すると、接続用突起に
パッケージとプリント基板等との相対位置をずらそうと
する力（熱応力）が加わる。ここで、通常パッケージ中
心に対して接続用突起の配置が対象であることから、パ
ッケージ中心では各方向に均一な応力が加わる。そのた
め、熱膨張変位差はパッケージ中心を起点に発生するこ
とになり、パッケージ中心から離れた外周部ほど増大す
ることになる。
【００１５】また、接続用突起にはパッケージそれ自体
の重量の他に、放熱用フィンやヒートシンク等の重量が
加わり、これが圧力や引剥がし力となって接続用突起に
加わる。
の重量の他に、放熱用フィンやヒートシンク等の重量が
加わり、これが圧力や引剥がし力となって接続用突起に
加わる。
【００１６】そして、電子部品用パッケージの入出力端
子としての接続用突起は、ピン状接続端子やリード状接
続端子に比べて機械的強度が低いため、上述したような
熱応力、圧力、引剥がし力等を支える能力に乏しく、接
続部の破断等が生じやすい。請求項１記載の電子部品用
パッケージにおいては、接続用突起の形成面の少なくと
も各角部領域に補強用ピンを設け、接続用突起に直接熱
応力等が加わらないような構造としている。これによ
り、接続用突起の破断等を防止することが可能となるた
め、接続部信頼性を高めることができる。
子としての接続用突起は、ピン状接続端子やリード状接
続端子に比べて機械的強度が低いため、上述したような
熱応力、圧力、引剥がし力等を支える能力に乏しく、接
続部の破断等が生じやすい。請求項１記載の電子部品用
パッケージにおいては、接続用突起の形成面の少なくと
も各角部領域に補強用ピンを設け、接続用突起に直接熱
応力等が加わらないような構造としている。これによ
り、接続用突起の破断等を防止することが可能となるた
め、接続部信頼性を高めることができる。
【００１７】また、請求項２記載の電子部品用パッケー
ジにおいては、接続用突起形成面の外縁部に、その面に
対して接続用突起の高さ程度の凸状部からなるスペーサ
を設け、接続用突起に直接熱応力や上下方向からの圧
力、引剥がし力等が加わらないような構造としている。
これにより、接続用突起の破断等を防止することが可能
となるため、接続部信頼性を高めることができる。
ジにおいては、接続用突起形成面の外縁部に、その面に
対して接続用突起の高さ程度の凸状部からなるスペーサ
を設け、接続用突起に直接熱応力や上下方向からの圧
力、引剥がし力等が加わらないような構造としている。
これにより、接続用突起の破断等を防止することが可能
となるため、接続部信頼性を高めることができる。
【００１８】
【実施例】以下、本発明の実施例について図面を参照し
てを説明する。
てを説明する。
【００１９】まず、請求項１記載の発明に係る実施例に
ついて述べる。図１は、本発明の電子部品用パッケージ
をセラミックス製ＢＧＡパッケージに適用した実施例の
要部構成を模式的に示す図であり、（ａ）はその下面
図、（ｂ）は縦断面図である。
ついて述べる。図１は、本発明の電子部品用パッケージ
をセラミックス製ＢＧＡパッケージに適用した実施例の
要部構成を模式的に示す図であり、（ａ）はその下面
図、（ｂ）は縦断面図である。
【００２０】セラミックス製ＢＧＡパッケージ１を構成
するセラミックス多層配線基板２は、その裏面がバンプ
形成面３とされており、このバンプ形成面３にセラミッ
クス多層配線基板２の内部配線層２ａの一端部に電気的
に接続されるように、接続用突起として半田バンプ４が
多数配置、形成されている。これら半田バンプ４は、外
部接続用入出力端子として機能するものである。半田バ
ンプ４の形成材料としては、例えばPb、Sn、Au、Inおよ
びBiから選ばれる少なくとも 1種を含む金属材料が挙げ
られ、一般的な半田材料を用いることができる。
するセラミックス多層配線基板２は、その裏面がバンプ
形成面３とされており、このバンプ形成面３にセラミッ
クス多層配線基板２の内部配線層２ａの一端部に電気的
に接続されるように、接続用突起として半田バンプ４が
多数配置、形成されている。これら半田バンプ４は、外
部接続用入出力端子として機能するものである。半田バ
ンプ４の形成材料としては、例えばPb、Sn、Au、Inおよ
びBiから選ばれる少なくとも 1種を含む金属材料が挙げ
られ、一般的な半田材料を用いることができる。
【００２１】上記バンプ形成面３における半田バンプ４
の形成領域Ａの外周部は、空白領域Ｂとされており、そ
の空白領域Ｂの各角部に補強用ピン５がそれぞれ設けら
れている。補強用ピン５は、例えばバンプ形成面３に対
してろう付け接合されており、半田バンプ４による接続
部以上の接合強度を有するものである。補強用ピン５の
形状や材質は、特に限定されるものではなく、例えば一
般的なピン状接続端子等を利用することができる。ま
た、補強用ピン５の材質を考慮することによって、補強
用ピンを電源やグランド、あるいは信号用の端子として
使用することも可能である。
の形成領域Ａの外周部は、空白領域Ｂとされており、そ
の空白領域Ｂの各角部に補強用ピン５がそれぞれ設けら
れている。補強用ピン５は、例えばバンプ形成面３に対
してろう付け接合されており、半田バンプ４による接続
部以上の接合強度を有するものである。補強用ピン５の
形状や材質は、特に限定されるものではなく、例えば一
般的なピン状接続端子等を利用することができる。ま
た、補強用ピン５の材質を考慮することによって、補強
用ピンを電源やグランド、あるいは信号用の端子として
使用することも可能である。
【００２２】なお、補強用ピン５は、半田バンプ形成領
域Ａの外周部に設けられた空白領域Ｂに形成しなければ
ならないものではなく、バンプ形成面３の各角部に設け
られていればよく、例えば半田バンプ４の配列の一部と
して補強用ピン５を形成することも可能である。
域Ａの外周部に設けられた空白領域Ｂに形成しなければ
ならないものではなく、バンプ形成面３の各角部に設け
られていればよく、例えば半田バンプ４の配列の一部と
して補強用ピン５を形成することも可能である。
【００２３】セラミックス製ＢＧＡパッケージ１を構成
するセラミックス多層配線基板２は、例えばセラミック
スグリーンシートにスルーホールを形成した後、タング
ステンメタライズペーストによる表面印刷、裏面印刷お
よびスルーホールへのメタライズ充填を行い、さらに積
層、圧着および還元雰囲気中での焼結等を行って作製し
たものである。
するセラミックス多層配線基板２は、例えばセラミック
スグリーンシートにスルーホールを形成した後、タング
ステンメタライズペーストによる表面印刷、裏面印刷お
よびスルーホールへのメタライズ充填を行い、さらに積
層、圧着および還元雰囲気中での焼結等を行って作製し
たものである。
【００２４】セラミックス多層配線基板２の材質は特に
限定されるものではなく、アルミナ、窒化アルミニウ
ム、窒化ケイ素等の各種セラミックス材料を適用するこ
とが可能であるが、特に窒化アルミニウムのように、パ
ッケージを実装するプリント基板等の樹脂製ボードとの
熱膨張係数の差が大きい場合に、特に本発明は効果的で
ある。具体的には、セラミックス多層配線基板２とプリ
ント基板等との熱膨張係数の差が 5×10-6/K以上の場合
に本発明は特に効果的である。パッケージとプリント基
板等との熱膨張係数の差が 5×10-6/K以上であると、特
に熱膨張差に起因して発生する応力や変位が大きくなる
ため、半田バンプ４の破壊等による接続不良が生じやす
くなるが、本発明によればこのような接続不良を有効に
防止することができる。
限定されるものではなく、アルミナ、窒化アルミニウ
ム、窒化ケイ素等の各種セラミックス材料を適用するこ
とが可能であるが、特に窒化アルミニウムのように、パ
ッケージを実装するプリント基板等の樹脂製ボードとの
熱膨張係数の差が大きい場合に、特に本発明は効果的で
ある。具体的には、セラミックス多層配線基板２とプリ
ント基板等との熱膨張係数の差が 5×10-6/K以上の場合
に本発明は特に効果的である。パッケージとプリント基
板等との熱膨張係数の差が 5×10-6/K以上であると、特
に熱膨張差に起因して発生する応力や変位が大きくなる
ため、半田バンプ４の破壊等による接続不良が生じやす
くなるが、本発明によればこのような接続不良を有効に
防止することができる。
【００２５】また、パッケージとプリント基板等との熱
膨張係数の差が 5×10-6/K以上である場合には、セラミ
ックス製パッケージに限らず、他の材質を用いたパッケ
ージにおいても本発明の効果を有効に得ることができ
る。さらに、本発明は上述したような半導体用のＢＧＡ
パッケージに限らず、複数の半導体チップや各種電子部
品を一括して搭載するパッケージ等にも適用することが
できる。
膨張係数の差が 5×10-6/K以上である場合には、セラミ
ックス製パッケージに限らず、他の材質を用いたパッケ
ージにおいても本発明の効果を有効に得ることができ
る。さらに、本発明は上述したような半導体用のＢＧＡ
パッケージに限らず、複数の半導体チップや各種電子部
品を一括して搭載するパッケージ等にも適用することが
できる。
【００２６】上記構造のセラミックス製ＢＧＡパッケー
ジ１は、例えば図２に示すように、セラミックス多層配
線基板２の上面側に半導体チップ６が搭載され、例えば
セラミックス製リッド７により封止した後、外部接続用
の半田バンプ４を介して、プリント基板８等のボード上
に実装、接続される。補強用ピン５は、プリント基板８
に設けられたピン挿入孔８ａ内に挿入されてあり、セラ
ミックス製ＢＧＡパッケージ１とプリント基板８とは補
強用ピン５により機械的に固定されている。補強用ピン
５は、半田や接着剤により接合固定してもよいし、また
ピン５の形状によっては挿入したままの状態としてもよ
い。
ジ１は、例えば図２に示すように、セラミックス多層配
線基板２の上面側に半導体チップ６が搭載され、例えば
セラミックス製リッド７により封止した後、外部接続用
の半田バンプ４を介して、プリント基板８等のボード上
に実装、接続される。補強用ピン５は、プリント基板８
に設けられたピン挿入孔８ａ内に挿入されてあり、セラ
ミックス製ＢＧＡパッケージ１とプリント基板８とは補
強用ピン５により機械的に固定されている。補強用ピン
５は、半田や接着剤により接合固定してもよいし、また
ピン５の形状によっては挿入したままの状態としてもよ
い。
【００２７】なお、上記半導体チップ６は、ボンディン
クワイヤ９等によりセラミックス多層配線基板２の内部
配線層２ａと電気的に接続されており、またリッド７と
セラミックス多層配線基板２とはガラス系接着剤や半田
等により接合されている。これらにより、セラミックス
製ＢＧＡパッケージ１を用いた電子部品ユニット１０が
構成されている。
クワイヤ９等によりセラミックス多層配線基板２の内部
配線層２ａと電気的に接続されており、またリッド７と
セラミックス多層配線基板２とはガラス系接着剤や半田
等により接合されている。これらにより、セラミックス
製ＢＧＡパッケージ１を用いた電子部品ユニット１０が
構成されている。
【００２８】上述したようなセラミックス製ＢＧＡパッ
ケージ１を用いた電子部品ユニット１０においては、パ
ッケージ１のバンプ形成面３の各角部に補強用ピン５が
それぞれ設けられているため、パッケージ１とプリント
基板８との熱膨張変位差に基く熱応力は補強用ピン５に
より直接半田パンプ４には加わらない。従って、熱サイ
クル等が付加されても、半田パンプ４の熱疲労破壊やセ
ラミックス製パッケージ１自体の応力破壊等を防止する
ことができ、接続部の信頼性を大幅に向上させることが
可能となる。
ケージ１を用いた電子部品ユニット１０においては、パ
ッケージ１のバンプ形成面３の各角部に補強用ピン５が
それぞれ設けられているため、パッケージ１とプリント
基板８との熱膨張変位差に基く熱応力は補強用ピン５に
より直接半田パンプ４には加わらない。従って、熱サイ
クル等が付加されても、半田パンプ４の熱疲労破壊やセ
ラミックス製パッケージ１自体の応力破壊等を防止する
ことができ、接続部の信頼性を大幅に向上させることが
可能となる。
【００２９】また、補強用ピン５は、例えば図３に示す
ように、各角部に複数本設けたり、さらにバンプ形成面
３の中央部に設ける等、パッケージ１が受ける熱応力に
応じて種々に設定することができる。
ように、各角部に複数本設けたり、さらにバンプ形成面
３の中央部に設ける等、パッケージ１が受ける熱応力に
応じて種々に設定することができる。
【００３０】次に、請求項２記載の発明に係る実施例に
ついて述べる。図４は、本発明の電子部品用パッケージ
をセラミックス製ＢＧＡパッケージに適用した一実施例
の要部構成を模式的に示す図であり、（ａ）はその下面
図、（ｂ）は縦断面図である。なお、図１に示すセラミ
ックス製ＢＧＡパッケージと同一部分には同一符号を付
し、説明を省略する。
ついて述べる。図４は、本発明の電子部品用パッケージ
をセラミックス製ＢＧＡパッケージに適用した一実施例
の要部構成を模式的に示す図であり、（ａ）はその下面
図、（ｂ）は縦断面図である。なお、図１に示すセラミ
ックス製ＢＧＡパッケージと同一部分には同一符号を付
し、説明を省略する。
【００３１】セラミックス製ＢＧＡパッケージ１を構成
するセラミックス多層配線基板２のバンプ形成面３に
は、その外縁部にスペーサ１１が設けられている。この
スペーサ１１は、セラミックス多層配線基板２と一体化
されているものであり、セラミックス多層配線基板２の
作製時に形成されたものである。スペーサ１１は、半田
バンプ４による電気的接続を阻害しない程度の高さ、例
えば半田バンプ４と同程度もしくは若干低い高さとなる
ように、バンプ形成面３から凸状とされている。また、
スペーサ１１は、バンプ形成面３の外縁部の全周に沿っ
て設けなければならないものではなく、例えば図５に示
すように、部分的に凸状としたものであってもよい。こ
のように、スペーサ１１を部分的に設けることにって、
プリント基板等の上にパッケージ１を実装した後に、半
田バンプ４による接続状態を観察することができる。さ
らに、スペーサ１１による接合部を電源やグランド等と
して使用することも可能である。なお、セラミックス多
層配線基板２の材質等は、前述した実施例に準ずるもの
である。
するセラミックス多層配線基板２のバンプ形成面３に
は、その外縁部にスペーサ１１が設けられている。この
スペーサ１１は、セラミックス多層配線基板２と一体化
されているものであり、セラミックス多層配線基板２の
作製時に形成されたものである。スペーサ１１は、半田
バンプ４による電気的接続を阻害しない程度の高さ、例
えば半田バンプ４と同程度もしくは若干低い高さとなる
ように、バンプ形成面３から凸状とされている。また、
スペーサ１１は、バンプ形成面３の外縁部の全周に沿っ
て設けなければならないものではなく、例えば図５に示
すように、部分的に凸状としたものであってもよい。こ
のように、スペーサ１１を部分的に設けることにって、
プリント基板等の上にパッケージ１を実装した後に、半
田バンプ４による接続状態を観察することができる。さ
らに、スペーサ１１による接合部を電源やグランド等と
して使用することも可能である。なお、セラミックス多
層配線基板２の材質等は、前述した実施例に準ずるもの
である。
【００３２】上記構造のセラミックス製ＢＧＡパッケー
ジ１は、例えば図６に示すように、セラミックス多層配
線基板２の上面側に半導体チップ６が搭載され、例えば
セラミックス製リッド７により封止した後、外部接続用
の半田バンプ４を介して、プリント基板８等のボード上
に実装、接続される。そして、この半田バンプ４による
電気的接続と同時に、バンプ形成面３の外縁部に設けら
れたスペーサ１１は、プリント基板８に半田や接着剤に
より接合固定されている。すなわち、セラミックス製Ｂ
ＧＡパッケージ１とプリント基板８とは、スペーサ１１
により機械的に固定されている。そして、これらによっ
てセラミックス製ＢＧＡパッケージ１を用いた電子部品
ユニット１０が構成されている。
ジ１は、例えば図６に示すように、セラミックス多層配
線基板２の上面側に半導体チップ６が搭載され、例えば
セラミックス製リッド７により封止した後、外部接続用
の半田バンプ４を介して、プリント基板８等のボード上
に実装、接続される。そして、この半田バンプ４による
電気的接続と同時に、バンプ形成面３の外縁部に設けら
れたスペーサ１１は、プリント基板８に半田や接着剤に
より接合固定されている。すなわち、セラミックス製Ｂ
ＧＡパッケージ１とプリント基板８とは、スペーサ１１
により機械的に固定されている。そして、これらによっ
てセラミックス製ＢＧＡパッケージ１を用いた電子部品
ユニット１０が構成されている。
【００３３】上述したようなセラミックス製ＢＧＡパッ
ケージ１を用いた電子部品ユニット１０においては、バ
ンプ形成面３の外縁部に設けられたスペーサ１１がプリ
ント基板８に接合固定されているため、パッケージ１と
プリント基板８との熱膨張変位差に基く熱応力は直接半
田パンプ４には加わらない。従って、熱サイクル等が付
加されても、半田パンプ４の熱疲労破壊やセラミックス
製パッケージ１自体の応力破壊等を防止することがで
き、接続部の信頼性を大幅に向上させることが可能とな
る。
ケージ１を用いた電子部品ユニット１０においては、バ
ンプ形成面３の外縁部に設けられたスペーサ１１がプリ
ント基板８に接合固定されているため、パッケージ１と
プリント基板８との熱膨張変位差に基く熱応力は直接半
田パンプ４には加わらない。従って、熱サイクル等が付
加されても、半田パンプ４の熱疲労破壊やセラミックス
製パッケージ１自体の応力破壊等を防止することがで
き、接続部の信頼性を大幅に向上させることが可能とな
る。
【００３４】また、上下方向から加わる圧力や引剥がし
力（引張力）についてもスペーサ１１が担うため、自重
等による半田バンプ４の破壊等を防止することが可能と
なる。よって、上記構成のＢＧＡパッケージは、セラミ
ックス製パッケージに限らず、樹脂製パッケージに対し
ても有効である。
力（引張力）についてもスペーサ１１が担うため、自重
等による半田バンプ４の破壊等を防止することが可能と
なる。よって、上記構成のＢＧＡパッケージは、セラミ
ックス製パッケージに限らず、樹脂製パッケージに対し
ても有効である。
【００３５】セラミックス製ＢＧＡパッケージ１のバン
プ形成面３に設けるスペーサ１１は、パッケージ１と一
体的に設けられたものの他に、例えば図７に示すよう
に、バンプ形成面３の外縁部にスペーサ部品１２をろう
付け等により接合して形成することも可能である。この
際、スペーサ部品１２は、例えば図８に示すように、部
分的に凸状としたものを用いたり、また複数からなるス
ペーサ部品を用いることも可能である。
プ形成面３に設けるスペーサ１１は、パッケージ１と一
体的に設けられたものの他に、例えば図７に示すよう
に、バンプ形成面３の外縁部にスペーサ部品１２をろう
付け等により接合して形成することも可能である。この
際、スペーサ部品１２は、例えば図８に示すように、部
分的に凸状としたものを用いたり、また複数からなるス
ペーサ部品を用いることも可能である。
【００３６】このようなスペーサを接合により形成した
セラミックス製ＢＧＡパッケージ１も、上述した実施例
と同様に、半田バンプ４による電気的接続と同時に、バ
ンプ形成面３の外縁部に設けられたスペーサ部品１２を
プリント基板８に半田や接着剤により接合固定すること
によって、セラミックス製ＢＧＡパッケージ１を用いた
電子部品ユニット１０を構成することができる。そし
て、同様に熱サイクルの付加、上下方向から加わる圧力
や引剥がし力に対して優れた接続部信頼性を得ることが
可能となる。
セラミックス製ＢＧＡパッケージ１も、上述した実施例
と同様に、半田バンプ４による電気的接続と同時に、バ
ンプ形成面３の外縁部に設けられたスペーサ部品１２を
プリント基板８に半田や接着剤により接合固定すること
によって、セラミックス製ＢＧＡパッケージ１を用いた
電子部品ユニット１０を構成することができる。そし
て、同様に熱サイクルの付加、上下方向から加わる圧力
や引剥がし力に対して優れた接続部信頼性を得ることが
可能となる。
【００３７】
【発明の効果】以上説明したように、本発明の電子部品
用パッケージによれば、熱応力さらには上下方向からの
圧力や引き剥がし力等が加わっても、接続用突起（バン
プ）による接続部信頼性を維持することができる。従っ
て、接続用突起による接続部信頼性を大幅に向上させた
電子部品用パッケージを提供することが可能となる。
用パッケージによれば、熱応力さらには上下方向からの
圧力や引き剥がし力等が加わっても、接続用突起（バン
プ）による接続部信頼性を維持することができる。従っ
て、接続用突起による接続部信頼性を大幅に向上させた
電子部品用パッケージを提供することが可能となる。
【図１】 本発明の補強用ピンを用いたセラミックス製
ＢＧＡパッケージの一実施例の要部構成を模式的に示す
図であって、（ａ）はその下面図、（ｂ）はその縦断面
図である。
ＢＧＡパッケージの一実施例の要部構成を模式的に示す
図であって、（ａ）はその下面図、（ｂ）はその縦断面
図である。
【図２】 図１に示すセラミックス製ＢＧＡパッケージ
を用いて構成した電子部品ユニットの要部構成を模式的
に示す断面図である。
を用いて構成した電子部品ユニットの要部構成を模式的
に示す断面図である。
【図３】 図１に示すセラミックス製ＢＧＡパッケージ
の変形例を示す下面図である。
の変形例を示す下面図である。
【図４】 本発明のスペーサを用いたセラミックス製Ｂ
ＧＡパッケージの一実施例の要部構成を模式的に示す図
であって、（ａ）はその下面図、（ｂ）はその縦断面図
である。
ＧＡパッケージの一実施例の要部構成を模式的に示す図
であって、（ａ）はその下面図、（ｂ）はその縦断面図
である。
【図５】 図４に示すセラミックス製ＢＧＡパッケージ
の変形例を示す下面図である。
の変形例を示す下面図である。
【図６】 図４に示すセラミックス製ＢＧＡパッケージ
を用いて構成した電子部品ユニットの要部構成を模式的
に示す断面図である。
を用いて構成した電子部品ユニットの要部構成を模式的
に示す断面図である。
【図７】 本発明のスペーサを用いたセラミックス製Ｂ
ＧＡパッケージの他の実施例の要部構成を模式的に示す
図であって、（ａ）はその下面図、（ｂ）はその縦断面
図である。
ＧＡパッケージの他の実施例の要部構成を模式的に示す
図であって、（ａ）はその下面図、（ｂ）はその縦断面
図である。
【図８】 本発明に用いるスペーサ部品の変形例を示す
斜視図である。
斜視図である。
１……セラミックス製ＢＧＡパッケージ ２……セラミックス多層配線基板 ３……バンプ形成面 ４……半田バンプ ５……補強用ピン ８……プリント基板 １０…電子部品ユニット １１…スペーサ １２…スペーサ部品
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢野 圭一 神奈川県横浜市鶴見区末広町２の４ 株式 会社東芝京浜事業所内
Claims (2)
- 【請求項１】 入出力端子として接続用突起群を有する
電子部品用パッケージにおいて、 前記接続用突起の形成面の少なくとも各角部領域に、補
強用ピンが設けられていることを特徴とする電子部品用
パッケージ。 - 【請求項２】 入出力端子として接続用突起群を有する
電子部品用パッケージにおいて、 前記接続用突起の形成面の外縁部に、該接続用突起形成
面に対して凸状のスペーサが設けられていることを特徴
とする電子部品用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23557994A JPH0897319A (ja) | 1994-09-29 | 1994-09-29 | 電子部品用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23557994A JPH0897319A (ja) | 1994-09-29 | 1994-09-29 | 電子部品用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897319A true JPH0897319A (ja) | 1996-04-12 |
Family
ID=16988089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23557994A Withdrawn JPH0897319A (ja) | 1994-09-29 | 1994-09-29 | 電子部品用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897319A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007052422A1 (ja) * | 2005-11-01 | 2009-04-30 | 株式会社村田製作所 | 回路装置の製造方法および回路装置 |
| JP2011035476A (ja) * | 2009-07-29 | 2011-02-17 | Kyocera Corp | 撮像モジュール及び撮像装置、並びに撮像モジュールの製造方法 |
| JP2014107490A (ja) * | 2012-11-29 | 2014-06-09 | Kyocera Corp | 電子素子収納用パッケージおよび電子装置 |
| EP3261416A1 (en) * | 2016-06-22 | 2017-12-27 | Jtekt Corporation | Semiconductor device |
-
1994
- 1994-09-29 JP JP23557994A patent/JPH0897319A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007052422A1 (ja) * | 2005-11-01 | 2009-04-30 | 株式会社村田製作所 | 回路装置の製造方法および回路装置 |
| JP2011035476A (ja) * | 2009-07-29 | 2011-02-17 | Kyocera Corp | 撮像モジュール及び撮像装置、並びに撮像モジュールの製造方法 |
| JP2014107490A (ja) * | 2012-11-29 | 2014-06-09 | Kyocera Corp | 電子素子収納用パッケージおよび電子装置 |
| EP3261416A1 (en) * | 2016-06-22 | 2017-12-27 | Jtekt Corporation | Semiconductor device |
| CN107527872A (zh) * | 2016-06-22 | 2017-12-29 | 株式会社捷太格特 | 半导体装置 |
| US10211135B2 (en) | 2016-06-22 | 2019-02-19 | Jtekt Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157588A (en) | Semiconductor package and manufacture thereof | |
| US5644163A (en) | Semiconductor device | |
| US7723839B2 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
| JP2548602B2 (ja) | 半導体実装モジュール | |
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| EP0674346A2 (en) | Connecting terminals for semiconductor package | |
| JPH07153903A (ja) | 半導体装置パッケージ | |
| US5199164A (en) | Method of manufacturing semiconductor package | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JPH0897319A (ja) | 電子部品用パッケージ | |
| JPH0855875A (ja) | 半導体装置 | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US6528347B2 (en) | Manufacturing method for making a microwave semiconductor device with improved heat discharge and electric properties | |
| JPH10256428A (ja) | 半導体パッケージ | |
| KR100215687B1 (ko) | 반도체용 패키지 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP2501278B2 (ja) | 半導体パッケ―ジ | |
| JP2721223B2 (ja) | 電子部品装置及びその製造方法 | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JPH01151252A (ja) | セラミックパッケージとその製造方法 | |
| JPH0897331A (ja) | 半導体パッケージ | |
| JP2831864B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH0897324A (ja) | 電子部品 | |
| JPH1154665A (ja) | 複合パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |