JPH10256414A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH10256414A JPH10256414A JP9061475A JP6147597A JPH10256414A JP H10256414 A JPH10256414 A JP H10256414A JP 9061475 A JP9061475 A JP 9061475A JP 6147597 A JP6147597 A JP 6147597A JP H10256414 A JPH10256414 A JP H10256414A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- conductor layer
- layer
- package
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 搭載される半導体素子の高速化及び発熱量の
増大化の傾向に対処すべく、放熱性のより一層優れたセ
ラミックスパッケージを実現する。 【解決手段】 半導体素子６を搭載したセラミックス基
板２上に、半導体素子６の電極パッドと接続される導体
層９を形成した樹脂フィルム１０を結合すると共に、こ
の樹脂フィルム１０上に絶縁層としての樹脂フィルム１
４を接着し、この樹脂フィルム１４上の、導体層９とセ
ラミックス基板２の内部配線層３との接続位置に対応す
る各部位にランド１４ａを設け、このランド１４ａ上に
放熱用金属突起１５を半田によって接合する。
増大化の傾向に対処すべく、放熱性のより一層優れたセ
ラミックスパッケージを実現する。 【解決手段】 半導体素子６を搭載したセラミックス基
板２上に、半導体素子６の電極パッドと接続される導体
層９を形成した樹脂フィルム１０を結合すると共に、こ
の樹脂フィルム１０上に絶縁層としての樹脂フィルム１
４を接着し、この樹脂フィルム１４上の、導体層９とセ
ラミックス基板２の内部配線層３との接続位置に対応す
る各部位にランド１４ａを設け、このランド１４ａ上に
放熱用金属突起１５を半田によって接合する。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミックス基板
を用いた半導体パッケージに関する。
を用いた半導体パッケージに関する。
【０００２】
【従来の技術】ＬＳＩ、ＵＬＳＩ、ＶＬＳＩ等の半導体
素子が搭載されるセラミックスや樹脂等の絶縁性材料か
らなる各種のパッケージは、半導体素子の高集積化、高
速化、大消費電力化、大型チップ化等により、高密度
化、高速対応化、高放熱性化の傾向にある。また、半導
体素子の用途も、ワークステーション、パーソナルコン
ピュータ、ミニコンピュータ、大型コンピュータ等の産
業用から、携帯用機器、プリンタ、コピー、カメラ、テ
レビ、ビデオ等の電子機器まで多くの範囲に広がり、半
導体素子の性能自体も向上している。
素子が搭載されるセラミックスや樹脂等の絶縁性材料か
らなる各種のパッケージは、半導体素子の高集積化、高
速化、大消費電力化、大型チップ化等により、高密度
化、高速対応化、高放熱性化の傾向にある。また、半導
体素子の用途も、ワークステーション、パーソナルコン
ピュータ、ミニコンピュータ、大型コンピュータ等の産
業用から、携帯用機器、プリンタ、コピー、カメラ、テ
レビ、ビデオ等の電子機器まで多くの範囲に広がり、半
導体素子の性能自体も向上している。
【０００３】上述したような高性能、高集積な半導体素
子を搭載するパッケージには、具体的には半導体素子と
多端子・狭ピッチで接続ができること、配線密度が高い
こと、放熱性がよいこと、高速信号を扱うことができる
こと、パッケージの入出力端子自体を多端子・狭ピッチ
化できること等が求められている。さらに、これらの条
件を満足する高性能なパッケージを高信頼性の下で簡易
な工程で安価に作製する技術が求められている。
子を搭載するパッケージには、具体的には半導体素子と
多端子・狭ピッチで接続ができること、配線密度が高い
こと、放熱性がよいこと、高速信号を扱うことができる
こと、パッケージの入出力端子自体を多端子・狭ピッチ
化できること等が求められている。さらに、これらの条
件を満足する高性能なパッケージを高信頼性の下で簡易
な工程で安価に作製する技術が求められている。
【０００４】パッケージと半導体素子との多端子・狭ピ
ッチによる接続方法としては、ワイヤボンディング法、
ＴＡＢ法、フリップチップ法等がある。また、このよう
な接続技術を有効に機能させる上で、パッケージ側も狭
ピッチ・多端子のインナーリード部分が必要であると共
に、プリント基板等の実装ボードとパッケージとの接続
を多端子・狭ピッチ化した上で、接続部の信頼性を高め
ることが必要になっている。また、前述したようにＬＳ
Ｉの高速化により、パッケージの電気特性も十分に考慮
する必要が生じている。
ッチによる接続方法としては、ワイヤボンディング法、
ＴＡＢ法、フリップチップ法等がある。また、このよう
な接続技術を有効に機能させる上で、パッケージ側も狭
ピッチ・多端子のインナーリード部分が必要であると共
に、プリント基板等の実装ボードとパッケージとの接続
を多端子・狭ピッチ化した上で、接続部の信頼性を高め
ることが必要になっている。また、前述したようにＬＳ
Ｉの高速化により、パッケージの電気特性も十分に考慮
する必要が生じている。
【０００５】このようにパッケージの多端子・狭ピッチ
化や電気特性の向上が求められていることから、パッケ
ージ構造は従来のピン挿入型やＱＦＰ(Quad Flat Packa
ge）等の表面実装型からＢＧＡ(Ball Grid Array) 構造
に移行しつつある。パッケージの入出力端子として半田
ボール等の突起接続体（バンプ）を用いたＢＧＡパッケ
ージは、接続距離の短縮が図れ、接続部のインダクタン
スによる高速信号の反射や遅延等が抑制できる等の利点
を有する。また、ＢＧＡは半田ボールによる接続距離の
短縮に加えて、ボール端子により狭ピッチ・多端子化が
容易であり、さらにこの狭ピッチ・多端子化はパッケー
ジサイズそのものを縮小化し、実装ボードへの実装密度
の向上、配線の寄生容量、インダクタンス、抵抗等の低
減による電気特性の向上、パッケージの小型化による高
周波特性の改善等が期待できる。ところで、ＬＳＩの消
費電力は高速化等に伴って増大し、発熱量も年々増加す
る傾向にあり、しかもコンピュータ等においては本体の
小形化がすすむ一方で、ボード数の増加傾向によってボ
ード間の隙間は狭くなってきている。このことから、パ
ッケージの薄型化、高放熱性化の要請は益々強くなって
きている。そこで、パッケージ本体としてセラミックス
基材を用いることが有効とされている。セラミックス例
えば窒化アルミニウムの熱伝導率は 170Ｗ／ｍ・ｋと非
常に高く、樹脂（例えばポリイミドの熱伝導率は0.12〜
0.2Ｗ／ｍ・ｋ）の1000倍以上もあることから、パッケ
ージ本体としてセラミックス基材を用いることで放熱性
により優れた半導体パッケージを実現できる。
化や電気特性の向上が求められていることから、パッケ
ージ構造は従来のピン挿入型やＱＦＰ(Quad Flat Packa
ge）等の表面実装型からＢＧＡ(Ball Grid Array) 構造
に移行しつつある。パッケージの入出力端子として半田
ボール等の突起接続体（バンプ）を用いたＢＧＡパッケ
ージは、接続距離の短縮が図れ、接続部のインダクタン
スによる高速信号の反射や遅延等が抑制できる等の利点
を有する。また、ＢＧＡは半田ボールによる接続距離の
短縮に加えて、ボール端子により狭ピッチ・多端子化が
容易であり、さらにこの狭ピッチ・多端子化はパッケー
ジサイズそのものを縮小化し、実装ボードへの実装密度
の向上、配線の寄生容量、インダクタンス、抵抗等の低
減による電気特性の向上、パッケージの小型化による高
周波特性の改善等が期待できる。ところで、ＬＳＩの消
費電力は高速化等に伴って増大し、発熱量も年々増加す
る傾向にあり、しかもコンピュータ等においては本体の
小形化がすすむ一方で、ボード数の増加傾向によってボ
ード間の隙間は狭くなってきている。このことから、パ
ッケージの薄型化、高放熱性化の要請は益々強くなって
きている。そこで、パッケージ本体としてセラミックス
基材を用いることが有効とされている。セラミックス例
えば窒化アルミニウムの熱伝導率は 170Ｗ／ｍ・ｋと非
常に高く、樹脂（例えばポリイミドの熱伝導率は0.12〜
0.2Ｗ／ｍ・ｋ）の1000倍以上もあることから、パッケ
ージ本体としてセラミックス基材を用いることで放熱性
により優れた半導体パッケージを実現できる。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うに放熱性に優れるセラミックスパッケージを使用した
場合においても、半導体素子の更なる高速化、発熱量の
増大化に向けて十分な対応をとることが困難である。そ
の理由の一つとして、上述したボード間の隙間の制約に
よって、セラミックスパッケージの厚み方向に放熱フィ
ン、ヒートパイプのような放熱構造を設けられないこ
と、冷却ファンの空冷効率が落ちていること、等が挙げ
られる。近年、消費電力が10Ｗ以上と発熱量の大きい半
導体素子が使用されるようになってきており、このよう
に半導体素子の発熱量が増加傾向にあるなか、半導体パ
ッケージのより一層の高放熱性化を実現することが重要
課題とされている。
うに放熱性に優れるセラミックスパッケージを使用した
場合においても、半導体素子の更なる高速化、発熱量の
増大化に向けて十分な対応をとることが困難である。そ
の理由の一つとして、上述したボード間の隙間の制約に
よって、セラミックスパッケージの厚み方向に放熱フィ
ン、ヒートパイプのような放熱構造を設けられないこ
と、冷却ファンの空冷効率が落ちていること、等が挙げ
られる。近年、消費電力が10Ｗ以上と発熱量の大きい半
導体素子が使用されるようになってきており、このよう
に半導体素子の発熱量が増加傾向にあるなか、半導体パ
ッケージのより一層の高放熱性化を実現することが重要
課題とされている。
【０００７】本発明はこのような事情を鑑みてなされた
ものであり、その目的とするところは、搭載される半導
体素子の高速化及び発熱量の増大化の傾向に対処すべ
く、放熱性のより一層優れた半導体パッケージを実現す
ることにある。
ものであり、その目的とするところは、搭載される半導
体素子の高速化及び発熱量の増大化の傾向に対処すべ
く、放熱性のより一層優れた半導体パッケージを実現す
ることにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体パッケージは、請求項１に記載され
たように、内部配線層が設けられたセラミックス基板
と、セラミックス基板上に接合され、内部配線層と接続
された導体層が設けられた樹脂基材と、樹脂基材の導体
層と電気的に接続された半導体素子と、樹脂基材上に絶
縁接合された金属突起とを有することを特徴とするもの
である。
に、本発明の半導体パッケージは、請求項１に記載され
たように、内部配線層が設けられたセラミックス基板
と、セラミックス基板上に接合され、内部配線層と接続
された導体層が設けられた樹脂基材と、樹脂基材の導体
層と電気的に接続された半導体素子と、樹脂基材上に絶
縁接合された金属突起とを有することを特徴とするもの
である。
【０００９】また、本発明の半導体パッケージは、請求
項２に記載されたように、内部配線層が設けられたセラ
ミックス基板と、セラミックス基板上に接合され、内部
配線層と接続された導体層が設けられた樹脂基材と、樹
脂基材の導体層と電気的に接続された半導体素子と、樹
脂基材上に絶縁層を介して接合された金属突起とを有す
ることを特徴とするものである。
項２に記載されたように、内部配線層が設けられたセラ
ミックス基板と、セラミックス基板上に接合され、内部
配線層と接続された導体層が設けられた樹脂基材と、樹
脂基材の導体層と電気的に接続された半導体素子と、樹
脂基材上に絶縁層を介して接合された金属突起とを有す
ることを特徴とするものである。
【００１０】概して、限られたスペースで効率的に熱を
逃がすためには、パッケージ本体がどの程度大気或いは
マザーボード等の他の部品と接触しているかによって決
まる。そこで、本発明は、半導体パッケージのボード接
触面の反対の面に金属突起を接合配置する。この金属突
起はパッケージに、樹脂基材の導体層に対して絶縁して
接合されることで、或いは樹脂基材上に絶縁層を介して
接合されることで放熱部品としてのみ機能する。このよ
うな金属突起の追加によって、パッケージ全体としての
放熱面が拡大し、より一層放熱性に優れた半導体パッケ
ージが得られる。 また、本発明の半導体パッケージ
は、請求項３に記載されたように、内部配線層が設けら
れたセラミックス基板と、セラミックス基板上に接合さ
れ、内部配線層と接続された導体層が設けられた樹脂基
材と、樹脂基材の導体層と電気的に接続された半導体素
子と、樹脂基材上に導体層に対して絶縁して接合され、
樹脂基材の導体層とセラミックス基板の内部配線層との
接続位置に対応するように配置された金属突起とを有す
ることを特徴とするものである。
逃がすためには、パッケージ本体がどの程度大気或いは
マザーボード等の他の部品と接触しているかによって決
まる。そこで、本発明は、半導体パッケージのボード接
触面の反対の面に金属突起を接合配置する。この金属突
起はパッケージに、樹脂基材の導体層に対して絶縁して
接合されることで、或いは樹脂基材上に絶縁層を介して
接合されることで放熱部品としてのみ機能する。このよ
うな金属突起の追加によって、パッケージ全体としての
放熱面が拡大し、より一層放熱性に優れた半導体パッケ
ージが得られる。 また、本発明の半導体パッケージ
は、請求項３に記載されたように、内部配線層が設けら
れたセラミックス基板と、セラミックス基板上に接合さ
れ、内部配線層と接続された導体層が設けられた樹脂基
材と、樹脂基材の導体層と電気的に接続された半導体素
子と、樹脂基材上に導体層に対して絶縁して接合され、
樹脂基材の導体層とセラミックス基板の内部配線層との
接続位置に対応するように配置された金属突起とを有す
ることを特徴とするものである。
【００１１】本発明の半導体パッケージでは、金属突起
を、樹脂基材の導体層とセラミックス基板の内部配線層
との接続位置に対応するように配置したことで、セラミ
ックス基板から金属突起への伝熱効率を高めることがで
き、金属突起による放熱効果を最大限に高めることがで
きる。
を、樹脂基材の導体層とセラミックス基板の内部配線層
との接続位置に対応するように配置したことで、セラミ
ックス基板から金属突起への伝熱効率を高めることがで
き、金属突起による放熱効果を最大限に高めることがで
きる。
【００１２】また、本発明を特にＰＧＡ構造のセラミッ
クスパッケージに適用した場合、請求項４に記載したよ
うに、金属突起の接合に半田を用いることによって、セ
ラミックス基板のボード側の面への半田ボールや導体ボ
ールの接合のための半田リフロー工程で、絶縁層への金
属突起の接合も同時に行うことが可能となり、製造工程
を簡略化することができる。
クスパッケージに適用した場合、請求項４に記載したよ
うに、金属突起の接合に半田を用いることによって、セ
ラミックス基板のボード側の面への半田ボールや導体ボ
ールの接合のための半田リフロー工程で、絶縁層への金
属突起の接合も同時に行うことが可能となり、製造工程
を簡略化することができる。
【００１３】
【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
態について説明する。
【００１４】図１は本発明の半導体パッケージの一実施
形態の概略構造を示す断面図であり、図２はその要部拡
大断面図である。これらの図に示す半導体パッケージ１
は、パッケージ本体としてセラミックス基板２を用いて
いる。このセラミックス基板２としては窒化アルミニウ
ム（ＡｌＮ）焼結体、窒化ケイ素（Ｓｉ3 Ｎ4 ）焼結
体、アルミナ（Ａｌ2 Ｏ3 ）焼結体、低温焼結ガラスセ
ラミックス等、各種のセラミックス材料を例示すること
ができる。これらのうち、特に窒化アルミニウム（Ａｌ
Ｎ）焼結体と窒化ケイ素（Ｓｉ3 Ｎ4 ）焼結体は熱伝導
率が大きいことから、半導体パッケージ１の高放熱性化
を図る上で好ましい材料である。
形態の概略構造を示す断面図であり、図２はその要部拡
大断面図である。これらの図に示す半導体パッケージ１
は、パッケージ本体としてセラミックス基板２を用いて
いる。このセラミックス基板２としては窒化アルミニウ
ム（ＡｌＮ）焼結体、窒化ケイ素（Ｓｉ3 Ｎ4 ）焼結
体、アルミナ（Ａｌ2 Ｏ3 ）焼結体、低温焼結ガラスセ
ラミックス等、各種のセラミックス材料を例示すること
ができる。これらのうち、特に窒化アルミニウム（Ａｌ
Ｎ）焼結体と窒化ケイ素（Ｓｉ3 Ｎ4 ）焼結体は熱伝導
率が大きいことから、半導体パッケージ１の高放熱性化
を図る上で好ましい材料である。
【００１５】パッケージ本体を構成するセラミックス基
板２は平板形状を有しており、その内部にはバイアホー
ル型の内部配線層３が設けられている。このバイアホー
ル型内部配線層３の両端にはそれぞれランド４、５が設
けられている。ここで、内部配線層３としてはバイアホ
ールのみに限らず、印刷配線層等を併用することも可能
であるが、本発明の半導体パッケージにおいては後述す
る樹脂基材に設けた導体層で信号配線を取り回すことが
できるため、セラミックス基板２の内部配線層はバイア
ホール型内部配線層３のみとすることが好ましい。
板２は平板形状を有しており、その内部にはバイアホー
ル型の内部配線層３が設けられている。このバイアホー
ル型内部配線層３の両端にはそれぞれランド４、５が設
けられている。ここで、内部配線層３としてはバイアホ
ールのみに限らず、印刷配線層等を併用することも可能
であるが、本発明の半導体パッケージにおいては後述す
る樹脂基材に設けた導体層で信号配線を取り回すことが
できるため、セラミックス基板２の内部配線層はバイア
ホール型内部配線層３のみとすることが好ましい。
【００１６】このようなセラミックス基板２は、セラミ
ックスグリーンシートにバイアホール型内部配線層３と
なるスルーホールを形成し、このスルーホール内にタン
グステンペースト等の導体ペーストを充填すると共に、
ランド４、５となる印刷層を形成した後、セラミックス
材料に応じた雰囲気中で焼成することによって得られ
る。セラミックスグリーンシートは複数枚使用してもよ
い。なお電源層や接地層等の配線層については、セラミ
ックス基板２内に形成してもよく、この場合にはセラミ
ックス基板２に多層構造のセラミックス基板を使用す
る。
ックスグリーンシートにバイアホール型内部配線層３と
なるスルーホールを形成し、このスルーホール内にタン
グステンペースト等の導体ペーストを充填すると共に、
ランド４、５となる印刷層を形成した後、セラミックス
材料に応じた雰囲気中で焼成することによって得られ
る。セラミックスグリーンシートは複数枚使用してもよ
い。なお電源層や接地層等の配線層については、セラミ
ックス基板２内に形成してもよく、この場合にはセラミ
ックス基板２に多層構造のセラミックス基板を使用す
る。
【００１７】セラミックス基板２の上面側には、半導体
素子６がろう材、半田、ガラス系接着剤等の接合材層７
を介して接合搭載されている。半導体素子６はポッティ
ング樹脂８で封止される。
素子６がろう材、半田、ガラス系接着剤等の接合材層７
を介して接合搭載されている。半導体素子６はポッティ
ング樹脂８で封止される。
【００１８】また、セラミックス基板２の上面には、導
体層９を有する樹脂フィルム１０が接着剤層１１を介し
て接合されている。接着剤層１１には、熱硬化性樹脂シ
ート、熱硬化性樹脂ペースト、エポキシ樹脂ペースト、
ポリイミド樹脂ペースト等を使用することができる。樹
脂フィルム１０に設けられた導体層９は、ボンディング
ワイヤ１２を介して半導体素子６の電極パッドと電気的
に接続され、さらにセラミックス基板２の上面側ランド
４とも接続されている。
体層９を有する樹脂フィルム１０が接着剤層１１を介し
て接合されている。接着剤層１１には、熱硬化性樹脂シ
ート、熱硬化性樹脂ペースト、エポキシ樹脂ペースト、
ポリイミド樹脂ペースト等を使用することができる。樹
脂フィルム１０に設けられた導体層９は、ボンディング
ワイヤ１２を介して半導体素子６の電極パッドと電気的
に接続され、さらにセラミックス基板２の上面側ランド
４とも接続されている。
【００１９】樹脂フィルム１０の導体層９は、詳細に
は、図２に示すように、樹脂フィルム１０の上面側に形
成された上側導体層９ａと、樹脂フィルム１０の下面側
に形成された下側導体層９ｂと、これらの間を電気的に
接続する内部導体層９ｃとからなる。上側導体層９ａお
よび下側導体層９ｂは、例えば銅箔のような厚さ50μｍ
以下程度の金属箔からなるものであり、所望の配線形状
に応じてパターニングされている。この際、信号配線の
取り回しは上側導体層９ａと下側導体層９ｂの双方で行
ってもよいし、また下側導体層９ｂはランドの形成のみ
としてもよい。
は、図２に示すように、樹脂フィルム１０の上面側に形
成された上側導体層９ａと、樹脂フィルム１０の下面側
に形成された下側導体層９ｂと、これらの間を電気的に
接続する内部導体層９ｃとからなる。上側導体層９ａお
よび下側導体層９ｂは、例えば銅箔のような厚さ50μｍ
以下程度の金属箔からなるものであり、所望の配線形状
に応じてパターニングされている。この際、信号配線の
取り回しは上側導体層９ａと下側導体層９ｂの双方で行
ってもよいし、また下側導体層９ｂはランドの形成のみ
としてもよい。
【００２０】下側導体層９ｂ上（ランド上）には、セラ
ミックス基板２の上面側ランド４の位置に対応させて、
例えばＡｇエポキシ系ペースト、Ａｕエポキシ系ペース
ト、Ａｇポリイミド系ペースト等により、高さ80μｍ程
度の接続用突起１３が形成されている。接続用突起１３
は、Ａｕボール、Ｐｂ−Ｓｎ系共晶半田ボール、Ｉｎ系
半田ボール等を接合して形成することもできる。なお、
セラミックス基板２の上面側ランド４上に、同様な接続
用突起を形成しておいてもよい。そして、樹脂フィルム
１０の導体層９とセラミックス基板２の上面側ランド４
とは、樹脂フィルム１０側の接続用突起１３を上面側ラ
ンド４に突き当て、これを熱圧着する等によって電気的
に接続されている。樹脂フィルム１０とセラミックス基
板２との機械的な接合は、基本的には接着剤層１１が担
っている。
ミックス基板２の上面側ランド４の位置に対応させて、
例えばＡｇエポキシ系ペースト、Ａｕエポキシ系ペース
ト、Ａｇポリイミド系ペースト等により、高さ80μｍ程
度の接続用突起１３が形成されている。接続用突起１３
は、Ａｕボール、Ｐｂ−Ｓｎ系共晶半田ボール、Ｉｎ系
半田ボール等を接合して形成することもできる。なお、
セラミックス基板２の上面側ランド４上に、同様な接続
用突起を形成しておいてもよい。そして、樹脂フィルム
１０の導体層９とセラミックス基板２の上面側ランド４
とは、樹脂フィルム１０側の接続用突起１３を上面側ラ
ンド４に突き当て、これを熱圧着する等によって電気的
に接続されている。樹脂フィルム１０とセラミックス基
板２との機械的な接合は、基本的には接着剤層１１が担
っている。
【００２１】上述した導体層９および接続用突起１３を
有する樹脂フィルム１０は、例えば以下のようにして作
製することができる。まず厚さ50μｍ程度の銅箔を上側
導体層９ａの形成材料として用意し、その表面にセラミ
ックス基板２の上面側ランド４の位置に対応させて、銀
等により内部導体層９ｃとなる例えば高さ80μｍ程度の
突起を形成する。この突起を形成した銅箔と、例えば液
晶ポリマーからなる厚さ50μｍ程度の樹脂フィルム１０
と、さらに下側導体層９ｂとなる同様な厚さの銅箔とを
重ね合わせ、突起の先端が樹脂フィルム１０を突き破っ
て、下側導体層９ｂとなる銅箔と電気的に接続するよう
に熱圧着する。熱圧着は銅箔と液晶ポリマーフィルム等
との密着強度が保たれるような条件下で実施する。そし
て、両面の銅箔をそれぞれ所望の配線形状となるように
エッチングし、上側導体層９ａには所望の配線パターン
を、また下側導体層９ｂには少なくともランドを形成す
る。この後、下側導体層９ｂによるランド上或いはセラ
ミックス基板２上に形成したランド上に、上述したよう
な接続用突起１３を形成することによって、上述した上
側導体層９ａ、下側導体層９ｂおよび内部導体層９ｃを
有する導体層９と接続用突起１３とが設けられた樹脂フ
ィルム１０が得られる。
有する樹脂フィルム１０は、例えば以下のようにして作
製することができる。まず厚さ50μｍ程度の銅箔を上側
導体層９ａの形成材料として用意し、その表面にセラミ
ックス基板２の上面側ランド４の位置に対応させて、銀
等により内部導体層９ｃとなる例えば高さ80μｍ程度の
突起を形成する。この突起を形成した銅箔と、例えば液
晶ポリマーからなる厚さ50μｍ程度の樹脂フィルム１０
と、さらに下側導体層９ｂとなる同様な厚さの銅箔とを
重ね合わせ、突起の先端が樹脂フィルム１０を突き破っ
て、下側導体層９ｂとなる銅箔と電気的に接続するよう
に熱圧着する。熱圧着は銅箔と液晶ポリマーフィルム等
との密着強度が保たれるような条件下で実施する。そし
て、両面の銅箔をそれぞれ所望の配線形状となるように
エッチングし、上側導体層９ａには所望の配線パターン
を、また下側導体層９ｂには少なくともランドを形成す
る。この後、下側導体層９ｂによるランド上或いはセラ
ミックス基板２上に形成したランド上に、上述したよう
な接続用突起１３を形成することによって、上述した上
側導体層９ａ、下側導体層９ｂおよび内部導体層９ｃを
有する導体層９と接続用突起１３とが設けられた樹脂フ
ィルム１０が得られる。
【００２２】樹脂フィルム１０の上面には絶縁層として
の樹脂フィルム１４が熱圧着等により接合されており、
この樹脂フィルム１４の上面側の、樹脂フィルム１０の
導体層９とセラミックス基板２の内部配線層３との接続
位置に対応する各部位にはランド１４ａが形成されてい
る。このランド１４ａは、例えば、樹脂フィルム１０に
形成された上側導体層９ａおよび下側導体層９ｂと同
様、銅箔のような厚さ50μｍ以下程度の金属箔からな
る。これらのランド１４ａには放熱用金属突起１５が例
えば半田によって各々接合されている。ここで、放熱用
金属突起１５は、例えばＰｂ−Ｓｎ系半田ボールやＩｎ
系半田ボールのようなＢＧＡ用の半田ボール或いは導体
ボールにより形成することができるし、その他のいかな
る金属ボールであって利用可能である。また、金属コー
ティング樹脂ボール等、表面が金属で覆われたものを使
用してもよく、柱状等、ボール形状以外のいかなる形状
のものを使用しても構わない。
の樹脂フィルム１４が熱圧着等により接合されており、
この樹脂フィルム１４の上面側の、樹脂フィルム１０の
導体層９とセラミックス基板２の内部配線層３との接続
位置に対応する各部位にはランド１４ａが形成されてい
る。このランド１４ａは、例えば、樹脂フィルム１０に
形成された上側導体層９ａおよび下側導体層９ｂと同
様、銅箔のような厚さ50μｍ以下程度の金属箔からな
る。これらのランド１４ａには放熱用金属突起１５が例
えば半田によって各々接合されている。ここで、放熱用
金属突起１５は、例えばＰｂ−Ｓｎ系半田ボールやＩｎ
系半田ボールのようなＢＧＡ用の半田ボール或いは導体
ボールにより形成することができるし、その他のいかな
る金属ボールであって利用可能である。また、金属コー
ティング樹脂ボール等、表面が金属で覆われたものを使
用してもよく、柱状等、ボール形状以外のいかなる形状
のものを使用しても構わない。
【００２３】一方、セラミックス基板２の下面側ランド
５には、例えば半田によって、例えばＰｂ−Ｓｎ系半田
ボールやＩｎ系半田ボールのような導体ボール１６（例
えば0.9ｍｍ径）が接続固定され、この導体ボール１６
により半導体パッケージのボール端子が構成されてい
る。なお、このボール端子用の導体ボール１６として
も、半田ボール以外に、金属ボールや金属コーティング
樹脂ボール等、少なくとも表面部が導電性を有する各種
の導体ボールも使用することができる。
５には、例えば半田によって、例えばＰｂ−Ｓｎ系半田
ボールやＩｎ系半田ボールのような導体ボール１６（例
えば0.9ｍｍ径）が接続固定され、この導体ボール１６
により半導体パッケージのボール端子が構成されてい
る。なお、このボール端子用の導体ボール１６として
も、半田ボール以外に、金属ボールや金属コーティング
樹脂ボール等、少なくとも表面部が導電性を有する各種
の導体ボールも使用することができる。
【００２４】これらセラミックス基板２の下面側に接合
されたボール端子１６のうち、一部のボール端子１６ａ
は、バイアホール型内部配線層３と電気的に接続された
下面側ランド５と電気的に接続され、外部接続端子とし
て機能するが、その他のボール端子１６ｂはバイアホー
ル型内部配線層３の位置に関係なく形成されている。こ
の電気的な接続関係を有しないボール端子１６ｂは、こ
の半導体パッケージ１の上面に設けた放熱用金属突起１
５と同様、放熱用に供される。
されたボール端子１６のうち、一部のボール端子１６ａ
は、バイアホール型内部配線層３と電気的に接続された
下面側ランド５と電気的に接続され、外部接続端子とし
て機能するが、その他のボール端子１６ｂはバイアホー
ル型内部配線層３の位置に関係なく形成されている。こ
の電気的な接続関係を有しないボール端子１６ｂは、こ
の半導体パッケージ１の上面に設けた放熱用金属突起１
５と同様、放熱用に供される。
【００２５】ボール端子１６ａ、１６ｂは、例えば下面
側ランド５の表面にＮｉ／Ａｕメッキ等を施した後、各
スルーホール内にＳｎ−Ｐｂ共晶半田ペースト等を印
刷、充填し、この半田ペースト上にＳｎ−Ｐｂ共晶半田
ボール（例えば95％Ｐｂ共晶半田ボール）等からなる導
体ボール１６を載せ、半田ペーストを溶融させて接合す
ることにより形成することができる。その際、各ボール
端子１６ａ、１６ｂの高さが均一となるように、平板を
用いて各ボール端子１６ａ、１６ｂに均等に荷重（例え
ばボール１個当たり 1ｇ）を加えながら接合を行うよう
にしてもよい。
側ランド５の表面にＮｉ／Ａｕメッキ等を施した後、各
スルーホール内にＳｎ−Ｐｂ共晶半田ペースト等を印
刷、充填し、この半田ペースト上にＳｎ−Ｐｂ共晶半田
ボール（例えば95％Ｐｂ共晶半田ボール）等からなる導
体ボール１６を載せ、半田ペーストを溶融させて接合す
ることにより形成することができる。その際、各ボール
端子１６ａ、１６ｂの高さが均一となるように、平板を
用いて各ボール端子１６ａ、１６ｂに均等に荷重（例え
ばボール１個当たり 1ｇ）を加えながら接合を行うよう
にしてもよい。
【００２６】以上のように得られた半導体パッケージ１
は、例えばガラスエポキシ製のマザーボード上に例えば
共晶半田からなるペーストによって実装される。この
際、半導体パッケージ１の外部接続端子としてのボール
端子１６ａは、実装ボードの配線層と電気的に接続さ
れ、以て半導体実装部品が構成される。
は、例えばガラスエポキシ製のマザーボード上に例えば
共晶半田からなるペーストによって実装される。この
際、半導体パッケージ１の外部接続端子としてのボール
端子１６ａは、実装ボードの配線層と電気的に接続さ
れ、以て半導体実装部品が構成される。
【００２７】この実施形態の半導体パッケージ１におい
ては、樹脂フィルム１０に設けた導体層９で主に信号配
線を取り回している。このような導体層９には上述した
ように、銅箔等の厚さが10μｍ以下というような金属箔
を使用することができるため、これをエッチングしてパ
ターニングすることにより、例えば配線幅が30μｍ、配
線間距離が20μｍというような高密度配線を実現するこ
とができる。従って、入出力数の多い半導体素子６であ
っても信号配線を容易に取り回すことができるだけでな
く、パッケージサイズそのものを小形化することが可能
となる。また、半導体素子６とパッケージ側のインナー
リード部とを狭ピッチで接続することが可能となる。
ては、樹脂フィルム１０に設けた導体層９で主に信号配
線を取り回している。このような導体層９には上述した
ように、銅箔等の厚さが10μｍ以下というような金属箔
を使用することができるため、これをエッチングしてパ
ターニングすることにより、例えば配線幅が30μｍ、配
線間距離が20μｍというような高密度配線を実現するこ
とができる。従って、入出力数の多い半導体素子６であ
っても信号配線を容易に取り回すことができるだけでな
く、パッケージサイズそのものを小形化することが可能
となる。また、半導体素子６とパッケージ側のインナー
リード部とを狭ピッチで接続することが可能となる。
【００２８】また、本実施形態では、半導体素子６の動
作に伴って生じた熱をセラミックス基板２の裏面等より
効率良く放散させることができると共に、セラミックス
基板２の熱は主に内部配線層３及び樹脂フィルム１０の
導体層９を通じて半導体パッケージ１の上面に接合した
各放熱用金属突起１５に伝わり、これら放熱用金属突起
１５からも表面放散されるので、放熱性により優れた半
導体パッケージ１が実現される。特に、コンピュータ等
の半導体パッケージ搭載機器の小形化によりボード間の
隙間が狭まった環境においては、放熱用金属突起１５を
他のボードや筐体等に接触させる構造を採ることによっ
て放熱効果は更に向上する。
作に伴って生じた熱をセラミックス基板２の裏面等より
効率良く放散させることができると共に、セラミックス
基板２の熱は主に内部配線層３及び樹脂フィルム１０の
導体層９を通じて半導体パッケージ１の上面に接合した
各放熱用金属突起１５に伝わり、これら放熱用金属突起
１５からも表面放散されるので、放熱性により優れた半
導体パッケージ１が実現される。特に、コンピュータ等
の半導体パッケージ搭載機器の小形化によりボード間の
隙間が狭まった環境においては、放熱用金属突起１５を
他のボードや筐体等に接触させる構造を採ることによっ
て放熱効果は更に向上する。
【００２９】実際に、窒化アルミニウムからなるセラミ
ックス基板を用いたＢＧＡ構造の半導体パッケージをガ
ラスエポキシ基板からなる実装ボードに共晶半田ペース
トを用いて実装したところ、電気的にも問題がなく、放
熱特性についても消費電力 7Ｗの半導体素子を搭載した
条件で、 7℃／Ｗと良好な熱特性が得られることが確認
できた。また、実装信頼性についても、温度変化 100Ｋ
において1000サイクルをクリアするものであった。これ
に対し、放熱用金属突起１５を設けない半導体パッケー
ジの熱特性は10℃／Ｗと高い値を示し、放熱用金属突起
１５による放熱性の向上効果を明らかに認めることがで
きた。
ックス基板を用いたＢＧＡ構造の半導体パッケージをガ
ラスエポキシ基板からなる実装ボードに共晶半田ペース
トを用いて実装したところ、電気的にも問題がなく、放
熱特性についても消費電力 7Ｗの半導体素子を搭載した
条件で、 7℃／Ｗと良好な熱特性が得られることが確認
できた。また、実装信頼性についても、温度変化 100Ｋ
において1000サイクルをクリアするものであった。これ
に対し、放熱用金属突起１５を設けない半導体パッケー
ジの熱特性は10℃／Ｗと高い値を示し、放熱用金属突起
１５による放熱性の向上効果を明らかに認めることがで
きた。
【００３０】さらに、この実施形態では、絶縁層である
樹脂フィルム１４への放熱用金属突起１５の接合に半田
を用いたことによって、セラミックス基板２のボード側
の面への導体ボール１６の接合のための半田リフロー工
程で樹脂フィルム１４への放熱用金属突起１５の接合も
同時に達成されることになり、製造工程を簡略化するこ
とができた。
樹脂フィルム１４への放熱用金属突起１５の接合に半田
を用いたことによって、セラミックス基板２のボード側
の面への導体ボール１６の接合のための半田リフロー工
程で樹脂フィルム１４への放熱用金属突起１５の接合も
同時に達成されることになり、製造工程を簡略化するこ
とができた。
【００３１】次に、本発明の半導体パッケージの他の実
施形態について図３を参照して説明する。
施形態について図３を参照して説明する。
【００３２】図３に示す半導体パッケージ２１は、フリ
ップチップ構造の半導体素子２６を搭載対象としたパッ
ケージであり、前述した実施形態と同様な材料からなる
セラミックス基板２２の上面側には、半導体素子２６を
収容するキャビティ２２ａが形成されている。そして、
このキャビティ２２ａ内にはフリップチップ構造の半導
体素子２６が、その裏面がキャビティ２２ａの底面すな
わちセラミックス基板２２と直接接するように収容され
ている。
ップチップ構造の半導体素子２６を搭載対象としたパッ
ケージであり、前述した実施形態と同様な材料からなる
セラミックス基板２２の上面側には、半導体素子２６を
収容するキャビティ２２ａが形成されている。そして、
このキャビティ２２ａ内にはフリップチップ構造の半導
体素子２６が、その裏面がキャビティ２２ａの底面すな
わちセラミックス基板２２と直接接するように収容され
ている。
【００３３】半導体素子２６はキャビティ２２ａ内の底
面に、ろう材、半田、ガラス系接着剤等の接合材を用い
て接合してもよいが、単にセラミックス基板２２と接触
しているだけであっても、半導体素子２６からセラミッ
クス基板２２への放熱性を十分に確保することができ
る。この実施形態では、半導体素子２６はキャビティ２
２ａ内に収容されているだけである。
面に、ろう材、半田、ガラス系接着剤等の接合材を用い
て接合してもよいが、単にセラミックス基板２２と接触
しているだけであっても、半導体素子２６からセラミッ
クス基板２２への放熱性を十分に確保することができ
る。この実施形態では、半導体素子２６はキャビティ２
２ａ内に収容されているだけである。
【００３４】上述したセラミックス基板２２の上面側に
は、前述した実施形態と同様に樹脂フィルム３０が接着
剤層３１を介して接合固定されている。この樹脂フィル
ム３０の上下面には各々導体層２９ａ、２９ｂが設けら
れている。下面側の導体層２９ａは、これに形成された
接続用突起３３を通じて、セラミックス基板２２の上面
側ランド２４および半導体素子２６のバンプ端子２６ａ
と各々接続されている。一方、上面側の導体層２９ｂ
は、下面側の導体層２９ａとセラミックス基板２２の内
部配線層２３との接続位置に対応する各部位にランド状
に形成され、これらランド状の導体層２９ｂ上には、放
熱用金属突起３５が例えば半田によって各々接合されて
いる。
は、前述した実施形態と同様に樹脂フィルム３０が接着
剤層３１を介して接合固定されている。この樹脂フィル
ム３０の上下面には各々導体層２９ａ、２９ｂが設けら
れている。下面側の導体層２９ａは、これに形成された
接続用突起３３を通じて、セラミックス基板２２の上面
側ランド２４および半導体素子２６のバンプ端子２６ａ
と各々接続されている。一方、上面側の導体層２９ｂ
は、下面側の導体層２９ａとセラミックス基板２２の内
部配線層２３との接続位置に対応する各部位にランド状
に形成され、これらランド状の導体層２９ｂ上には、放
熱用金属突起３５が例えば半田によって各々接合されて
いる。
【００３５】一方、第１のセラミックス基板２２の下面
側ランド２５には、例えば半田によって導体ボール３６
が接続固定され、この導体ボール３６により半導体パッ
ケージのボール端子が構成されている。
側ランド２５には、例えば半田によって導体ボール３６
が接続固定され、この導体ボール３６により半導体パッ
ケージのボール端子が構成されている。
【００３６】この実施形態の半導体パッケージ２１にお
いては、半導体素子２６をセラミックス基板２２のキャ
ビティ２２ａ内に収容することによって、フリップチッ
プ構造の半導体素子２６の電極パッドへの電気的な接続
を容易にした上で、半導体素子２６とセラミックス基板
２２とが直接接触した状態を実現している。これによ
り、半導体素子２６の動作に伴って生じた熱を、半導体
素子２６の裏面からセラミックス基板２２に直接分散さ
せることができる。さらに、セラミックス基板２２の熱
は、樹脂フィルム３０の上面側に接合された各放熱用金
属突起３５に伝わり、これら放熱用金属突起３５からも
表面放散されるので、放熱性により優れた半導体パッケ
ージ２１が実現される。
いては、半導体素子２６をセラミックス基板２２のキャ
ビティ２２ａ内に収容することによって、フリップチッ
プ構造の半導体素子２６の電極パッドへの電気的な接続
を容易にした上で、半導体素子２６とセラミックス基板
２２とが直接接触した状態を実現している。これによ
り、半導体素子２６の動作に伴って生じた熱を、半導体
素子２６の裏面からセラミックス基板２２に直接分散さ
せることができる。さらに、セラミックス基板２２の熱
は、樹脂フィルム３０の上面側に接合された各放熱用金
属突起３５に伝わり、これら放熱用金属突起３５からも
表面放散されるので、放熱性により優れた半導体パッケ
ージ２１が実現される。
【００３７】また、各図に示した半導体パッケージの部
分構造は、それぞれ自由に組合せて使用し得るものであ
る。また、上記した実施形態では本発明をＢＧＡパッケ
ージに適用した例について説明したが、本発明はＬＧＡ
パッケージやＰＧＡパッケージ等への適用を必ずしも除
くものではない。
分構造は、それぞれ自由に組合せて使用し得るものであ
る。また、上記した実施形態では本発明をＢＧＡパッケ
ージに適用した例について説明したが、本発明はＬＧＡ
パッケージやＰＧＡパッケージ等への適用を必ずしも除
くものではない。
【００３８】樹脂フィルムとなる樹脂としては、液晶ポ
リマーの他に、ポリイミド、ガラスエポキシ、ＦＲ４等
を例示することができる。
リマーの他に、ポリイミド、ガラスエポキシ、ＦＲ４等
を例示することができる。
【００３９】以上、主に金属ボール等のボール状の金属
を用いて放熱用金属突起を形成した場合の実施形態につ
いて述べたが、本発明において有用な金属突起は、これ
に限定されるものではなく、例えば図４に示すように、
金属を突起状に形成したもの全般を含むものである。
を用いて放熱用金属突起を形成した場合の実施形態につ
いて述べたが、本発明において有用な金属突起は、これ
に限定されるものではなく、例えば図４に示すように、
金属を突起状に形成したもの全般を含むものである。
【００４０】
【発明の効果】以上説明したように本発明によれば、半
導体パッケージのボード接触面の反対の面に金属突起を
接合配置したことで、パッケージ全体としての放熱面が
拡大し、より一層放熱性に優れた半導体パッケージが得
られる。
導体パッケージのボード接触面の反対の面に金属突起を
接合配置したことで、パッケージ全体としての放熱面が
拡大し、より一層放熱性に優れた半導体パッケージが得
られる。
【００４１】また、本発明によれば、前記金属突起を、
樹脂基材の導体層とセラミックス基板の内部配線層との
接続位置に対応するように配置したことで、セラミック
ス基板から金属突起への伝熱効率が高められ、金属突起
による放熱効果を最大限に高めることができる。
樹脂基材の導体層とセラミックス基板の内部配線層との
接続位置に対応するように配置したことで、セラミック
ス基板から金属突起への伝熱効率が高められ、金属突起
による放熱効果を最大限に高めることができる。
【００４２】さらに、本発明を特にＰＧＡ構造のセラミ
ックスパッケージに適用した場合、金属突起の接合に半
田を用いることによって、セラミックス基板のボード側
の面への半田ボールや導体ボールの接合のための半田リ
フロー工程で、絶縁層への金属突起の接合も同時に行う
ことが可能となり、製造工程を簡略化することができ
る。
ックスパッケージに適用した場合、金属突起の接合に半
田を用いることによって、セラミックス基板のボード側
の面への半田ボールや導体ボールの接合のための半田リ
フロー工程で、絶縁層への金属突起の接合も同時に行う
ことが可能となり、製造工程を簡略化することができ
る。
【図１】本発明の半導体パッケージの一実施形態の概略
構造を示す断面図
構造を示す断面図
【図２】図１の要部拡大断面図
【図３】本発明の半導体パッケージの他の実施形態の概
略構造を示す断面図
略構造を示す断面図
【図４】本発明の半導体パッケージにおける金属突起の
例を示す図
例を示す図
１、２１……ＢＧＡ構造の半導体パッケージ ２、２２……セラミックス基板 ３、２３……バイアホール型内部配線層 ６、２６……半導体素子 ９、２９……導体層 １０、３０……樹脂フィルム １４……樹脂フィルム（絶縁層） １５、３５……放熱用金属突起 １６、３６……ボール端子
Claims (4)
- 【請求項１】 内部配線層が設けられたセラミックス基
板と、 前記セラミックス基板上に接合され、前記内部配線層と
接続された導体層が設けられた樹脂基材と、 前記樹脂基材の導体層と電気的に接続された半導体素子
と、 前記樹脂基材上に前記導体層に対して絶縁して接合され
た金属突起とを有することを特徴とする半導体パッケー
ジ。 - 【請求項２】 内部配線層が設けられたセラミックス基
板と、 前記セラミックス基板上に接合され、前記内部配線層と
接続された導体層が設けられた樹脂基材と、 前記樹脂基材の導体層と電気的に接続された半導体素子
と、 前記樹脂基材上に絶縁層を介して接合された金属突起と
を有することを特徴とする半導体パッケージ。 - 【請求項３】 内部配線層が設けられたセラミックス基
板と、 前記セラミックス基板上に接合され、前記内部配線層と
接続された導体層が設けられた樹脂基材と、 前記樹脂基材の導体層と電気的に接続された半導体素子
と、 前記樹脂基材上に前記導体層に対して絶縁して接合さ
れ、前記樹脂基材の導体層と前記セラミックス基板の内
部配線層との接続位置に対応するように配置された金属
突起とを有することを特徴とする半導体パッケージ。 - 【請求項４】 請求項１乃至３記載のいずれかの半導体
パッケージにおいて、 前記金属突起が半田により接合されていることを特徴と
する半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9061475A JPH10256414A (ja) | 1997-03-14 | 1997-03-14 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9061475A JPH10256414A (ja) | 1997-03-14 | 1997-03-14 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256414A true JPH10256414A (ja) | 1998-09-25 |
Family
ID=13172134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9061475A Withdrawn JPH10256414A (ja) | 1997-03-14 | 1997-03-14 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256414A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375168B1 (ko) * | 2000-11-02 | 2003-03-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조방법 |
| JP2005268701A (ja) * | 2004-03-22 | 2005-09-29 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法 |
| JP2007096192A (ja) * | 2005-09-30 | 2007-04-12 | Ibiden Co Ltd | 半導体素子内蔵型多層回路基板 |
| JP2011525618A (ja) * | 2008-06-17 | 2011-09-22 | エプコス アクチエンゲゼルシャフト | センサチップを有する半導体チップ装置及びその製造方法 |
-
1997
- 1997-03-14 JP JP9061475A patent/JPH10256414A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375168B1 (ko) * | 2000-11-02 | 2003-03-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조방법 |
| JP2005268701A (ja) * | 2004-03-22 | 2005-09-29 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法 |
| JP2007096192A (ja) * | 2005-09-30 | 2007-04-12 | Ibiden Co Ltd | 半導体素子内蔵型多層回路基板 |
| JP4663470B2 (ja) * | 2005-09-30 | 2011-04-06 | イビデン株式会社 | 半導体素子内蔵型多層回路基板 |
| JP2011525618A (ja) * | 2008-06-17 | 2011-09-22 | エプコス アクチエンゲゼルシャフト | センサチップを有する半導体チップ装置及びその製造方法 |
| US8580613B2 (en) | 2008-06-17 | 2013-11-12 | Epcos Ag | Semiconductor chip arrangement with sensor chip and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7217998B2 (en) | Semiconductor device having a heat-dissipation member | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JPH0917919A (ja) | 半導体装置 | |
| EP1571706B1 (en) | Electronic device | |
| US7038309B2 (en) | Chip package structure with glass substrate | |
| US20050258533A1 (en) | Semiconductor device mounting structure | |
| JP4494249B2 (ja) | 半導体装置 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP3618044B2 (ja) | 多層薄膜配線基板 | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JP3470787B2 (ja) | 半導体素子用複合パッケージの製造方法 | |
| JPH1154532A (ja) | 半導体素子用パッケージ | |
| JPH10242322A (ja) | 半導体パッケージ | |
| JP2831864B2 (ja) | 半導体パッケージ及びその製造方法 | |
| KR20050031599A (ko) | 열 매개 물질을 갖는 반도체 패키지 | |
| JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 | |
| JPH10242321A (ja) | 半導体パッケージ | |
| JPH11265962A (ja) | 半導体素子用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040601 |