JP2548602B2 - 半導体実装モジュール - Google Patents

半導体実装モジュール

Info

Publication number
JP2548602B2
JP2548602B2 JP63088190A JP8819088A JP2548602B2 JP 2548602 B2 JP2548602 B2 JP 2548602B2 JP 63088190 A JP63088190 A JP 63088190A JP 8819088 A JP8819088 A JP 8819088A JP 2548602 B2 JP2548602 B2 JP 2548602B2
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor
pin
thermal expansion
mounting module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63088190A
Other languages
English (en)
Other versions
JPH01260846A (ja
Inventor
覚 荻原
俊一 沼田
邦夫 宮崎
隆 横山
高橋　　研
太佐男 曾我
一二 山田
浩一 篠原
秀夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63088190A priority Critical patent/JP2548602B2/ja
Priority to EP19890303483 priority patent/EP0337686A3/en
Priority to US07/337,145 priority patent/US4970577A/en
Publication of JPH01260846A publication Critical patent/JPH01260846A/ja
Application granted granted Critical
Publication of JP2548602B2 publication Critical patent/JP2548602B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子と有機質の配線板との間に熱膨
張差を調節する手段を有する半導体実装モジユールに係
り、特に、発熱量の大きい半導体素子を高密度に放熱性
良く、しかも信号伝播速度の遅延の少ない電算機用モジ
ユールに関する。
〔従来の技術〕
半導体素子の放熱性を考慮したセラミツクスパツケー
ジとしては、例えば特開昭62−21292号のように、高熱
伝導性の炭化ケイ素基板に素子を接合する方式がある。
同様なパツケージは'87'88ハイブリツドテクノロジー
P128 にも記載されている。このようなパツケージで
は、半導体素子から発生する熱は、熱伝導の良い基板を
通して放熱される。しかし、この欠点は（１）電極端子
は基板の４面からしかとれないため、端子数はせいぜい
240ピン程度までしか形成することができない。また、
（２）基板より外側に端子がでるため高密度に半導体素
子を実装することができない。
実装した基板から直接ピンを取出す方法として、'87
〜'88 ハイブリツドテクノロジーP129にあるようなピ
ングリツドアレイ（PGA）がある。この方式はセラミツ
ク基板の面から端子を取出すことができるので端子数は
前述のパツケージより数多く取出すことができる。しか
し、このPGAの欠点は半導体素子より大きくなるので複
数の半導体素子を高密度に実装することができない。
更に、近年、大型計算機は大容量化されると共に、そ
の演算速度はますます高速化されている。このため半導
体素子は高速化をはかるために高出力化され、動作時の
発熱量は10W/チツプ以上に達する。素子の集積化のため
端子数は200以上となり、寸法も10mm□以上に大型化さ
れる。この半導体素子を搭載する実装系も高速化が要求
される。
〔発明が解決しようとする課題〕
上記従来技術は半導体素子から発生する熱の放散性は
優れているが、端子数が500ピン以上に達する素子には
対応できないこと、半導体素子と半導体素子を近距離で
実装する、いわゆる高密度実装には不適当である。
また、多数個の半導体素子を１つの基板上に搭載する
低比誘電率材料を使用した多層回路板も要求されてい
る。
本発明の目的は発熱量の大きい半導体素子から発生す
る熱を効率良く放散し、高密度に実装すると共に、回路
配線には低誘電率の配線板を用い、信号伝播速度の速い
前記各要求に答えうるモジユールを提供することにあ
る。
〔課題を解決するための手段〕
本発明を概説すれば、本発明は半導体実装モジユール
に関する発明であつて、半導体素子をフリツプチツプ接
続したチツプキヤリア基板を有機質の配線板にピン接続
で搭載した半導体実装モジユールにおいて、該チツプキ
ヤリア基板の熱膨張係数が30〜50×10-7/℃であり、か
つ該チツプキヤリア基板と有機質の配線板との間に、熱
膨張差を吸収し、信号処理せずに素子の信号を伝達する
手段を設け、更に、有機質の配線板にビアホールを設け
て、ピン接続してなる手段を設けたことを特徴とする。
前記手段の具体例としては、該半導体素子と近似した
熱膨張係数をもつキヤリア基板、特にセラミツク基板、
又はこのキヤリア基板と、該有機質の配線板との間に更
に中間板特にセラミツク板を設け、これら各板と、該有
機質の配線板との接続を行うのに、接続端子が柔軟性の
ピンによつて行う。この接続には両者の熱膨張差を吸収
するために間隙を設け、互いに拘束されないように接続
される。
また、該半導体素子の裏面には、常法におけるように
熱伝導性の良好な材料、例えばセラミツクスが直接々合
されており熱の放散を行う。この放熱材は、前記セラミ
ツク基板等の材料に接合されてハウジングを形成してい
てもよい。
本発明における有機質の配線板は、通常のものと同様
であつて、比誘電率4.5以下のエポキシ系、イソメラミ
ン系、又はフツ素樹脂系などの絶縁材料で構成される。
これは、多層配線板の形態であつてもよい。
本発明のモジユールにおいて、半導体素子は、前記し
た手段、好ましくはセラミツクキヤリア基板の上に搭載
される。
以下、このセラミツクキヤリア基板を例にとり、本発
明の半導体実装モジユールについて具体的に説明する
が、本発明はこれに限定されない。
本発明の半導体実装モジユールにおいては、特に、こ
のセラミツク基板の熱膨張係数は30〜50×10-7/℃で、
半導体素子のそれに近いことが特徴である。それは、半
導体素子が直接セラミツク基板上に半導体素子の端子と
セラミツク基板の端子をはんだで接合するためである。
熱膨張係数が合致することによりはんだ接続部の信頼性
を保つことが可能となる。特に、半導体素子の形状が大
きくなり、接続端子部の数が増加するにつれ接続部も小
さくなるので、半導体素子とセラミツク基板の熱膨張係
数に差があるとはんだ接続部に断線を生ずる。セラミツ
ク基板の熱膨張係数は半導体素子の熱膨張係数35×10-7
/℃に近似した30〜50×10-7/℃が適する。
セラミツク基板には必要に応じて内部に配線が形成さ
れる。電気信号の伝播速度の遅延を少なくするため、基
板の絶縁材料には低誘電率材料が、配線用導体には導電
性の良好な導体が使用される。また、コンデンサを内蔵
することがより有効である。低誘電率材料としてはシリ
カ又はアルミナ等の無機物フイラーとガラスとからなる
複合材料が適用される。特に、シリカ（SiO2）とホウケ
イ酸系ガラスの複合材は比誘電率が3.9から5.5で小さ
く、演算速度の高速化を要求される基板として有効であ
る。また、シリカとホウ酸アルミニウム（MgO・Al2O3・
B2O3）系結晶化ガラスの複合材も適用される。導体材料
は銅、銀、金及びそれらの金属を含む合金が用いられ
る。このような金属は導電性の点でタングステン、モリ
ブデン、ニツケル等の金属より優れており、配線の微細
化が可能なこと及び抵抗が小さいため、電圧低下による
損失が小さいので信号の伝播速度の遅延を少なくでき
る。前記のように、必要に応じて基板の中にコンデンサ
が内蔵される。これは基板の絶縁材料の一部、例えば１
層又は数層分に比誘電率の大きい材料を挿入することに
より内蔵できる。材料としてはPbO、Fe2O3、WO3、Ti
O2、Nb2O5等からなるペロブスカイト材料が適用され
る。これらの材料は比誘電率が3000から20000の高誘電
率材料である。コンデンサは半導体素子の駆動に用いる
電源配線に付けられ、電源電圧の変動を少なくすること
により電気信号のノイズを低減する役目を果す。このよ
うに、セラミツク基板は、配線に銅、銀、金など融点が
1065℃以下の金属を用い、低誘電率で、熱膨張係数が30
〜50×10-7/℃の材料で、構成されることになる。これ
によりセラミツク基板内の信号の伝播速度の遅延を低減
することができる。また、コンデンサを挿入した場合に
は電源電圧の変動に伴うノイズ（雑音）を低減すること
が可能になる。
半導体素子の裏面には高熱伝導性セラミツクスが、直
接接合される。これは半導体素子から発生する熱を放散
する役目を果す。この目的のためセラミツクス材料は高
熱伝導性であることが必要である。また、熱伝導性を妨
げない目的から、はんだ、金ゲルマニウム合金等の固体
で接合される。接合部の信頼性から半導体素子の熱膨張
係数に近似した30〜50×10-7/℃のセラミツクスが適用
される。また、熱伝導率は100W/m.K以上が好ましい。こ
れらに適する材料として炭化ケイ素セラミツクス（熱膨
張係数37×10-7/℃、熱伝導率140〜280W/k・Ｋ）、窒化
アルミニウムセラミツクス（熱膨張係数45×10-7/℃、
熱伝導率140〜260W/m・Ｋ）がある。半導体の裏面に高
熱伝導性のセラミツクスを接合する利点は、半導体素子
の端面を外力から保護し、チツピング等の破損をなくす
こと、又は、裏面に接合するセラミツクスの形状をキヤ
ツプ状にして、セラミツク基板にはんだで接合すること
により、半導体素子を外気から遮断し、半導体素子の水
分に対する影響を除くことも可能である。これらセラミ
ツクスの面には放熱用のフイン又は水で冷却されたジヤ
ケツト等が接触し、熱は放散される。
セラミツク基板の半導体素子を接合した反対面（裏
面）には有機質絶縁材料を用いた配線板に電気信号を伝
達するための接続端子をもつ。
有機質の配線板が用いられるのは以下の理由による。
（１）セラミツクス絶縁材料の比誘電率は有機絶縁材料
に比べて大きい。セラミツクス材料の中で比誘電率の小
さいシリカ（SiO2）でさえ、４前後である。これに対し
て有機材料ではフツ素樹脂の比誘電率は2.5まで小さく
できる。現在、多量に生産されている配線板でさえ、4.
5と小さい。このため有機質配線を用いることにより信
号伝播の速度遅延を小さくすることができる。また、
（２）有機質配線板は大きいサイズの板を形成できる。
この上に多数のセラミツク基板を搭載することができ
る。
しかし、有機質の配線板の熱膨張係数は150〜250×10
-7/℃と大きい。これはセラミツク基板のそれが30〜50
×10-7/℃に対して大きい。このため、半導体素子を搭
載したセラミツク基板を有機質配線板に直接はんだ等で
搭載することは、半導体に破損を生じて実用的ではな
い。また、従来この熱膨張差のある場合の接続法として
コネクタ方式がある。しかし、コネクタでは接続端子部
の端子密度は1mmピツチが限度で0.5mmピツチあるいは0.
25mmピツチの接続は不可能である。本発明ではセラミツ
ク基板の裏面につけたピンにより接続される。ピンは柔
軟性を保有し、セラミツク基板と有機質配線板の熱膨張
差を緩和するための役目を果す。ピンの材質は銅が理想
的である。柔軟性があることと、導電性に優れているこ
とである。銅を用いた合金、鉄、ニツケル系の合金も使
用できる。ピンの太さは0.1mmから0.2mm程度が理想であ
る。セラミツク基板へのピンの接続は、金−ゲルマニウ
ム、金−スズ、鉛−スズ等のろう材が用いられる。
有機質配線板へのピンの接続は有機質配線板に穴をあ
け、穴部に形成されたメタライズとピンとをはんだで接
着することによりなされる。
本発明におけるセラミツク基板で、コンデンサを内蔵
していないセラミツク基板は、例えば下記のようにして
製造される。
原料は、（１）シリカ粉50重量％、ホウケイ酸系ガラ
ス50重量％、又は（２）アルミナ粉40重量％、ホウケイ
酸系ガラス60重量％が主に使用される。
これらを原料として一般のドクターブレード法によ
り、グリーンシートが作製される。グリーンシートは厚
さ約0.2mm（200μｍ）である。シートにパンチ法によけ
0.15mm（150μｍ）の穴があけられる。穴には焼成した
ときに導体となる金、銀、銀−パラジウム合金、銅など
のペーストが印刷法により埋め込まれる。このようにし
て穴にペーストが埋められたシートを、導体部が接続す
るように重ね合わせて、加圧し、積層体をつくる。導体
ペーストが、金、銀又は銀−パラジウム合金の時は空気
中で、850〜950℃で焼成することにより、半導体素子を
搭載するためのセラミツクキヤリア基板が作製される。
導体ペーストが銅の場合には窒素、アルゴン等の非酸化
性雰囲気が適用される。作製された基板は、基板の表と
裏の面に１対１の電気的接続がなされる。
コンデンサを内蔵するセラミツク基板の場合にも同様
にして作製される。すなわち、セラミツクス部分、コン
デンサのグリーンシートを作製し、一体化し、また上下
電極も装着した後、焼成すればよい。
また、本発明の半導体実装モジユールにおいては、既
述のように、前記セラミツク基板と有機質の配線板の間
に中間板を設け、中間板の一方の面をセラミツク基板に
はんだ付け等で接合し、他方の面をピン固定により配線
板に接続してもよい。
本発明の半導体実装モジユールによれば、その半導体
素子は、チツプの端子間距離が500μｍ以下で、チツプ
全面に端子を設けたものを搭載することができる。した
がつて、チツプの端子数を1000個以上とすることができ
る。
〔実施例〕
以下、本発明を実施例により更に具体的に説明する
が、本発明はこれら実施例に限定されない。
実施例１ 本発明の１実施例を第１図により説明する。第１図は
本発明の代表的な実施例を示す構成図である。第１図に
おいて、11はセラミツクス製のキヤリア基板、12は半導
体素子、13は熱伝導性のセラミツクス、14は導電性のピ
ン、15は有機質の絶縁材で作製された配線板、16はセラ
ミツク基板と半導体素子を接合するはんだ、17は半導体
素子の裏面に高熱伝導性のセラミツクスを接合するはん
だ、18はピンを接続するためのろう材、19は配線板とピ
ンとを接続するためのはんだである。熱伝導性セラミツ
クス13の裏面は水冷構造体と接して冷却される。
11の基板は半導体素子12を、配線板15に搭載するため
の中間介在物の働きをする。半導体素子を直接搭載する
ため、半導体素子の熱膨張係数に近似した30〜50×10-7
/℃の熱膨張係数をもつこと、電気信号の遅延を少なく
するため低比誘電率のセラミツクスが要求されることか
ら、シリカとホウケイ酸系ガラスの複合材が用いられ
る。また、半導体素子を動作させた際に発生するノイズ
を低減するために、基板の内部に高誘電率の層を挿入し
たコンデンサの内蔵基板を用いればより有効である。ま
た、基板にはスルーホール導体と層間に配線をもち、基
板の表面には半導体素子の端子がはんだ16で接合され
る。裏面には半導体素子の端子からスルーホールを通し
て電気的に接続された端子をもつ。この端子には銅、鉄
−ニツケル合金等のピンが金−ゲルマニウム、金−スズ
あるいは鉛−スズ等のろう材で接合されている。これら
の端子数は高密度に集積された半導体素子から取出され
るため500ピンを超える。端子間隔は450μｍピツチある
いは250μｍピツチに達するものである。
半導体素子の裏面には、熱伝導性のセラミツクス13、
例えば窒化アルミニウム、炭化ケイ素等のセラミツクス
が接合される。これは、半導体素子から発生する熱を放
散するためにある。半導体素子にはんだ等で直接接合さ
れるため、熱膨張係数はシリコンのそれに近似したもの
であることが必要である。また、熱放散性の効果を上げ
るために熱伝導率は大きいほど良い。隣接する半導体素
子間の電気的接触を避けるために絶縁性であることが望
ましい。このような観点から放熱用の材料として、酸化
カルシウム、酸化イツトリウムを焼結助剤に用いた窒化
アルミニウムセラミツクスがある。その特性は熱膨張係
数40〜50×10-7/℃、熱伝導率140〜260W/m・Ｋ、絶縁抵
抗1013Ω・cm以上である。また、炭化ケイ素セラミツク
スも適する。酸化ベリリウムを少量（0.5〜１重量％）
添加して焼結した炭化ケイ素の特性は熱膨張係数35〜40
×10-7/℃、熱伝導率180〜270W/m・Ｋ、絶縁抵抗1010Ω
・cm以上である。この放熱板の上部には、水冷ジヤケツ
ト又は放熱用のフインが接触し、放熱性をより良くする
ことが可能である。
セラミツクキヤリア基板と有機質配線板とを電気的に
接続する端子は、熱膨張係数が30〜50×10-7/℃のキヤ
リアと熱膨張係数が150×10-7/℃前後の有機質配線板と
の熱膨張差を緩和して、信頼性よく電気的接続をする必
要がある。そのためには、キヤリアと配線板に平行方向
に対して柔軟性があること、縦方向に対しては、キヤリ
ア基板に高密度に形成された端子が、配線板の所定位置
に正確に接続される必要があるためある程度の剛性が要
求される。この目的のために接続にはφ100〜φ200μｍ
の線状のピンが適する。銅、銅・ベリリウム合金、鉄・
ニツケル合金等の材質が適する。
ピンは有機質の配線板15に鉛・スズ系のはんだ19等で
固定される。配線板のビアホールに固定する。これはピ
ンの横方向への移動を防止することができる。また、ピ
ン14は配線板15に対して所定の間隙を形成して接続され
る。それによつて、キヤリア基板11に搭載した素子12に
対して配線板との熱膨張差による影響が緩和される。
実施例２ 第２図は第１図の変形例を示す構成図であり、符号21
はセラミツクキヤリア基板、22は半導体素子、23は熱伝
導性のセラミツクス、24はピン、25は有機質の配線板、
26〜30は各々接合のためのはんだ又はろう材を意味す
る。熱伝導セラミツクス23を介して水冷構造によつて水
冷することができる。第２図においては、半導体の裏面
に接合されるセラミツクスがキヤツプ状23になつてい
る。材質は同じであるがセラミツクキヤリア基板とはん
だ28で封止する形になつており、半導体素子22を外気よ
り遮断する。本実施例においても、ピン24の配線板25へ
の接続は配線板25の熱膨張差が緩和されるように間隙を
設けて行われる。配線板25には更にピンが設けられ、有
機多層板に接続される。
実施例３ 第３図は第１図の変形例を示す構成図であり、符号31
はセラミツクキヤリア基板、32は半導体素子、33は熱伝
導性セラミツクス、34はピン、35は有機質の配線板、36
はセラミツク質の中間板、37〜40は各々接合のためのは
んだ又はろう材を意味する。
第３図は第１図のピン14の間に、中間層の36が挿入さ
れている。これは31のセラミツクキヤリア基板31と同等
の熱膨張係数をもつセラミツク材にピン34が挿入された
構造をもつている。配線板とは40のはんだで接続され、
キヤリア基板31とは39のはんだで接続される。36の役目
は、ピンを固定すると共に、39の部分で取外し、又は再
接合ができる利点をもつている。
第３図のピン34を固定するキヤリア（中間板）36の製
法を示す。
ピンを固定するキヤリアの材料はシリカとホウケイ酸
系ガラスの複合材、アルミナとホウケイ酸系ガラスの複
合材又は両者の複合材などが用いられる。
上記材料は焼成前の状態でスルーホールがあけられ
る。一般の多層回路板を作製する場合と同様に、厚さ20
0μｍ前後の生シートに、パンチ法で径180μｍの穴をあ
ける。これを５層重ね合わせ、複合材の焼結温度850〜1
000℃で焼成することにより、穴径約150μｍ、厚さ0.8m
mt（800μmt）の穴あき板が作製される。穴径が180μｍ
から150μｍに小さくなり、厚さが、200μｍ×５＝1,00
0μｍから800μｍに変るのは焼成により収縮するためで
ある。焼成による収縮する割合を見込んで、ピン固定用
キヤリアの穴径、穴の数、厚さ、縦横の大きさが決めら
れ、作製される。
径150μｍの穴が多数設けられたキヤリアに、径100〜
120μｍのピンが挿入される。ピンは径が小さく、細い
ため、決められた長さより長くして固定用キヤリアに挿
入される。キヤリアの穴とピンとはキヤリア表面からエ
ポキシ樹脂を滴下して、穴に流し込み、硬化することに
より固定する。この時、モジユール基（有機多層板）35
と接合する側のピンの長さは所定の長さになるように、
治具で決める。
ピンが固定されたキヤリアは、有機質多層板に接合す
る側と反対側のピンは、キヤリア面から切断する。高さ
をそろえるために、その面をダイヤモンドと石で研摩す
ることもある。
以上によりピンを固定したキヤリアが完成される。
なお、ピン固定するのには、エポキシ樹脂のみでな
く、スルーホール部にメタライズしておき、はんだで固
定することも可能である。
第３図の組立ては次の順序でするのがよい。
１） 35とピン付キヤリア36を97Sn3Pbのはんだ40で固
定する。
２） LSIチツプ32と放熱板33をAuSnろう材で固定す
る。
３） 32と31のチツプキヤリア間、及び33の放熱板と32
のLSIチツプ間は95Sn5Pbはんだで固定する。
４） 36を付けた35とチツプ32を付けた31とを39のはん
だ60Sn40Pbで接合する。
なお、これらのはんだは上記に限定されたものではな
く、自由に選定することが可能である。ピン付キヤリア
の他の製法を記述する。
１） 焼成されたセラミツク基板、例えばムライト基
板、窒化アルミニウム基板、炭化ケイ素基板に、レー
ザ、電子ビームで穴をあける。これに金属線を通して樹
脂で固定する。
２） シリカとホウケイ酸ガラス系からなるセラミツク
スの原料をドクターブレード法によりグリーンシートに
する。パンチ法により穴あけし、金、銀とパラジウム合
金又は銅からなる導体ペーストを印刷して埋め込み、積
層して焼成する。これによりピン固定のためのキヤリア
36が作製される。キヤリアの表裏の電気的な接続は穴に
埋められた導体ペーストの焼結により達成される。ピン
は36に金−スズ、金−ゲルマニウム、スズ−鉛等のろう
材、はんだ材により接合される。
本実施例においてもピン36は配線板35との熱膨張差が
素子32に影響を与えないように間隙が設けられて接続さ
れる。本実施例においても配線板35にピンが設けられ、
更に多層配線板に接続される。
実施例４ 半導体素子を搭載する基板11、21、31にコンデンサを
内蔵することも可能である。
第４図にその構造の概要を部分断面概略図として示
す。
111は基板内に形成されたスルーホール導体、112はセ
ラミツクス層で、シリカとホウケイ酸系ガラス等の低誘
電率複合材、113はコンデンサを形成するための上部電
極、114はPb、Ｗ、Nbなどの酸化物からなる高誘電率材
でコンデンサの本体となる部分、115はコンデンサを形
成するための下部電極である。
第４図に示した基板は、例えば以下のようにして製造
される。
112の部分はシリカ又はアルミナとホウケイ酸系ガラ
スの原料を混合し、スラリとなし、ドクターブレード法
によりグリーンシートを作製する。穴あけして、導体ペ
ースト、例えば銀−パラジウム合金を印刷して埋め込
む。114のコンデンサ部分も、Pb、Ｗ、Nbの酸化物から
なる高誘電率の材料をドクターブレード法によりグリー
ンシートにする。穴あけし、穴には銀−パラジウム合金
ペーストを埋め込む。更に上部電極と下部電極を印刷す
る。112用のシートと114用のシートを積層、圧着し、更
に850〜950℃で焼成して、第４図のコンデンサが内蔵し
た基板が製造される。
〔発明の効果〕
本発明によれば、以下の効果が奏せられる。
（１） 半導体素子の高集積化のために、半導体素子
（10mm角）から出る端子数が500個を超えても実装可能
になる。従来のフラツトパツケージ又はピングリツドア
レイパツケージでは端子数240ピンが限度である。
（２） 実装系の低誘電率化が可能になるために、実装
系における電気信号伝達速度の遅延の低減に有効であ
る。例えば、アルミナ系多層セラミツク基板上に半導体
素子を直接実装する系に比較して、本発明では低誘電率
の有機質配線板に半導体素子を実装できるため、伝達速
度を60％以下に低減することが可能である。
【図面の簡単な説明】
第１図は本発明の代表的な実施例を示す構成図、第２図
及び第３図は第１図の変形例を示す構成図、第４図はコ
ンデンサを内蔵したセラミツク基板の部分断面概略図で
ある。 11、21及び31:セラミツクキヤリア基板、12、22及び32:
半導体素子、13、23及び33:熱伝導性セラミツクス、1
4、24及び34:セラミツクキヤリア基板と配線板とを電気
的に接続するためのピン、15、25及び35:有機質の配線
板、36:セラミツク質の中間板、16〜19、26〜30及び37
〜40:各々接合のためのはんだ又はろう材、111:スルー
ホール導体、112:セラミツクス層、113:上部電極、114:
コンデンサの本体、115:下部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 隆 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 高橋 研 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 曾我 太佐男 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 山田 一二 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 篠原 浩一 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 鈴木 秀夫 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 昭59−224154（ＪＰ，Ａ) 特開 昭62−291950（ＪＰ，Ａ)

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体素子をフリツプチツプ接続したチツ
    プキヤリア基板を有機質の配線板にピン接続で搭載した
    半導体実装モジユールにおいて、該チツプキヤリア基板
    の熱膨張係数が30〜50×10-7/℃であり、かつ該チツプ
    キヤリア基板と有機質の配線板との間に、熱膨張差を吸
    収し、信号処理せずに素子の信号を伝達する手段を設
    け、更に、有機質の配線板にビアホールを設けて、ピン
    接続してなる手段を設けたことを特徴とする半導体実装
    モジユール。
  2. 【請求項２】該手段が、該半導体素子と近似した熱膨張
    係数をもつキヤリア基板、又は該基板と該有機質の配線
    板との間に更に中間板を設け、前記キヤリア基板に前記
    素子がフリツプチツプ接続され、前記キヤリア基板又は
    中間板はそこに設けられたピンによつて前記配線板に電
    気的に接続され、かつ該ピンと配線板との接続は熱膨張
    差を吸収する接続構造を有するものである請求項１記載
    の半導体実装モジユール。
  3. 【請求項３】該キヤリア基板は、コンデンサが内蔵され
    たものである請求項２記載の半導体実装モジユール。
  4. 【請求項４】該キヤリア基板又は中間板のピンと該有機
    質の配線板との接続は、該ピンと配線板との間に両者の
    熱膨張差を吸収する間隙を設けて行われている請求項２
    又は３記載の半導体実装モジユール。
  5. 【請求項５】該半導体素子の裏面には熱伝導性の良好な
    セラミツクスが直接々合されている請求項１〜４のいず
    れか１項に記載の半導体実装モジユール。
  6. 【請求項６】該セラミツクスは電気絶縁性で、熱伝導率
    が10W/m.K以上、熱膨張係数が30〜50×10-7/℃のセラミ
    ツクスである請求項５記載の半導体実装モジユール。
  7. 【請求項７】該半導体素子は、チツプの端子間距離が50
    0μｍ以下で、チツプ全面に端子が設けられたものであ
    る請求項１〜６のいずれか１項に記載の半導体実装モジ
    ユール。
  8. 【請求項８】該チツプの端子数が1000個以上である請求
    項７記載の半導体実装モジユール。
JP63088190A 1988-04-12 1988-04-12 半導体実装モジュール Expired - Fee Related JP2548602B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63088190A JP2548602B2 (ja) 1988-04-12 1988-04-12 半導体実装モジュール
EP19890303483 EP0337686A3 (en) 1988-04-12 1989-04-10 Semiconductor chip module
US07/337,145 US4970577A (en) 1988-04-12 1989-04-12 Semiconductor chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63088190A JP2548602B2 (ja) 1988-04-12 1988-04-12 半導体実装モジュール

Publications (2)

Publication Number Publication Date
JPH01260846A JPH01260846A (ja) 1989-10-18
JP2548602B2 true JP2548602B2 (ja) 1996-10-30

Family

ID=13935984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63088190A Expired - Fee Related JP2548602B2 (ja) 1988-04-12 1988-04-12 半導体実装モジュール

Country Status (3)

Country Link
US (1) US4970577A (ja)
EP (1) EP0337686A3 (ja)
JP (1) JP2548602B2 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159433A (en) * 1989-04-20 1992-10-27 Sanyo Electric Co., Ltd. Hybrid integrated circuit device having a particular casing structure
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
JP2805245B2 (ja) * 1989-08-28 1998-09-30 エルエスアイ ロジック コーポレーション フリップチップ構造
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5168346A (en) * 1989-08-28 1992-12-01 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
JP2821229B2 (ja) * 1990-03-30 1998-11-05 株式会社日立製作所 電子回路装置
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
JP2876773B2 (ja) * 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
US5168347A (en) * 1991-03-26 1992-12-01 International Business Machines Corporation Integrated circuit chip package having signal input/output connections located at edges of the substrate
US5249098A (en) * 1991-08-22 1993-09-28 Lsi Logic Corporation Semiconductor device package with solder bump electrical connections on an external surface of the package
US5334874A (en) * 1991-09-13 1994-08-02 Metzler Richard A Electronic device package
US5434357A (en) * 1991-12-23 1995-07-18 Belcher; Donald K. Reduced semiconductor size package
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
WO1993019487A1 (en) * 1992-03-24 1993-09-30 Unisys Corporation Integrated circuit module having microscopic self-alignment features
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
DE69330450T2 (de) * 1992-08-05 2001-11-08 Fujitsu Ltd., Kawasaki Dreidimensionaler Multichipmodul
US5521332A (en) * 1992-08-31 1996-05-28 Kyocera Corporation High dielectric layer-containing alumina-based wiring substrate and package for semiconductor device
US5270268A (en) * 1992-09-23 1993-12-14 Aluminum Company Of America Aluminum borate devitrification inhibitor in low dielectric borosilicate glass
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
US5548486A (en) * 1994-01-21 1996-08-20 International Business Machines Corporation Pinned module
US5475263A (en) * 1994-02-14 1995-12-12 Delco Electronics Corp. Thick film hybrid multilayer circuit
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
US6429112B1 (en) * 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5476818A (en) * 1994-08-19 1995-12-19 Motorola, Inc. Semiconductor structure and method of manufacture
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US5567984A (en) * 1994-12-08 1996-10-22 International Business Machines Corporation Process for fabricating an electronic circuit package
US5878483A (en) * 1995-06-01 1999-03-09 International Business Machines Corporation Hammer for forming bulges in an array of compliant pin blanks
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
US6020750A (en) * 1997-06-26 2000-02-01 International Business Machines Corporation Wafer test and burn-in platform using ceramic tile supports
US6440641B1 (en) 1998-07-31 2002-08-27 Kulicke & Soffa Holdings, Inc. Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
US6448106B1 (en) 1999-11-09 2002-09-10 Fujitsu Limited Modules with pins and methods for making modules with pins
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP4479083B2 (ja) * 2000-10-03 2010-06-09 パナソニック株式会社 誘電体フィルタ及び端子
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
US7000482B2 (en) * 2002-06-24 2006-02-21 Mykrolis Corporation Variable capacitance measuring device
SG107610A1 (en) * 2002-08-16 2004-12-29 Micron Technology Inc Methods and apparatus for testing and burn-in of semiconductor devices
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
EP1667225A4 (en) * 2003-09-24 2009-04-01 Ibiden Co Ltd INTERMEDIATE MEMBER AND MULTILAYER CONDUCTOR PLATE
US20070057685A1 (en) * 2005-09-14 2007-03-15 Touchdown Technologies, Inc. Lateral interposer contact design and probe card assembly
JP4917874B2 (ja) * 2006-12-13 2012-04-18 新光電気工業株式会社 積層型パッケージ及びその製造方法
US20100132932A1 (en) * 2007-04-24 2010-06-03 Ceramtec Ag Method for producing a metalized component, corresponding component, and a substrate for supporting the component during metalization
US9761571B2 (en) 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
RU2648311C2 (ru) * 2016-08-09 2018-03-23 Акционерное общество "Научно-исследовательский институт электронной техники" Способ изоляции при монтаже перевернутых кристаллов

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
JPS58223678A (ja) * 1982-06-16 1983-12-26 株式会社日立製作所 金属化層を有するＳｉＣ焼結体とその製法
JPS59151443A (ja) * 1983-02-17 1984-08-29 Fujitsu Ltd 半導体装置
JPS59224154A (ja) * 1983-06-03 1984-12-17 Mitsubishi Electric Corp ゲ−トアレイ
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
JPS6127667A (ja) * 1984-07-17 1986-02-07 Mitsubishi Electric Corp 半導体装置
EP0229850B1 (en) * 1985-07-16 1992-06-10 Nippon Telegraph and Telephone Corporation Connection terminals between substrates and method of producing the same
JPS62274648A (ja) * 1986-05-22 1987-11-28 Mitsubishi Electric Corp 多ピン半導体モジユ−ル
JPH0754837B2 (ja) * 1986-06-12 1995-06-07 株式会社日立製作所 集積回路構造体
JPS6386554A (ja) * 1986-09-30 1988-04-16 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 電子的パッケ−ジ

Also Published As

Publication number Publication date
US4970577A (en) 1990-11-13
EP0337686A3 (en) 1991-05-22
JPH01260846A (ja) 1989-10-18
EP0337686A2 (en) 1989-10-18

Similar Documents

Publication Publication Date Title
JP2548602B2 (ja) 半導体実装モジュール
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
US5909058A (en) Semiconductor package and semiconductor mounting part
US5386339A (en) Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
KR970000218B1 (ko) 반도체 패키지
JPH0756887B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
KR100606295B1 (ko) 회로 모듈
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JPH10256413A (ja) 半導体パッケージ
JPH10256428A (ja) 半導体パッケージ
JP3592515B2 (ja) 半導体素子用パッケージ
JPH0773110B2 (ja) 半導体集積回路装置
WO2023021888A1 (ja) 電子部品モジュール
JPH10256414A (ja) 半導体パッケージ
JP2501278B2 (ja) 半導体パッケ―ジ
JPH10275879A (ja) 半導体パッケージ
JPH10275878A (ja) 半導体パッケージ
JP2001244390A (ja) 半導体素子用パッケージおよびその実装構造
JPH1154532A (ja) 半導体素子用パッケージ
JPH09266265A (ja) 半導体パッケージ
JPS6159534B2 (ja)
JP3314139B2 (ja) 半導体装置
JP2515671Y2 (ja) 半導体素子収納用パッケージ
JP3335657B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees