JP4917874B2 - 積層型パッケージ及びその製造方法 - Google Patents

積層型パッケージ及びその製造方法 Download PDF

Info

Publication number
JP4917874B2
JP4917874B2 JP2006336276A JP2006336276A JP4917874B2 JP 4917874 B2 JP4917874 B2 JP 4917874B2 JP 2006336276 A JP2006336276 A JP 2006336276A JP 2006336276 A JP2006336276 A JP 2006336276A JP 4917874 B2 JP4917874 B2 JP 4917874B2
Authority
JP
Japan
Prior art keywords
package
substrate
stacked
solder
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006336276A
Other languages
English (en)
Other versions
JP2008147598A (ja
Inventor
淳 大井
晃明 千野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006336276A priority Critical patent/JP4917874B2/ja
Priority to KR1020070126611A priority patent/KR101376264B1/ko
Priority to US11/953,365 priority patent/US7928557B2/en
Priority to TW096147601A priority patent/TWI466265B/zh
Publication of JP2008147598A publication Critical patent/JP2008147598A/ja
Application granted granted Critical
Publication of JP4917874B2 publication Critical patent/JP4917874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10946—Leads attached onto leadless component after manufacturing the component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は積層型パッケージ及びその製造方法に係り、特に複数のパッケージを、接続部を用いて電気的に接続しつつ積層した積層型パッケージ及びその製造方法に関する。
近年、例えば特許文献１に開示されるような、複数の半導体素子や受動部品を一つのパッケージ内に纏めたシステムインパッケージと呼ばれるモジュール製品が商品化されるようになってきている。図７は、従来の一例であるシステムインパッケージ１００を示している。
同図に示すシステムインパッケージ１００は、下層パッケージ１１１の上部に上層パッケージ１１２を積層した構造を有している。下層基板１１４は、下層基板１１４の上面に半導体素子１２０がフリップチップ接続により搭載されており、また下面にははんだボール１１６が設けられている。更に、下層基板１１４の上面には、上部電極１１８が形成されている。
また、上層パッケージ１１２は、上層基板１１５上に半導体素子１４０，１４１が積層して搭載されており、各半導体素子１４０，１４１と上層基板１１５はワイヤ接続されている。また、各半導体素子１４０，１４１は樹脂封止された構成とされている。更に、上層基板１１５の下面には、下部電極１３８が形成されている。
そして、下層パッケージ１１１の上部に上層パッケージ１１２を搭載するには、上部電極１１８と下部電極１３８との間に積層用はんだボール１１３を設け、これにより下層パッケージ１１１と上層パッケージ１１２とを電気的に接続すると共に、下層パッケージ１１１上に上層パッケージ１１２を支持する構成としていた。
特開平１１−００８４７４号公報
しかしながら、上記した下層パッケージ１１１と上層パッケージ１１２との電気接続手段、及び下層パッケージ１１１上に上層パッケージ１１２を支持する手段として積層用はんだボール１１３を用いる構造では、下層パッケージ１１１と上層パッケージ１１２の離間距離は積層用はんだボール１１３の大きさ（直径）により決まることとなる。
このため、例えば下層パッケージ１１１において下層基板１１４上に複数の半導体素子を積層し、下層パッケージ１１１の高さが高くなった場合、これに伴って積層用はんだボール１１３の直径も大きくする必要がある。積層用はんだボール１１３は球形状であるため、積層用はんだボール１１３の直径を各パッケージ１１１，１１２の離間距離に対応させて大きくした場合、当然に各基板１１４，１１５の面方向（水平方向）に対しても積層用はんだボール１１３は大きくなる。
従って、下層基板１１４の上面に形成される上部電極１１８、及び上層基板１１５の下面に形成される下部電極１３８の面積も積層用はんだボール１１３の大きさに対応して広くする必要が生じる。このため、下層基板１１４の上面及び上層基板１１５の下面における配線ルールが積層用はんだボール１１３により大きく規制されてしまい、高密度化及びシステムインパッケージ１００の小型化を阻害する要因となってしまうという問題点があった。
また、積層用はんだボール１１３を用いて下層パッケージ１１１と上層パッケージ１１２の電気的及び機械的接続を行う方法では、信頼性を高めるために下層パッケージ１１１と上層パッケージ１１２との間にアンダーフィルレジンを挿入する必要がある。しかしながら、このアンダーフィルレジンの挿入処理は面倒で、またシステムインパッケージ１００のコストアップの原因となるという問題点もあった。
本発明は上記の点に鑑みてなされたものであり、上層となる基板と下層となる基板との離間距離に拘わらず配線の高密度化及び製品コストの低減を図りうる積層型パッケージ及びその製造方法を提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明では、
基板に電子素子が搭載された複数のパッケージを、接続部を用いて電気的に接続しつつ積層してなる積層型パッケージにおいて、
前記積層型パッケージは、
上層基板の両面にソルダーレジストが形成され、前記ソルダーレジストの開口部から露出するように電極が設けられ、
前記上層基板の一方の面には半導体素子が実装され、前記半導体素子は前記上層基板の同一面に形成された電極と電気的に接続され、
前記上層基板の他方の面に形成された電極上にはんだ接合部が設けられた上層パッケージと、
下層基板の両面にソルダーレジストが形成され、前記ソルダーレジストの開口部から露出するように電極が設けられ、
前記下層基板の一方の面には半導体素子が実装され、前記半導体素子は前記下層基板の同一面に形成された電極と電気的に接続され、
前記下層基板は下層基板を厚さ方向に貫通して形成された挿通孔を有し、
前記挿通孔には電極が形成され、
前記下層基板の他方の面の電極、前記挿通孔には、はんだボールが形成された下層パッケージと、を有しており、
前記上層パッケージと前記下層パッケージとは、柱状部材を用いて積層されており、
前記柱状部材の上端部は前記はんだ接合部と接続され、下端部は前記挿通孔に形成された前記電極と電気的に接続していることを特徴とするものである。
また、請求項２記載の発明では、
請求項１記載の積層型パッケージにおいて、
前記柱状部材は、銅製のピンであり、その表面に金メッキの表面膜が施されていることを特徴とするものである。
また、請求項３記載の発明では、
請求項１又は２記載の積層型パッケージにおいて、
前記柱状部材は、弾性変形可能な材料よりなることを特徴とするものである。
また、請求項４記載の発明では、
請求項１乃至３いずれか一項に記載の積層型パッケージにおいて、
前記柱状部材と前記貫通孔に形成された前記電極との接続において、前記下層基板の一方の面の表面にはんだが設けられていることを特徴とするものである。
また、請求項５記載の発明では、
基板に電子素子が搭載された複数のパッケージを、接続部を用いて電気的に接続しつつ積層する積層型パッケージの製造方法であって、
上層基板の両面にソルダーレジストが形成され、前記ソルダーレジストの開口部から露出するように電極が設けられ、
前記上層基板の一方の面には半導体素子が実装され、前記半導体素子は前記上層基板の同一面に形成された電極と電気的に接続されている上層パッケージを形成する工程と、
下層基板の両面にはソルダーレジストが形成され、前記ソルダーレジストの開口部から露出するように電極が設けられ、
前記下層基板の一方の面には半導体素子が実装され、前記半導体素子は前記下層基板の同一面に形成された電極と電気的に接続され、
前記下層基板は下層基板を厚さ方向に貫通して形成された挿通孔を有しており、
前記挿通孔には電極が形成されている下層パッケージを形成する工程と、
前記上層基板の他方の面のはんだ接合部に前記柱状部材を配設する配設工程と、
前記柱状部材を前記下層パッケージの挿通孔に挿入することにより前記下層パッケージ上に前記上層パッケージが支持されるよう積層し、該柱状部材と前記下層パッケージとを接合する接合工程と
前記下層基板の他方の面の電極、前記挿通孔に、はんだボールを形成する工程と、
を有することを特徴とするものである。
本発明によれば、複数のパッケージを電気的に接続しつつ積層する接続部が、上層となる基板を下層となる基板上に支持する柱状部材を具備する構成としたことにより、隣接する接続部間のピッチを狭ピッチ化することが可能となり、よって配線の高密度化、配線ルールの自由度の向上、及び積層型パッケージの小型化を図ることができる。また、基板間にアンダーフィル樹脂を設ける必要が無くなり、部品点数の削減及び低コスト化を図ることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図１は、本発明の第１実施例である積層型パッケージ１０Ａを示している。同図に示す積層型パッケージ１０Ａは、大略すると下層パッケージ１１Ａ、上層パッケージ１２Ａ、及び接続部とにより構成されている。
下層パッケージ１１Ａは、下層基板１４Ａ、はんだボール１６、下部電極１７、上部電極１８、及び半導体素子２０等により構成されている。下層基板１４Ａは樹脂基板であり、絶縁性樹脂よりなる基板本体の上下面にめっき法等を用いて導体膜（例えばＣｕ膜）を形成した構成とされている。
この導体膜はエッチング等により所定の形状にパターニングされ、基板本体の上下面には配線が形成される。基板本体の下面に形成された下部配線（図に現れず）の一部は下部電極１７を構成し、また基板本体の上面に形成された上部配線１９の一部は上部電極１８を構成する。また、下部配線と上部配線１９は、基板本体を上下に貫通するよう形成されたビア（図示せず）により電気的に接続された構成とされている。
更に、下層基板１４Ａの下面には下部ソルダーレジスト３０が形成されると共に、上面には上部ソルダーレジスト２４が形成されている。上部ソルダーレジスト２４は上部電極１８と対向する位置に開口部が形成されており、下部ソルダーレジスト３０は下部電極１７の形成位置に開口部が形成されている。よって、各電極１７，１８は、この開口部を介して各ソルダーレジスト２４，３０から露出した構成となっている。
更に、下層基板１４Ａの下面には、積層型パッケージ１０Ａの外部接続端子として機能するはんだボール１６が形成されている。このはんだボール１６は、下部ソルダーレジスト３０に形成された開口部から露出した下部電極１７に設けられている。
半導体素子２０は例えばロジックＩＣであり、本実施例では下層基板１４Ａにフリップチップ接合により実装している。具体的には、半導体素子２０にはバンプ２２が設けられており、このバンプ２２を下層基板１４Ａの上面に形成された上部配線１９にフリップチップ接合することにより、半導体素子２０は下層基板１４Ａに実装される。また、半導体素子２０と下層基板１４Ａとの間には、接合信頼性を高めるためにアンダーフィル樹脂２３が配設されている。
一方、上層パッケージ１２Ａは、上層基板１５Ａ、半導体素子４０，４１、下部電極３７、上部電極３８、及び封止樹脂４９等により構成されている。上層基板１５Ａは樹脂基板であり、絶縁性樹脂よりなる基板本体の上下面にめっき法等を用いて導体膜（例えばＣｕ膜）を形成した構成とされている。
この導体膜はエッチング等により所定の形状にパターニングされ、基板本体の上下面には配線が形成される。基板本体の下面に形成された下部配線（図に現れず）の一部は下部電極３７を構成し、また基板本体の上面に形成された上部配線（図に現れず）の一部は上部電極３８を構成する。また、下部配線と上部配線は、基板本体を上下に貫通するよう形成されたビア（図示せず）により電気的に接続された構成とされている。
更に、上層基板１５Ａの下面には下部ソルダーレジスト６０が形成されると共に、上面には上部ソルダーレジスト４４が形成されている。上部ソルダーレジスト４４は上部電極３８と対向する位置に開口部が形成されており、下部ソルダーレジスト６０は下部電極３７の形成位置に開口部が形成されている。よって、各電極３７，３８は、この開口部を介して各ソルダーレジスト４４，６０から露出した構成となっている。
半導体素子４０，４１は例えばメモリＩＣであり、上層基板１５Ａ上にスペーサ４８を介して積層されて実装されている。また、各半導体素子４０，４１と上層基板１５Ａに形成された上部電極３８は、ワイヤ４５，４６により電気的に接続された構成とされている。
封止樹脂４９は、例えばエポキシ等の絶縁性樹脂であり、各半導体素子４０，４１及びワイヤ４５，４６を封止するよう形成されている。この封止樹脂４９は、例えばトランスファーモールド法を用いて形成することができる。
本実施例に係る積層型パッケージ１０Ａは、上記構成とされた上層パッケージ１２Ａを下層パッケージ１１Ａの上部に積層することにより、高密度化及び実装面積の小面積化を図った構成とされている。具体的には、上層パッケージ１２Ａは、接続部を用いて下層パッケージ１１Ａの上部に積層された構成とされている。
接続部は、下層パッケージ１１Ａ上に上層パッケージ１２Ａを支持すると共に、各パッケージ１１Ａ，１２Ａの電気的接続を行う機能を奏するものである。本実施例に係る積層型パッケージ１０Ａでは、この接続部を柱状部材１３Ａとはんだ接合部２７,４７とにより構成したことを特徴とするものである。以下、この柱状部材１３Ａとはんだ接合部２７,４７とにより構成される接続部について説明する。
本実施例に用いている半導体素子２０は、作動時に高温を発生するものである。このため、本実施例に係る積層型パッケージ１０Ａは、半導体素子２０の放熱性を高めるために下層パッケージ１１Ａに対して上層パッケージ１２Ａを離間させて配設することが望まれるものである。しかしながら、図７を用いて説明した従来システムインパッケージ１００の構成を適用した場合には、積層用はんだボール１１３が大型化してしまい高密度化及び小型化に反する等の問題点が生じることは前述した通りである。
しかしながら、本実施例では接続部を柱状部材１３Ａとはんだ接合部２７,４７とにより構成している。この柱状部材１３Ａは銅製の円柱形状を有したピンであり、その表面に金メッキ等の表面膜２８が施された構成とされている。この柱状部材１３Ａは、接合部として従来用いられていた「はんだ」に比べ硬く剛性の高い材質である。よって、小径であっても従来の積層用はんだボール１１３と同等の支持機能（下層パッケージ１１Ａ上に上層パッケージ１２Ａを支持する機能）を奏することができる。また、電気的特性においても、銅ははんだに比べて導電性が良好であるため、積層用はんだボール１１３に代えて柱状部材１３Ａを用いることにより、下層パッケージ１１Ａと上層パッケージ１２Ａとの間における電気的特性の向上を図ることができる。
柱状部材１３Ａの下端部は、下層パッケージ１１Ａに形成された上部電極１８にはんだを用いて接合される（この接合部分をはんだ接合部２７という）。また、柱状部材１３Ａの上端部は、上層パッケージ１２Ａに形成された下部電極３７にはんだを用いて接合される（この接合部分をはんだ接合部４７という）。これにより、柱状部材１３Ａ及びはんだ接合部２７，４７よりなる接続部により、上層パッケージ１２Ａは下層パッケージ１１Ａの上部に積層された構成となる。
上記のように本実施例に係る積層型パッケージ１０Ａは、柱状部材１３Ａを用いて下層パッケージ１１Ａ上に上層パッケージ１２Ａを積層する構成としている。この柱状部材１３Ａの直径（断面における直径）は、下層パッケージ１１Ａと上層パッケージ１２Ａとの離間距離に影響を受けることはなく、上層パッケージ１２Ａを支持しうる機械的強度からのみ決定することができる。
よって、下層パッケージ１１Ａと上層パッケージ１２Ａとの離間距離を大きくしても、従来において接続部として用いられていた積層用はんだボール１１３に比べ、本実施例で用いている柱状部材１３Ａはその直径を小さくすることができる。これにより、隣接する柱状部材１３Ａ間のピッチを狭ピッチ化することが可能となり、また上部電極１８及び下部電極３７の小面積化を図ることができるため、配線の高密度化、配線ルールの自由度の向上、及び積層型パッケージ１０Ａの小型化を図ることができる。また、下層パッケージ１１Ａと上層パッケージ１２Ａとの間にアンダーフィル樹脂を設ける必要が無くなり、部品点数の削減及び低コスト化を図ることも可能となる。
また、柱状部材１３Ａを弾性変形可能な構成或いは材料より形成することとしてもよい。この構成した場合には、下層パッケージ１１Ａ或いは上層パッケージ１２Ａの何れか一方に外力印加或いは応力発生が生じた場合、この外力や応力は柱状部材１３Ａが弾性変形することにより吸収され、他方のパッケージに伝達することを防止できる。よって、この構成とすることにより、外力及び応力に強い信頼性の高い積層型パッケージを実現することができる。
尚、上記した実施例では、柱状部材１３Ａを断面円形の円柱形状のものを用いた例を示したが、柱状部材１３Ａはこれに限定されるものではなく、断面矩形状、三角形状等の他の形状することも可能である。また、柱状部材１３Ａの断面積や長さを調整することにより、強度や弾性の度合いを変更することとしてもよい。更に、柱状部材１３Ａは必ずしも直線形状である必要はなく、例えば上記した弾性変形可能な構成とするために柱状部材１３Ａに湾曲部分を形成する等の構成としてもよい。
また、本実施例においてもはんだ接合部２７，４７として「はんだ」を用いているが、このはんだ接合部２７，４７は柱状部材１３Ａを各電極１８，３７に固定できる量であれば足る。よって、柱状部材１３Ａの各電極１８，３７への接合に「はんだ」を用いても、これによって従来のように高密度化や大型化が生じるものではない。
続いて、上記構成とされた積層型パッケージ１０Ａの製造方法について説明する。図２は、積層型パッケージ１０Ａの製造方法を製造手順に沿って示す図である。尚、図２において、図１に示した構成と同一構成については同一符号を付してその説明を省略する。
積層型パッケージ１０Ａを製造するには、先ず図２（Ａ）に示すように、別工程で製造された下層パッケージ１１Ａと上層パッケージ１２Ａを用意する。
続いて、図２（Ｂ）に示すように、下層基板１４Ａの上部電極１８にはんだ接合部２７となるはんだクリーム２７ａを配設すると共に、上層基板１５Ａの下部電極３７にもはんだ接合部４７となるはんだクリーム４７ａを配設する。そして、このはんだクリーム２７ａ，４７ａのいずれか一方に柱状部材１３Ａを配設する（配設工程）。図２（Ｂ）に示す例では、上層基板１５Ａに設けられたはんだクリーム４７ａに柱状部材１３Ａを装着している。
上記の配設工程が終了すると、続いて下層パッケージ１１Ａ上に上層パッケージ１２Ａを搭載する。この際、上記のようにして上層基板１５Ａに配設された柱状部材１３Ａが、下層基板１４Ａに配設されているはんだクリーム２７ａ内に挿入されるよう装着する。これにより、上層パッケージ１２Ａは下層パッケージ１１Ａ上に、柱状部材１３Ａ及びはんだクリーム２７ａ，４７ａを介して仮装着された状態となる。
尚、はんだクリーム２７ａ，４７ａはペースト状であり、軟性を有している。よって、上層パッケージ１２Ａが重い場合には、下層パッケージ１１Ａ上において上層パッケージ１２Ａが不安定となるおそれがある。この場合には、後述するリフロー処理後まで治具を用いて下層パッケージ１１Ａ上に上層パッケージ１２Ａを支持する構成としてもよい。
上記のように下層パッケージ１１Ａ上に上層パッケージ１２Ａが仮装着されると、この状態で下層パッケージ１１Ａ及び上層パッケージ１２Ａをリフロー炉に入れリフロー処理が行われる。これにより、クリーム２７ａ，４７ａに含有されている「はんだ」が溶融すると共に揮発成分が除去され、柱状部材１３Ａははんだ接合部２７により上部電極１８に接合されると共にはんだ接合部４７により下部電極３７に接合される（接合工程）。
上記のように、本実施例による製造方法によれば、効率よく簡単に積層型パッケージ１０Ａを製造することが可能となる。尚、接合工程が終了した後、下部電極１７に対してはんだボール１６の形成工程が実施されるが、これは周知の方法を用いて行われるため、その説明は省略する。
続いて、本発明の他の実施例について説明する。図３及び図４は第２実施例である積層型パッケージ１０Ｂ及びその製造方法を説明するための図であり、図５及び図６は第３実施例である積層型パッケージ１０Ｃ及びその製造方法を説明するための図である。尚、図３乃至図６において、図１及び図２に示した構成と対応する構成については同一符号を付し、その説明を省略するものとする。
図３に示す第２実施例に係る積層型パッケージ１０Ｂは、下層パッケージ１１Ｂに複数（本実施例では２個）の半導体素子２０，２１を積層した構成としたことを特徴とするものである。
この下層パッケージ１１Ｂは、下層基板１４Ｂの上面に半導体素子２０と半導体素子２１をスペーサ３１を介して積層した構成とされている。また、各半導体素子２０，２１と下層基板１４Ｂは、ワイヤ２５，２６により電気的に接続された構成とされている。
また、封止樹脂５０は各半導体素子２０，２１及びワイヤ２５，２６を封止するよう形成されている。この封止樹脂５０の形成範囲は、各半導体素子２０，２１及びワイヤ２５，２６の形成領域に限定されており、柱状部材１３Ｂが配設される上部電極１８は外部に露出するよう構成されている。
一方、上層基板１５Ｂには、本実施例では１個の半導体素子４０のみが配設された構成とされている。この半導体素子４０は、バンプ４２を用いて上部電極３８にフリップチップ接合されている。
ところで、本実施例のように、積層型パッケージ１０Ｂとして、下層となる下層パッケージ１１Ｂに複数の半導体素子２０，２１を積層する必要が生じることがある。この構成では、下層となる下層基板１４Ｂに複数の半導体素子２０，２１が積層されるため、下層パッケージ１１Ｂ全体としての高さが高くなってしまう。特に、本実施例のように半導体素子２０，２１と下層基板１４Ｂをワイヤ２５，２６により接続する構成では、このワイヤ２５，２６を封止するように封止樹脂５０が形成されるため、更に下層パッケージ１１Ｂの高さが高くなってしまう（以下、この現象を高背化という）。
従って、下層パッケージ１１Ｂがこのように高背化した構成では、これに上層パッケージ１２Ｂを積層した場合、必然的に下層基板１４Ｂと上層基板１５Ｂとの離間距離が大きくなってしまう。よって、従来では高背化するパッケージを上層パッケージとし、低いパッケージを下層パッケージとすることが行われていた。
しかし、このように限定されると、積層型パッケージ（システムインパッケージ）の回路構成の自由度が阻害され、所望の電気的特性を得ることができない等の問題が生じる。また、所望の電気的特性を得るために高背化したパッケージを下層パッケージとした場合には、積層型パッケージが大型化してしまう。
これに対し、本実施例では、接続部として柱状部材１３Ｂとはんだ接合部２７，４７を用いている。このため、高背化したパッケージを下層パッケージ１１Ｂとすることができ、所望の電気的特性を得つつ、積層型パッケージ１０Ｂの小型化を図ることができる。
図４は、上記した積層型パッケージ１０Ｂの製造方法を示している。同図に示すように、本実施例に係る積層型パッケージ１０Ｂは、図２を用いて説明した積層型パッケージ１０Ａの製造方法と、略同一の工程を実施することにより製造することができる。よって、下層パッケージ１１Ｂを高背化しても、効率よく簡単に積層型パッケージ１０Ｂを製造することができる。
図５は、第３実施例に係る積層型パッケージ１０Ｃを示している。この積層型パッケージ１０Ｃは、接続部を構成する柱状部材１３Ｃの上端部或いは下端部の少なくとも一方を上層又は下層基板に形成された挿通孔に挿入した構成としたことを特徴とするものである。
本実施例では、柱状部材１３Ｃの上端部をはんだ接合部４７を用いて上層パッケージ１２Ｃ（上層基板１５Ｃ）の下部電極３７に接合すると共に、１３Ｃの下端部を下層パッケージ１１Ｃ（下層基板１４Ｃ）に形成された挿通孔２９に挿入した構成としたことを特徴としている。
また、下層基板１４Ｃの挿通孔２９には電極５５が形成されており、柱状部材１３Ｃは挿通孔２９に挿入されることにより、この電極５５と電気的に接続する構成とされている。この電極５５は、スルーホールやビアにより形成しても、また別個にコンタクト部品を配設する構成としてもよい。
本実施例の構成とすることにより、柱状部材１３Ｃはその一部を下層基板１４Ｃに形成された挿通孔２９に挿入した状態で保持されるため、柱状部材１３Ｃを下層パッケージ１１Ｃに強固に固定することができる。よって、柱状部材１３Ｃによる下層パッケージ１１Ｃに対する上層パッケージ１２Ｃの支持を確実に行うことができ、積層型パッケージ１０Ｃの信頼性をより高めることができる。
尚、上記した実施例では下層パッケージ１１Ｃにのみ柱状部材１３Ｃを挿入する挿通孔２９を形成する構成を示したが，上層パッケージ１２Ｃに柱状部材１３Ｃを挿入する挿通孔を形成しても、また各パッケージ１１Ｃ，１２Ｃの双方に挿通孔を形成する構成としもよい。また、柱状部材１３Ｃと電極５５との電気的及び機械的接合を確実にするために、柱状部材１３Ｃと電極５５とを基板表面においてはんだ付けする構成としてもよい。
続いて、上記構成とされた積層型パッケージ１０Ｃの製造方法について説明する。
積層型パッケージ１０Ｃを製造するには、先ず図６（Ａ）に示すように、別工程で製造された下層パッケージ１１Ｃと上層パッケージ１２Ｃを用意する。この際、下層パッケージ１１Ｃの柱状部材１３Ｃが配設される位置には、予め電極５５を有した挿通孔２９が形成されている。
続いて、上層基板１５Ｃの下部電極３７にはんだ接合部４７となるはんだクリーム４７ａを配設し、このはんだクリーム４７ａに柱状部材１３Ｃを配設（仮止め）する。本実施例では、このようにはんだクリーム４７ａに柱状部材１３Ｃが仮止めされ後、上層パッケージ１２Ｃをリフロー炉に装着してリフロー処理を実施する。これにより、クリーム４７ａに含有されている「はんだ」が溶融すると共に揮発成分が除去され、柱状部材１３Ｃははんだ接合部４７により下部電極３７に接合される。
上記のように柱状部材１３Ｃが上層基板１５Ｃ（下部電極３７）に接合されると、図６（Ｂ）に示すように、上層パッケージ１２Ｃは柱状部材１３Ｃが挿通孔２９と対向するよう下層パッケージ１１Ｃの上部に位置決めされる。
続いて、図６（Ｃ）に示すように、上層パッケージ１２Ｃが下層パッケージ１１Ｃ上に搭載される。この際、上層基板１５Ｃに配設された柱状部材１３Ｃが、下層基板１４Ｃに形成されている挿通孔２９内に挿入されるよう装着する。これにより、上層パッケージ１２Ｃは下層パッケージ１１Ｃ上に積層された状態となる。尚、この積層処理が終了した後、下部電極１７に対してはんだボール１６の形成工程が実施される。
上記のように、本実施例の製造方法によれば、柱状部材１３Ｃを挿通孔２９に挿入することにより、より信頼性の向上を図ることができる積層型パッケージ１０Ｃを効率よく簡単に製造することができる。
尚、上記した実施例では接続部として柱状部材１３Ａ〜１３Ｃを用いた例を示したが、接続部材は必ずしも柱状部材を用いる必要はなく、例えばワイヤーボンディング装置により下部電極にボンディングワイヤを接合し、これよりワイヤを上方に繰り出した後に切断することにより、ワイヤにより接続部材を構成することとしてもよい。
図１は、本発明の第１実施例である半導体装置を示す断面図である。 図２は、第１実施例である半導体装置の製造方法を説明するための図である。 図３は、本発明の第２実施例である半導体装置を示す断面図である。 図４は、第２実施例である半導体装置の製造方法を説明するための図である。 図５は、本発明の第３実施例である半導体装置を示す断面図である。 図６は、第３実施例である半導体装置の製造方法を説明するための図である。 従来の一例であるシステムインパッケージの断面図である。
符号の説明
１０Ａ〜１０Ｃ 積層型パッケージ
１１Ａ〜１１Ｃ 下層パッケージ
１２Ａ〜１２Ｃ 上層パッケージ
１３Ａ〜１３Ｃ 柱状部材
１４Ａ〜１４Ｃ 下層基板
１５Ａ〜１５Ｃ 上層基板
１６ はんだボール
１７，３７ 下部電極
１８，３８ 上部電極
２０，２１，４０，４１ 半導体素子
２５，２６，４５，４６ ワイヤ
２７，４７ はんだ接合部
２８ 表面膜
２９ 挿通孔

Claims (5)

  1. 基板に電子素子が搭載された複数のパッケージを、接続部を用いて電気的に接続しつつ積層してなる積層型パッケージにおいて、
    前記積層型パッケージは、
    上層基板の両面にソルダーレジストが形成され、前記ソルダーレジストの開口部から露出するように電極が設けられ、
    前記上層基板の一方の面には半導体素子が実装され、前記半導体素子は前記上層基板の同一面に形成された電極と電気的に接続され、
    前記上層基板の他方の面に形成された電極上にはんだ接合部が設けられた上層パッケージと、
    下層基板の両面にソルダーレジストが形成され、前記ソルダーレジストの開口部から露出するように電極が設けられ、
    前記下層基板の一方の面には半導体素子が実装され、前記半導体素子は前記下層基板の同一面に形成された電極と電気的に接続され、
    前記下層基板は下層基板を厚さ方向に貫通して形成された挿通孔を有し、
    前記挿通孔には電極が形成され、
    前記下層基板の他方の面の電極、前記挿通孔には、はんだボールが形成された下層パッケージと、を有しており、
    前記上層パッケージと前記下層パッケージとは、柱状部材を用いて積層されており、
    前記柱状部材の上端部は前記はんだ接合部と接続され、下端部は前記挿通孔に形成された前記電極と電気的に接続していることを特徴とする積層型パッケージ。
  2. 前記柱状部材は、銅製のピンであり、その表面に金メッキの表面膜が施されていることを特徴とする請求項１記載の積層型パッケージ。
  3. 前記柱状部材は、弾性変形可能な材料よりなることを特徴とする請求項１又は２記載の積層型パッケージ。
  4. 前記柱状部材と前記貫通孔に形成された前記電極との接続において、前記下層基板の一方の面の表面にはんだが設けられていることを特徴とする請求項１乃至３いずれか一項に記載の積層型パッケージ。
  5. 基板に電子素子が搭載された複数のパッケージを、接続部を用いて電気的に接続しつつ積層する積層型パッケージの製造方法であって、
    上層基板の両面にソルダーレジストが形成され、前記ソルダーレジストの開口部から露出するように電極が設けられ、
    前記上層基板の一方の面には半導体素子が実装され、前記半導体素子は前記上層基板の同一面に形成された電極と電気的に接続されている上層パッケージを形成する工程と、
    下層基板の両面にはソルダーレジストが形成され、前記ソルダーレジストの開口部から露出するように電極が設けられ、
    前記下層基板の一方の面には半導体素子が実装され、前記半導体素子は前記下層基板の同一面に形成された電極と電気的に接続され、
    前記下層基板は下層基板を厚さ方向に貫通して形成された挿通孔を有しており、
    前記挿通孔には電極が形成されている下層パッケージを形成する工程と、
    前記上層基板の他方の面のはんだ接合部に前記柱状部材を配設する配設工程と、
    前記柱状部材を前記下層パッケージの挿通孔に挿入することにより前記下層パッケージ上に前記上層パッケージが支持されるよう積層し、該柱状部材と前記下層パッケージとを接合する接合工程と
    前記下層基板の他方の面の電極、前記挿通孔に、はんだボールを形成する工程と、
    を有することを特徴とする積層型パッケージの製造方法。
JP2006336276A 2006-12-13 2006-12-13 積層型パッケージ及びその製造方法 Active JP4917874B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006336276A JP4917874B2 (ja) 2006-12-13 2006-12-13 積層型パッケージ及びその製造方法
KR1020070126611A KR101376264B1 (ko) 2006-12-13 2007-12-07 적층형 패키지 및 그 제조 방법
US11/953,365 US7928557B2 (en) 2006-12-13 2007-12-10 Stacked package and method for manufacturing the package
TW096147601A TWI466265B (zh) 2006-12-13 2007-12-13 積層型封裝體及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006336276A JP4917874B2 (ja) 2006-12-13 2006-12-13 積層型パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008147598A JP2008147598A (ja) 2008-06-26
JP4917874B2 true JP4917874B2 (ja) 2012-04-18

Family

ID=39526128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006336276A Active JP4917874B2 (ja) 2006-12-13 2006-12-13 積層型パッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US7928557B2 (ja)
JP (1) JP4917874B2 (ja)
KR (1) KR101376264B1 (ja)
TW (1) TWI466265B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5525793B2 (ja) * 2009-10-19 2014-06-18 パナソニック株式会社 半導体装置
TWI451546B (zh) * 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8981559B2 (en) 2012-06-25 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US9378982B2 (en) * 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
JP2015015302A (ja) * 2013-07-03 2015-01-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
DE102013217301A1 (de) * 2013-08-30 2015-03-05 Robert Bosch Gmbh Bauteil
US9659891B2 (en) * 2013-09-09 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a boundary structure, a package on package structure, and a method of making
TWI646639B (zh) * 2013-09-16 2019-01-01 Ｌｇ伊諾特股份有限公司 半導體封裝
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
KR102212827B1 (ko) * 2014-06-30 2021-02-08 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN107534027B (zh) * 2015-06-15 2021-08-17 索尼公司 半导体装置、电子设备和制造方法
US10276548B2 (en) 2016-09-14 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having dummy connectors and methods of forming same
US20200335443A1 (en) * 2019-04-17 2020-10-22 Intel Corporation Coreless architecture and processing strategy for emib-based substrates with high accuracy and high density

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2548602B2 (ja) * 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US6195268B1 (en) * 1997-06-09 2001-02-27 Floyd K. Eide Stacking layers containing enclosed IC chips
JPH118474A (ja) 1997-06-16 1999-01-12 Nec Corp 多層基板の製造方法
US5956233A (en) * 1997-12-19 1999-09-21 Texas Instruments Incorporated High density single inline memory module
JPH11284029A (ja) * 1998-03-27 1999-10-15 Denso Corp 電子部品の実装構造
JP2001144399A (ja) * 1999-11-17 2001-05-25 Sony Corp 基板間接続部材、電子回路基板、電子回路装置及び電子回路装置の製造方法
JP2002076240A (ja) * 2000-08-23 2002-03-15 Sony Corp 半導体集積回路装置及びその製造方法
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2006066729A (ja) * 2004-08-27 2006-03-09 Toshiba Corp 回路基板モジュールとその製造方法
US7215030B2 (en) * 2005-06-27 2007-05-08 Advanced Micro Devices, Inc. Lead-free semiconductor package
US7759782B2 (en) * 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7358603B2 (en) * 2006-08-10 2008-04-15 Che-Yu Li & Company, Llc High density electronic packages

Also Published As

Publication number Publication date
TWI466265B (zh) 2014-12-21
KR101376264B1 (ko) 2014-03-24
TW200828565A (en) 2008-07-01
US20080142944A1 (en) 2008-06-19
US7928557B2 (en) 2011-04-19
JP2008147598A (ja) 2008-06-26
KR20080055642A (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
JP4917874B2 (ja) 積層型パッケージ及びその製造方法
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
JP5341337B2 (ja) 半導体装置及びその製造方法
US6596560B1 (en) Method of making wafer level packaging and chip structure
KR101153693B1 (ko) 반도체 장치
WO1998040915A1 (fr) Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
KR100606295B1 (ko) 회로 모듈
US8450825B2 (en) Semiconductor package
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
TWI782950B (zh) 半導體裝置
JP2009238854A (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
US8097950B2 (en) Semiconductor device and electronic component module using the same
CN105556662A (zh) 具有由延伸经过囊封件的连接器耦接的堆叠端子的微电子组件
JP2006202997A (ja) 半導体装置およびその製造方法
JP4606783B2 (ja) 半導体装置
JP2008277691A (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2008270446A (ja) 積層型半導体装置とその製造方法
JP4894159B2 (ja) 半導体装置及びその製造方法
JP2009218390A (ja) 半導体装置およびその製造方法
JP5098220B2 (ja) インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ
JP4135616B2 (ja) 半導体モジュールの製造方法
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JPH11121528A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4917874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150