JP2515671Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2515671Y2 JP2515671Y2 JP1990115192U JP11519290U JP2515671Y2 JP 2515671 Y2 JP2515671 Y2 JP 2515671Y2 JP 1990115192 U JP1990115192 U JP 1990115192U JP 11519290 U JP11519290 U JP 11519290U JP 2515671 Y2 JP2515671 Y2 JP 2515671Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating frame
- metal base
- package
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は半導体素子，特に半導体集積回路素子を収容
するための半導体素子収納用パッケージの改良に関する
ものである。
するための半導体素子収納用パッケージの改良に関する
ものである。
（従来技術及びその課題） 近年、情報処理装置の高性能化に伴いそれを構成する
半導体素子も高密度化、高集積化が急激に進んでいる。
そのため半導体素子は作動時に発生する単位面積、単位
体積あたりの発熱量が増大し、半導体素子を正常、且つ
安定に作動させるためにはその熱をいかに効率的に除去
するかが課題となっている。
半導体素子も高密度化、高集積化が急激に進んでいる。
そのため半導体素子は作動時に発生する単位面積、単位
体積あたりの発熱量が増大し、半導体素子を正常、且つ
安定に作動させるためにはその熱をいかに効率的に除去
するかが課題となっている。
従来、半導体素子の発生する熱の除去方法としては一
般に上面中央部に半導体素子が載置される載置部を有す
る銅−タングステン合金から成る金属基体上に、前記載
置部を囲繞するようにしてアルミナセラミックスから成
る絶縁枠体を銀ロウ等のロウ材を介し取着した構造の半
導体素子収納用パッケージを準備し、金属基体の半導体
素子載置部に半導体素子を載置固定して半導体素子から
発生される熱を金属基体に吸収させるとともに該吸収し
た熱を大気中に放出することによって行われている。
般に上面中央部に半導体素子が載置される載置部を有す
る銅−タングステン合金から成る金属基体上に、前記載
置部を囲繞するようにしてアルミナセラミックスから成
る絶縁枠体を銀ロウ等のロウ材を介し取着した構造の半
導体素子収納用パッケージを準備し、金属基体の半導体
素子載置部に半導体素子を載置固定して半導体素子から
発生される熱を金属基体に吸収させるとともに該吸収し
た熱を大気中に放出することによって行われている。
尚、前記絶縁枠体には金属配線層が埋設されており、
該金属配線層を介して内部に収容する半導体素子の各電
極を外部の電気回路に電気的に接続し得るようになって
いる。
該金属配線層を介して内部に収容する半導体素子の各電
極を外部の電気回路に電気的に接続し得るようになって
いる。
しかしながら、近時、半導体素子は信号の伝播速度の
高速化が急激に進み、該半導体素子を上記従来の半導体
素子収納用パッケージに収容した場合、次のような欠点
を招来する。
高速化が急激に進み、該半導体素子を上記従来の半導体
素子収納用パッケージに収容した場合、次のような欠点
を招来する。
即ち、半導体素子収納用パッケージの絶縁枠体を構成
するアルミナセラミックスはその誘電率が９〜10（室温
1MHz）と高いため、絶縁枠体に埋設した金属配線層を伝
わる信号の伝播速度が極めて遅いものとなり、信号の高
速伝播を要求する半導体素子はその収容が不可となって
しまう。
するアルミナセラミックスはその誘電率が９〜10（室温
1MHz）と高いため、絶縁枠体に埋設した金属配線層を伝
わる信号の伝播速度が極めて遅いものとなり、信号の高
速伝播を要求する半導体素子はその収容が不可となって
しまう。
そこで上記欠点を解消するために半導体素子収納用パ
ッケージの絶縁枠体をアルミナセラミックスに代えて誘
電率が6.3と低いムライト質焼結体を用いることが考え
られる。
ッケージの絶縁枠体をアルミナセラミックスに代えて誘
電率が6.3と低いムライト質焼結体を用いることが考え
られる。
しかしながら、このムライト質焼結体を半導体素子収
納用パッケージの絶縁枠体として使用するとムライト質
焼結体の熱膨張係数が4.0〜4.5×10-6／℃であるのに対
し、銅−タングステン合金から成る金属基体の熱膨張係
数は6.0×10-6／℃であり、両者の熱膨張係数が大きく
相違する。そのためこの絶縁枠体を金属基体上にロウ材
を介し取着した場合、前記金属基体と絶縁枠体との間に
は両者の熱膨張係数の相違に起因して大きな熱応力が発
生し、該熱応力によって絶縁枠体が金属基体より剥がれ
てしまうという欠点を誘発する。
納用パッケージの絶縁枠体として使用するとムライト質
焼結体の熱膨張係数が4.0〜4.5×10-6／℃であるのに対
し、銅−タングステン合金から成る金属基体の熱膨張係
数は6.0×10-6／℃であり、両者の熱膨張係数が大きく
相違する。そのためこの絶縁枠体を金属基体上にロウ材
を介し取着した場合、前記金属基体と絶縁枠体との間に
は両者の熱膨張係数の相違に起因して大きな熱応力が発
生し、該熱応力によって絶縁枠体が金属基体より剥がれ
てしまうという欠点を誘発する。
（考案の目的） 本考案の上記諸欠点に鑑み案出されたもので、その目
的は金属基体に絶縁枠体を強固に取着させ、信号の伝播
速度が速く、発熱量が大きい半導体素子を収容すること
が可能な半導体素子収納用パッケージを提供することに
ある。
的は金属基体に絶縁枠体を強固に取着させ、信号の伝播
速度が速く、発熱量が大きい半導体素子を収容すること
が可能な半導体素子収納用パッケージを提供することに
ある。
（課題を解決するための手段） 本考案は上面中央部に半導体素子が載置される載置部
を有する金属基体に、前記載置部を囲繞するようにして
絶縁枠体を取着して成る半導体素子収納用パッケージに
おいて、前記金属基体をタングステンで、絶縁枠体をム
ライト質焼結体で形成したことを特徴とするものであ
る。
を有する金属基体に、前記載置部を囲繞するようにして
絶縁枠体を取着して成る半導体素子収納用パッケージに
おいて、前記金属基体をタングステンで、絶縁枠体をム
ライト質焼結体で形成したことを特徴とするものであ
る。
（実施例） 次に本考案を添付図面に基づき詳細に説明する。
第１図は本考案の半導体素子収納用パッケージの一実
施例を示す断面図であり、１は金属基体、２は絶縁枠体
である。
施例を示す断面図であり、１は金属基体、２は絶縁枠体
である。
前記金属基体１はその上面中央部に半導体素子が載置
される凸状の載置部1aが設けてあり、該凸状載置部1a上
には半導体素子３が接着材を介し取着される。
される凸状の載置部1aが設けてあり、該凸状載置部1a上
には半導体素子３が接着材を介し取着される。
前記金属基体１はタングステン（Ｗ）から成り、該タ
ングステンはその熱伝導率が150W/m・ｋと高く、熱を伝
導し易い金属であることから金属基体１上に半導体素子
３を載置固定した場合、金属基体１は半導体素子３が発
生する熱を吸収するとともに該吸収した熱を大気中に良
好に放出させることができ、その結果、半導体素子３を
常に低温となし、半導体素子３を長期間にわたり正常、
且つ安定に作動させることが可能となる。
ングステンはその熱伝導率が150W/m・ｋと高く、熱を伝
導し易い金属であることから金属基体１上に半導体素子
３を載置固定した場合、金属基体１は半導体素子３が発
生する熱を吸収するとともに該吸収した熱を大気中に良
好に放出させることができ、その結果、半導体素子３を
常に低温となし、半導体素子３を長期間にわたり正常、
且つ安定に作動させることが可能となる。
また前記金属基体１を構成するタングステンはその熱
膨張係数が約4.5×10-6／℃であり、後述する絶縁枠体
２の熱膨張係数と近似することから金属基体１上に絶縁
枠体２を銀ロウ等のロウ材を介し取着したとしても両者
間には熱膨張係数の相違に起因した熱応力が発生するこ
とは殆どなく、金属基体１と絶縁枠体２との取着強度を
極めて強固なものとなすことができる。
膨張係数が約4.5×10-6／℃であり、後述する絶縁枠体
２の熱膨張係数と近似することから金属基体１上に絶縁
枠体２を銀ロウ等のロウ材を介し取着したとしても両者
間には熱膨張係数の相違に起因した熱応力が発生するこ
とは殆どなく、金属基体１と絶縁枠体２との取着強度を
極めて強固なものとなすことができる。
尚、前記タングステンから成る金属基体１は例えば、
タングステン粉末を約3000℃の温度で加熱溶融させてイ
ンゴットを作るとともに該インゴットを従来周知の圧延
加工法により板状となすことによって製作される。
タングステン粉末を約3000℃の温度で加熱溶融させてイ
ンゴットを作るとともに該インゴットを従来周知の圧延
加工法により板状となすことによって製作される。
前記金属基体１の上面外周端には該金属基体１の上面
に設けた凸状の載置部1aを囲繞するようにして絶縁枠体
２がロウ付け取着されており、金属基体１と絶縁枠体２
とで半導体素子３を収容するための空所が内部に形成さ
れる。
に設けた凸状の載置部1aを囲繞するようにして絶縁枠体
２がロウ付け取着されており、金属基体１と絶縁枠体２
とで半導体素子３を収容するための空所が内部に形成さ
れる。
前記金属基体１に取着される絶縁枠体２はムライト質
焼結体から成り、例えばムライト（3Al2O3・2SiO2）、
シリカ（SiO2）、マグネシア（MgO）、カルシア（CaO）
等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥
漿状となすとともにこれをドクターブレード法を採用す
ることによってグリーンシート（生シート）を形成し、
しかる後、前記グリーンシートに適当な打ち抜き加工を
施すとともに複数枚積層し、約1400〜1800℃の高温で焼
成することによって製作される。
焼結体から成り、例えばムライト（3Al2O3・2SiO2）、
シリカ（SiO2）、マグネシア（MgO）、カルシア（CaO）
等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥
漿状となすとともにこれをドクターブレード法を採用す
ることによってグリーンシート（生シート）を形成し、
しかる後、前記グリーンシートに適当な打ち抜き加工を
施すとともに複数枚積層し、約1400〜1800℃の高温で焼
成することによって製作される。
尚、前記絶縁枠体２はその下面にタングステン、モリ
ブデン等の金属粉末から成るメタライズ金属層４が被着
形成されており、該メタライズ金属層４と絶縁基体１の
上面とを銀ロウ等のロウ材５を介しロウ付けすることに
よって金属基体１上に取着される。この場合、絶縁枠体
２を構成するムライト質焼結体はその熱膨張係数が4.0
乃至4.5×10-6／℃であり、金属基体１の熱膨張係数と
近似することから金属基体１上に絶縁枠体２を銀ロウ等
のロウ材を介して取着したとしても両者間には熱膨張係
数の相違に起因した熱応力が発生することは殆どなく、
絶縁枠体２を金属基体１に極めて強固に取着することが
可能となる。
ブデン等の金属粉末から成るメタライズ金属層４が被着
形成されており、該メタライズ金属層４と絶縁基体１の
上面とを銀ロウ等のロウ材５を介しロウ付けすることに
よって金属基体１上に取着される。この場合、絶縁枠体
２を構成するムライト質焼結体はその熱膨張係数が4.0
乃至4.5×10-6／℃であり、金属基体１の熱膨張係数と
近似することから金属基体１上に絶縁枠体２を銀ロウ等
のロウ材を介して取着したとしても両者間には熱膨張係
数の相違に起因した熱応力が発生することは殆どなく、
絶縁枠体２を金属基体１に極めて強固に取着することが
可能となる。
前記絶縁枠体２はその内部にモリブデン、タングステ
ン等の金属粉末から成る配線層６が埋設してあり、該配
線層６は半導体素子３の電極を外部リードピン７に接続
する作用を為し、その一端に外部リードピン７が、また
他端には半導体素子３の電極に接続されたボンディング
ワイヤ８が取着される。
ン等の金属粉末から成る配線層６が埋設してあり、該配
線層６は半導体素子３の電極を外部リードピン７に接続
する作用を為し、その一端に外部リードピン７が、また
他端には半導体素子３の電極に接続されたボンディング
ワイヤ８が取着される。
前記絶縁枠体２はそれを構成するムライト質焼結体の
誘電率が6.3（室温1MHz）と低いことから絶縁枠体２に
埋設した配線層６を伝わる電気信号の伝播速度を極めて
速いものと成すことができ、これによってパッケージ内
に信号の伝播速度が速い高速駆動を行う半導体素子の収
容も可能となる。
誘電率が6.3（室温1MHz）と低いことから絶縁枠体２に
埋設した配線層６を伝わる電気信号の伝播速度を極めて
速いものと成すことができ、これによってパッケージ内
に信号の伝播速度が速い高速駆動を行う半導体素子の収
容も可能となる。
また前記絶縁枠体２に埋設した配線層６に取着される
外部リードピン７は内部に収容する半導体素子３の各電
極を外部回路に電気的に接続する作用を為し、コバール
（Fe-Ni-Co合金）や42Alloy（Fe-Ni合金）等の金属をピ
ン状に成したものが使用される。
外部リードピン７は内部に収容する半導体素子３の各電
極を外部回路に電気的に接続する作用を為し、コバール
（Fe-Ni-Co合金）や42Alloy（Fe-Ni合金）等の金属をピ
ン状に成したものが使用される。
尚、前記外部リードピン７の外表面にニッケル（N
i）、金（Au）等から成る良導電性で、且つ耐蝕性に優
れた金属を従来周知のメッキ法より2.0乃至10.0μｍの
厚みに層着させておくと、外部リードピン７と外部回路
との電気的接続が良好となり、また外部リードピン７の
酸化腐食が有効に防止される。従って、外部リードピン
７の外表面にはニッケル、金等から成る良導電性で、且
つ耐蝕性に優れた金属を2.0乃至10.0μｍの厚みに層着
させておくことが好ましい。
i）、金（Au）等から成る良導電性で、且つ耐蝕性に優
れた金属を従来周知のメッキ法より2.0乃至10.0μｍの
厚みに層着させておくと、外部リードピン７と外部回路
との電気的接続が良好となり、また外部リードピン７の
酸化腐食が有効に防止される。従って、外部リードピン
７の外表面にはニッケル、金等から成る良導電性で、且
つ耐蝕性に優れた金属を2.0乃至10.0μｍの厚みに層着
させておくことが好ましい。
かくして本考案の半導体素子収納用パッケージによれ
ば、絶縁枠体２が取着された金属基体１の凸状載置部1a
上に半導体素子３を載置固定し、半導体素子３の各電極
をボンディングワイヤ８を介して配線層６に接続すると
ともに蓋体９を絶縁枠体２の上面に封止材を介して取着
することによって最終製品としての半導体装置となる。
ば、絶縁枠体２が取着された金属基体１の凸状載置部1a
上に半導体素子３を載置固定し、半導体素子３の各電極
をボンディングワイヤ８を介して配線層６に接続すると
ともに蓋体９を絶縁枠体２の上面に封止材を介して取着
することによって最終製品としての半導体装置となる。
尚、本考案は上述の実施例に限定されるものではな
く、本考案の要旨を逸脱しない範囲であれば種々の変更
は可能であり、例えば金属基体１の外表面部に多数の凹
凸を設け、金属基体１の外表面積を1.5倍以上としてお
くと金属基体１が半導体素子の発生する熱をより良好に
大気中に放出することができ、また金属基体１の外表面
部にアルミナ、結晶質ガラス等の電気絶縁材料から成る
被覆層を被着させておくと金属基体１が外部回路の配線
導体や他の電子部品に接触した際、被覆層が金属基体１
を介して該金属基体１に載置固定されている半導体素子
に不要な電気が流れ、半導体素子を破壊するのを有効に
防止することができる。従って、金属基体１は内部に収
容する半導体素子が作動時に多量の熱を発生する際には
外表面部に凹凸を設け、また本考案の半導体収納用パッ
ケージを用いた半導体装置が搭載される外部回路に多数
の電子部品が近接して配置されている際には金属基体１
の外表面部に電気絶縁材料から成る被覆層を被着させて
おくことが好ましい。
く、本考案の要旨を逸脱しない範囲であれば種々の変更
は可能であり、例えば金属基体１の外表面部に多数の凹
凸を設け、金属基体１の外表面積を1.5倍以上としてお
くと金属基体１が半導体素子の発生する熱をより良好に
大気中に放出することができ、また金属基体１の外表面
部にアルミナ、結晶質ガラス等の電気絶縁材料から成る
被覆層を被着させておくと金属基体１が外部回路の配線
導体や他の電子部品に接触した際、被覆層が金属基体１
を介して該金属基体１に載置固定されている半導体素子
に不要な電気が流れ、半導体素子を破壊するのを有効に
防止することができる。従って、金属基体１は内部に収
容する半導体素子が作動時に多量の熱を発生する際には
外表面部に凹凸を設け、また本考案の半導体収納用パッ
ケージを用いた半導体装置が搭載される外部回路に多数
の電子部品が近接して配置されている際には金属基体１
の外表面部に電気絶縁材料から成る被覆層を被着させて
おくことが好ましい。
（考案の効果） 本考案の半導体素子収納用パッケージによれば、金属
基体を熱伝導率が150W/m.Kと高いタングステンで形成し
たことから金属基体に半導体素子が作動時に発生する熱
を吸収させるととも該吸収した熱を大気中に良好に放出
させるこができ、半導体素子を常に低温として半導体素
子を長期間にわたり正常、且つ安定に作動させることが
可能となる。
基体を熱伝導率が150W/m.Kと高いタングステンで形成し
たことから金属基体に半導体素子が作動時に発生する熱
を吸収させるととも該吸収した熱を大気中に良好に放出
させるこができ、半導体素子を常に低温として半導体素
子を長期間にわたり正常、且つ安定に作動させることが
可能となる。
また絶縁枠体を誘電率が6.3（室温1MHz）と低いムラ
イト質焼結体で形成したことから絶縁枠体に埋設させた
配線層を伝播する信号の速度を極めて速いものとなすこ
とができ、その結果、パッケージ内部に信号の伝播速度
が速い高速駆動を行う半導体素子を収容することも可能
となる。
イト質焼結体で形成したことから絶縁枠体に埋設させた
配線層を伝播する信号の速度を極めて速いものとなすこ
とができ、その結果、パッケージ内部に信号の伝播速度
が速い高速駆動を行う半導体素子を収容することも可能
となる。
更に前記金属基体を形成するタングステンと絶縁枠体
を形成するムライト質焼結体はその各々の熱膨張係数が
4.5×10-6／℃、4.0〜4.5×10-6／℃と近似することか
ら金属基体に絶縁枠体を銀ロウ等のロウ材を介して取着
したとしても両者間には熱膨張係数の相違に起因した熱
応力が発生することは殆どなく、該熱応力によって絶縁
枠体が金属基体より剥がれることもない。
を形成するムライト質焼結体はその各々の熱膨張係数が
4.5×10-6／℃、4.0〜4.5×10-6／℃と近似することか
ら金属基体に絶縁枠体を銀ロウ等のロウ材を介して取着
したとしても両者間には熱膨張係数の相違に起因した熱
応力が発生することは殆どなく、該熱応力によって絶縁
枠体が金属基体より剥がれることもない。
第１図は本考案にかかる半導体素子収納用パッケージの
一実施例を示す断面図である。 １……金属基体、1a……凸状載置部 ２……絶縁枠体
一実施例を示す断面図である。 １……金属基体、1a……凸状載置部 ２……絶縁枠体
フロントページの続き (56)参考文献 特開 昭59−56746（ＪＰ，Ａ) 特開 昭64−89350（ＪＰ，Ａ) 特開 昭61−220444（ＪＰ，Ａ)
Claims (1)
- 【請求項１】上面中央部に半導体素子が載置される載置
部を有する金属基体上に、前記載置部を囲繞し、且つ内
部に収容する半導体素子の電極を外部電気回路に接続す
るための複数個のメタライズ配線層を有する絶縁枠体を
ロウ付けして成る半導体素子収納用パッケージにおい
て、前記金属基体をタングステンで、絶縁枠体をムライ
ト質焼結体で形成したことを特徴とする半導体素子収納
用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990115192U JP2515671Y2 (ja) | 1990-10-31 | 1990-10-31 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990115192U JP2515671Y2 (ja) | 1990-10-31 | 1990-10-31 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0472639U JPH0472639U (ja) | 1992-06-26 |
| JP2515671Y2 true JP2515671Y2 (ja) | 1996-10-30 |
Family
ID=31862936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990115192U Expired - Lifetime JP2515671Y2 (ja) | 1990-10-31 | 1990-10-31 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515671Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5956746A (ja) * | 1982-09-24 | 1984-04-02 | Kyocera Corp | 半導体パツケ−ジ |
| JPS61220444A (ja) * | 1985-03-27 | 1986-09-30 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPS6489350A (en) * | 1987-09-29 | 1989-04-03 | Kyocera Corp | Package for containing semiconductor element |
-
1990
- 1990-10-31 JP JP1990115192U patent/JP2515671Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0472639U (ja) | 1992-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2515671Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2001102475A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JP3570837B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP2965223B2 (ja) | 放熱用複合基板 | |
| JP2740608B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0810952Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JPH11297909A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JPH05226514A (ja) | 半導体素子収納用パッケージ | |
| JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP3570852B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05152469A (ja) | 半導体素子収納用パツケージ | |
| JP2514908Y2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |