JP2515672Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2515672Y2 JP2515672Y2 JP1990115194U JP11519490U JP2515672Y2 JP 2515672 Y2 JP2515672 Y2 JP 2515672Y2 JP 1990115194 U JP1990115194 U JP 1990115194U JP 11519490 U JP11519490 U JP 11519490U JP 2515672 Y2 JP2515672 Y2 JP 2515672Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mounting portion
- convex mounting
- convex
- coating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は半導体素子、特に半導体集積回路素子を収容
するための半導体素子収納用パッケージの改良に関する
ものである。
するための半導体素子収納用パッケージの改良に関する
ものである。
（従来技術及びその課題） 近時、情報処理装置の高性能化、高速度化に伴い、そ
れを構成する半導体素子も高密度化、高集積化が急激に
進んでいる。そのため半導体素子の作動時における単位
面積、単位体積あたりの発熱量が増大し、半導体素子を
正常、且つ安定に作動させるためにはその熱をいかに効
率的に除去するかが課題となっている。
れを構成する半導体素子も高密度化、高集積化が急激に
進んでいる。そのため半導体素子の作動時における単位
面積、単位体積あたりの発熱量が増大し、半導体素子を
正常、且つ安定に作動させるためにはその熱をいかに効
率的に除去するかが課題となっている。
従来、半導体素子の発生する熱の除去方法としては第
２図に示すように上面中央部に半導体素子13が載置され
る凸状の載置部11aを有する金属基体11上に、前記凸状
載置部11aを囲繞するようにして絶縁枠体12をロウ付け
取着した構造の半導体素子収納用パッケージを準備し、
金属基体11に設けた凸状の載置部11aに半導体素子13を
載置して半導体素子13から発生される熱を金属基体11に
吸収させるとともに該吸収した熱を大気中に放出するこ
とによって行われている。
２図に示すように上面中央部に半導体素子13が載置され
る凸状の載置部11aを有する金属基体11上に、前記凸状
載置部11aを囲繞するようにして絶縁枠体12をロウ付け
取着した構造の半導体素子収納用パッケージを準備し、
金属基体11に設けた凸状の載置部11aに半導体素子13を
載置して半導体素子13から発生される熱を金属基体11に
吸収させるとともに該吸収した熱を大気中に放出するこ
とによって行われている。
尚、前記半導体素子収納用パッケージにおいて、金属
基体11は上面にロウ付け取着される絶縁枠体12との間に
大きな熱応力が発生しないよう熱膨張係数が絶縁枠体12
と近似する金属、例えば銅−タングステン合金（Cu-W合
金）により形成されており、また前記絶縁枠体12はその
下面にモリブデン（Mo）、タングステン（Ｗ）、マンガ
ン（Mn）等の高融点金属粉末から成るメタライズ金属層
14が被着形成されており、該メタライズ金属層14を金属
基体11に銀ロウ（Ag-Cu合金）等のロウ材15を介しロウ
付けすることによって金属基体11上に絶縁枠体12をロウ
付け取着させている。
基体11は上面にロウ付け取着される絶縁枠体12との間に
大きな熱応力が発生しないよう熱膨張係数が絶縁枠体12
と近似する金属、例えば銅−タングステン合金（Cu-W合
金）により形成されており、また前記絶縁枠体12はその
下面にモリブデン（Mo）、タングステン（Ｗ）、マンガ
ン（Mn）等の高融点金属粉末から成るメタライズ金属層
14が被着形成されており、該メタライズ金属層14を金属
基体11に銀ロウ（Ag-Cu合金）等のロウ材15を介しロウ
付けすることによって金属基体11上に絶縁枠体12をロウ
付け取着させている。
しかしながら、この従来の半導体素子収納用パッケー
ジは半導体素子13が金属基体11に直接取着されているこ
と及び金属基体11の下面が大きく露出していること等か
ら該半導体素子収納用パッケージを外部の回路基板上に
実装させた場合、金属基体11に回路基板上の他の電子部
品や配線導体が接触すると金属基体11を介して内部に収
容する半導体素子13に不要な電気が流れてしまい、その
結果、半導体素子13に誤動作を起こさせたり、特性に劣
化を生じさせたりするという欠点を有していた。
ジは半導体素子13が金属基体11に直接取着されているこ
と及び金属基体11の下面が大きく露出していること等か
ら該半導体素子収納用パッケージを外部の回路基板上に
実装させた場合、金属基体11に回路基板上の他の電子部
品や配線導体が接触すると金属基体11を介して内部に収
容する半導体素子13に不要な電気が流れてしまい、その
結果、半導体素子13に誤動作を起こさせたり、特性に劣
化を生じさせたりするという欠点を有していた。
そこで上記欠点を解消するために実開昭64-50438号公
報で提案されているように金属基体の外表面に酸化アル
ミニウムやエポキシ樹脂等から成る絶縁被覆層をスクリ
ーン印刷法等の厚膜手法を採用することによって被着さ
せたり、半導体素子が載置される金属基体の凸状の載置
部に酸化アルミニウムやエポキシ樹脂等から成る絶縁被
覆層をスクリーン印刷法等の厚膜手法により被着させ、
金属基体と半導体素子との間の電気的絶縁を図ることが
考えられる。
報で提案されているように金属基体の外表面に酸化アル
ミニウムやエポキシ樹脂等から成る絶縁被覆層をスクリ
ーン印刷法等の厚膜手法を採用することによって被着さ
せたり、半導体素子が載置される金属基体の凸状の載置
部に酸化アルミニウムやエポキシ樹脂等から成る絶縁被
覆層をスクリーン印刷法等の厚膜手法により被着させ、
金属基体と半導体素子との間の電気的絶縁を図ることが
考えられる。
しかしながら、この半導体素子収納用パッケージは絶
縁被覆層がスクリーン印刷等の厚膜手法を採用すること
によって金属基体の外表面に被着されていることから以
下に述べるような欠点を誘発してしまう。
縁被覆層がスクリーン印刷等の厚膜手法を採用すること
によって金属基体の外表面に被着されていることから以
下に述べるような欠点を誘発してしまう。
即ち、 （１）金属基体に設けた凸状載置部の上面にエポキシ樹
脂や酸化アルミニウムから成る絶縁被覆層をスクリーン
印刷法により被着させた場合、被着された絶縁被覆層は
その厚みが凸状載置部の上面外周部（凸状載置部の側面
から3.0至100.0μｍの範囲）において厚く、中央部おい
て薄くなり、層厚にバラツキを有したものとなる。その
ためこの絶縁被覆層を被着させた凸状載置部の上面に半
導体素子を取着すると凸状載置部上面の絶縁被覆層はそ
の層厚にバラツキを有することから半導体素子と絶縁被
覆層との接触面積が狭いものとなり、その結果、半導体
素子を凸状載置部1a上に強固に取着することができず、
半導体素子等に外力が印加されると該外力によって半導
体素子が凸状載置部より容易に剥がれ、半導体装置とし
てに機能が喪失してしまう （２）金属基体の凸状載置部上面に被着させた絶縁被覆
層はその層厚にバラツキを有するため凸状載置部の上面
に半導体素子を取着する際、半導体素子を凸状載置部に
水平に取着することができず、その結果、半導体素子の
電極にボンディングワイヤを強固に取着させることが不
可となり、半導体素子の電極を外部の回路基板に確実、
且つ強固に電気的接続することができない 等の欠点を誘発した。
脂や酸化アルミニウムから成る絶縁被覆層をスクリーン
印刷法により被着させた場合、被着された絶縁被覆層は
その厚みが凸状載置部の上面外周部（凸状載置部の側面
から3.0至100.0μｍの範囲）において厚く、中央部おい
て薄くなり、層厚にバラツキを有したものとなる。その
ためこの絶縁被覆層を被着させた凸状載置部の上面に半
導体素子を取着すると凸状載置部上面の絶縁被覆層はそ
の層厚にバラツキを有することから半導体素子と絶縁被
覆層との接触面積が狭いものとなり、その結果、半導体
素子を凸状載置部1a上に強固に取着することができず、
半導体素子等に外力が印加されると該外力によって半導
体素子が凸状載置部より容易に剥がれ、半導体装置とし
てに機能が喪失してしまう （２）金属基体の凸状載置部上面に被着させた絶縁被覆
層はその層厚にバラツキを有するため凸状載置部の上面
に半導体素子を取着する際、半導体素子を凸状載置部に
水平に取着することができず、その結果、半導体素子の
電極にボンディングワイヤを強固に取着させることが不
可となり、半導体素子の電極を外部の回路基板に確実、
且つ強固に電気的接続することができない 等の欠点を誘発した。
（考案の目的） 本考案は上記欠点に鑑み案出されたもので、その目的
は金属基体に絶縁被覆層を層厚にバラツキを発生するこ
となく強固に被着させ、内部に収容する半導体素子に不
要な電気が流れるのを皆無として半導体素子を長期間に
わたり正常、且つ安定に作動させることができる半導体
素子収納用パッケージを提供することにある。
は金属基体に絶縁被覆層を層厚にバラツキを発生するこ
となく強固に被着させ、内部に収容する半導体素子に不
要な電気が流れるのを皆無として半導体素子を長期間に
わたり正常、且つ安定に作動させることができる半導体
素子収納用パッケージを提供することにある。
（課題を解決するための手段） 本考案は、上面中央部に半導体素子が載置される凸状
の載置部を有する金属基体に、該凸状載置部を囲繞する
ようにして絶縁枠体を取着して成る半導体素子収納用パ
ッケージにおいて、前記金属基体に設けた凸状載置部の
上面外周角部に30乃至60°の傾斜状の面取りを施すとと
もに該凸状載置部の上面に絶縁被覆層を被着させたこと
を特徴とするものである。
の載置部を有する金属基体に、該凸状載置部を囲繞する
ようにして絶縁枠体を取着して成る半導体素子収納用パ
ッケージにおいて、前記金属基体に設けた凸状載置部の
上面外周角部に30乃至60°の傾斜状の面取りを施すとと
もに該凸状載置部の上面に絶縁被覆層を被着させたこと
を特徴とするものである。
（実施例） 次に本考案を添付図面に基づき詳細に説明する。
第１図は本考案の半導体素子収納用パッケージの一実
施例を示す断面図であり、１は金属基体、２は絶縁枠体
である。
施例を示す断面図であり、１は金属基体、２は絶縁枠体
である。
前記金属基体１はその上面中央部に半導体素子３が載
置させるための凸状の載置部1aが設けてあり、該凸状載
置部1aの上面には電気絶縁性材料から成る絶縁被覆層４
が被着され、更にその上部に半導体素子３が接着剤を介
し取着される。
置させるための凸状の載置部1aが設けてあり、該凸状載
置部1aの上面には電気絶縁性材料から成る絶縁被覆層４
が被着され、更にその上部に半導体素子３が接着剤を介
し取着される。
前記凸状載置部1aを設けた金属基体１は半導体素子３
が発生する熱を吸収するとともに該吸収した熱を大気中
に放出する作用を為し、良熱伝導性で、且つ絶縁枠体２
との間に大きな熱応力が発生しないよう熱膨脹係数が絶
縁枠体２と近似する金属、具体的には銅−タングステン
合金により形成されている。
が発生する熱を吸収するとともに該吸収した熱を大気中
に放出する作用を為し、良熱伝導性で、且つ絶縁枠体２
との間に大きな熱応力が発生しないよう熱膨脹係数が絶
縁枠体２と近似する金属、具体的には銅−タングステン
合金により形成されている。
尚、前記銅−タングステン合金より成る金属基体１
は、例えばタングステンの粉末（約10μｍ）を1000Kg/c
m2の圧力で加圧成形するとともにこれを還元性雰囲気
中、約2300℃の温度で焼成して多孔質のタングステン焼
結体を得、次に1100℃の温度で加熱溶融させた銅を前記
タングステン焼結体の多孔部分に毛管現象を利用して含
浸させることによって形成される。
は、例えばタングステンの粉末（約10μｍ）を1000Kg/c
m2の圧力で加圧成形するとともにこれを還元性雰囲気
中、約2300℃の温度で焼成して多孔質のタングステン焼
結体を得、次に1100℃の温度で加熱溶融させた銅を前記
タングステン焼結体の多孔部分に毛管現象を利用して含
浸させることによって形成される。
また前記金属基体１はその中央部に設けた凸状載置部
1aの上面外周部が30乃至60°の傾斜状に削り取られて面
取り部Ａが形成されている。
1aの上面外周部が30乃至60°の傾斜状に削り取られて面
取り部Ａが形成されている。
前記凸状載置部1aの面取り部Ａは凸状載置部1aの上面
に後述する絶縁被覆層４をスクリーン印刷等の厚膜手法
を採用して被着させる際、凸状載置部1aの外周部に被着
される絶縁被覆層４の一部を凸状載置部1aの側面側に逃
がし、凸状載置部1a上面部の厚みを均一とする作用を為
す。
に後述する絶縁被覆層４をスクリーン印刷等の厚膜手法
を採用して被着させる際、凸状載置部1aの外周部に被着
される絶縁被覆層４の一部を凸状載置部1aの側面側に逃
がし、凸状載置部1a上面部の厚みを均一とする作用を為
す。
尚、前記凸状載置部1aの傾斜状の面取り部Ａはその傾
斜の角度αがα≦30°であると角度が浅すぎ、面取り部
Ａにおける絶縁被覆層４の逃げが不完全となって凸状載
置部1a上面における絶縁被覆層４の層厚にバラツキが発
生してしまい、またα≧60°であると面取り部Ａの角度
がきつくなって凸状載置部1aの上面に絶縁被覆層４をス
クリーン印刷等の厚膜手法を採用して被着させる際、絶
縁被覆層４の材料の一部が凸状載置部1aの下部に流出
し、金属基体１と絶縁枠体２との取着接合に悪影響を与
えてしまう。従って、金属基体１に設けた凸状載置部1a
の上面外周角部に形成する面取り部Ａはその傾斜の角度
が30乃至60°の範囲に特定される。
斜の角度αがα≦30°であると角度が浅すぎ、面取り部
Ａにおける絶縁被覆層４の逃げが不完全となって凸状載
置部1a上面における絶縁被覆層４の層厚にバラツキが発
生してしまい、またα≧60°であると面取り部Ａの角度
がきつくなって凸状載置部1aの上面に絶縁被覆層４をス
クリーン印刷等の厚膜手法を採用して被着させる際、絶
縁被覆層４の材料の一部が凸状載置部1aの下部に流出
し、金属基体１と絶縁枠体２との取着接合に悪影響を与
えてしまう。従って、金属基体１に設けた凸状載置部1a
の上面外周角部に形成する面取り部Ａはその傾斜の角度
が30乃至60°の範囲に特定される。
また前記凸状載置部1aはその上面外周角部に形成され
る面取り部Ａの側面からの削り取り量Ｌが5.0乃至50.0
μｍであると凸状載置部1a上に取着される半導体素子３
の寸法に大きな制約を付加することなく凸状載置部1a上
面に被着される絶縁被覆層４の層厚を均一となすことが
できる。従って、凸状載置部1aの上面外周角部に形成さ
れる面取り部Ａの側面からの削り量Ｌは5.0乃至50.0μ
ｍの範囲とすることが好ましい。
る面取り部Ａの側面からの削り取り量Ｌが5.0乃至50.0
μｍであると凸状載置部1a上に取着される半導体素子３
の寸法に大きな制約を付加することなく凸状載置部1a上
面に被着される絶縁被覆層４の層厚を均一となすことが
できる。従って、凸状載置部1aの上面外周角部に形成さ
れる面取り部Ａの側面からの削り量Ｌは5.0乃至50.0μ
ｍの範囲とすることが好ましい。
前記凸状載置部1aの面取り部Ａは凸状載置部1aの上面
外周角部に研削板を当て、該研削板を摺動させ凸状載置
部1aの一部を削り取ることによって所定の傾斜状に形成
される。
外周角部に研削板を当て、該研削板を摺動させ凸状載置
部1aの一部を削り取ることによって所定の傾斜状に形成
される。
また前記金属基体１に設けた凸状載置部1aの上面には
電気絶縁性の材料から成る絶縁被覆層４が被着されてい
る。
電気絶縁性の材料から成る絶縁被覆層４が被着されてい
る。
前記絶縁被覆層４は金属基体１と該金属基体１の凸状
載置部1a上に載置される半導体素子３とを電気的に絶縁
分離する作用を為し、金属基体１に回路基板上の他の電
子部品や配線導体が接触し金属基体１を介して半導体素
子３に不要な電気が流れようとしてもその電気の流れは
前記絶縁被覆層４により完全に阻止され、半導体素子３
に不要な電気が流れることは一切ない。
載置部1a上に載置される半導体素子３とを電気的に絶縁
分離する作用を為し、金属基体１に回路基板上の他の電
子部品や配線導体が接触し金属基体１を介して半導体素
子３に不要な電気が流れようとしてもその電気の流れは
前記絶縁被覆層４により完全に阻止され、半導体素子３
に不要な電気が流れることは一切ない。
前記絶縁被覆層４は酸化アルミニウムや結晶質ガラス
等の無機物、或いはエポキシ樹脂等の有機物から成り、
例えば酸化アルミニウムから成る場合には原料としての
酸化アルミニウム、シリカ、マグネシア、カルシア等の
粉末に適当な有機溶剤、溶媒を添加混合して泥漿とな
し、これを金属基体１の凸状載置部1a上面にスクリーン
印刷によって印刷塗布するとともに約1600℃の温度で焼
き付けることによって金属基体１の凸状載置部1a上面に
被着され、また結晶質ガラスから成る場合には、例えば
酸化鉛（PbO）65.0乃至70.0重量％、酸化シリコン（SiO
2）9.0乃至13.0重量％、酸化ホウ素（B2O3）5.5乃至9.5
重量％、酸化アルミニウム（Al2O3）3.0乃至8.0重量
％、酸化亜鉛（ZnO）5.0乃至9.5重量％から成る結晶質
ガラスや酸化鉛（PbO）55.0乃至60.0重量％、酸化シリ
コン（SiO2）7.0乃至11.0重量％、酸化ホウ素（B2O3）
5.5乃至9.5重量％、酸化アルミニウム（Al2O3）0.2乃至
3.0重量％、酸化亜鉛（ZnO）20.0乃至30.0重量％から成
る結晶質ガラスを上述の酸化アルミニウムの絶縁被覆層
の場合と同様にして金属基体１の凸状載置部1a上に被着
される。
等の無機物、或いはエポキシ樹脂等の有機物から成り、
例えば酸化アルミニウムから成る場合には原料としての
酸化アルミニウム、シリカ、マグネシア、カルシア等の
粉末に適当な有機溶剤、溶媒を添加混合して泥漿とな
し、これを金属基体１の凸状載置部1a上面にスクリーン
印刷によって印刷塗布するとともに約1600℃の温度で焼
き付けることによって金属基体１の凸状載置部1a上面に
被着され、また結晶質ガラスから成る場合には、例えば
酸化鉛（PbO）65.0乃至70.0重量％、酸化シリコン（SiO
2）9.0乃至13.0重量％、酸化ホウ素（B2O3）5.5乃至9.5
重量％、酸化アルミニウム（Al2O3）3.0乃至8.0重量
％、酸化亜鉛（ZnO）5.0乃至9.5重量％から成る結晶質
ガラスや酸化鉛（PbO）55.0乃至60.0重量％、酸化シリ
コン（SiO2）7.0乃至11.0重量％、酸化ホウ素（B2O3）
5.5乃至9.5重量％、酸化アルミニウム（Al2O3）0.2乃至
3.0重量％、酸化亜鉛（ZnO）20.0乃至30.0重量％から成
る結晶質ガラスを上述の酸化アルミニウムの絶縁被覆層
の場合と同様にして金属基体１の凸状載置部1a上に被着
される。
尚、前記絶縁被覆層４はその厚みが5.0μｍ未満であ
ると金属基体１と半導体素子３と電気的な絶縁分離が不
十分となって半導体素子３に不要な電気が流れやすくな
り、また厚さが25.0μｍを越えると半導体素子３の発生
する熱が金属基体１に良好に伝達吸収されなくなる傾向
にあることから絶縁被覆層４の厚みは5.0乃至25.0μｍ
範囲としておくことが好ましい。
ると金属基体１と半導体素子３と電気的な絶縁分離が不
十分となって半導体素子３に不要な電気が流れやすくな
り、また厚さが25.0μｍを越えると半導体素子３の発生
する熱が金属基体１に良好に伝達吸収されなくなる傾向
にあることから絶縁被覆層４の厚みは5.0乃至25.0μｍ
範囲としておくことが好ましい。
更に前記金属基体１はその上面外周端に金属基体１の
上面に設けた凸状の載置部1aを囲繞するようにして絶縁
枠体２が取着されており、金属基体１と絶縁枠体２とで
半導体素子３を収容するための空所が形成される。
上面に設けた凸状の載置部1aを囲繞するようにして絶縁
枠体２が取着されており、金属基体１と絶縁枠体２とで
半導体素子３を収容するための空所が形成される。
前記絶縁枠体２はアルミナセラミックス等の電気絶縁
材料から成り、例えばアルミナセラミックスの粉末に適
当な有機溶剤、溶媒を添加混合して泥漿状となすととも
にこれをドクターブレード法を採用することによってグ
リーンシート（生シートを形成し、しかる後、グリーン
シートに適当な打ち抜き加工を施すとともに複数枚積層
し、高温で焼成することによって製作される。
材料から成り、例えばアルミナセラミックスの粉末に適
当な有機溶剤、溶媒を添加混合して泥漿状となすととも
にこれをドクターブレード法を採用することによってグ
リーンシート（生シートを形成し、しかる後、グリーン
シートに適当な打ち抜き加工を施すとともに複数枚積層
し、高温で焼成することによって製作される。
前記絶縁枠体２はその下面にタングステン、モリブデ
ン、マンガン等の高融点金属粉末から成るメタライズ金
属層５が被着されており、該メタライズ金属層５と金属
基体１とを銀ロウ等のロウ材６を介しロウ付けすること
によって金属基体１上に取着される。
ン、マンガン等の高融点金属粉末から成るメタライズ金
属層５が被着されており、該メタライズ金属層５と金属
基体１とを銀ロウ等のロウ材６を介しロウ付けすること
によって金属基体１上に取着される。
また前記絶縁枠体２の内部にはモリブデン、タングス
テン等の高融点金属粉末から成る導電層７が設けてあ
り、該導電層７は半導体素子３の電極を外部リードピン
８に接続する作用を為し、その一端に外部リードピン８
が、また他端に半導体素子３の電極に接続されたボンデ
ィングワイヤ９が取着される。
テン等の高融点金属粉末から成る導電層７が設けてあ
り、該導電層７は半導体素子３の電極を外部リードピン
８に接続する作用を為し、その一端に外部リードピン８
が、また他端に半導体素子３の電極に接続されたボンデ
ィングワイヤ９が取着される。
前記絶縁枠体２に設けた導電層７に取着される外部リ
ードピン８は内部に収容する半導体素子３の各電極を外
部回路に接続する作用を為し、コバール（Fe-Ni-Co合
金）や42Alloy（Fe-Ni合金）等の金属を棒状に加工した
ものが使用される。
ードピン８は内部に収容する半導体素子３の各電極を外
部回路に接続する作用を為し、コバール（Fe-Ni-Co合
金）や42Alloy（Fe-Ni合金）等の金属を棒状に加工した
ものが使用される。
尚、前記外部リードピン８の外表面にニッケル（N
i）、金（Au）から成る良導電性で、且つ耐蝕性に優れ
た金属をメッキ法により層着させておくと外部リードピ
ン８と外部回路との電気的接続が良好となり、また外部
リードピン８の酸化腐食が有効に防止される。従って、
外部リードピン８の外表面にはニッケル、金等から成る
良導電性で、且つ耐蝕性に優れた金属ヲ2.0乃至10.0μ
ｍの厚みに層着しておくことが好ましい。
i）、金（Au）から成る良導電性で、且つ耐蝕性に優れ
た金属をメッキ法により層着させておくと外部リードピ
ン８と外部回路との電気的接続が良好となり、また外部
リードピン８の酸化腐食が有効に防止される。従って、
外部リードピン８の外表面にはニッケル、金等から成る
良導電性で、且つ耐蝕性に優れた金属ヲ2.0乃至10.0μ
ｍの厚みに層着しておくことが好ましい。
また前記絶縁枠体２の上面は蓋体10がガラス、樹脂等
の封止材を介して取着され、これによって半導体素子収
納用パッケージの内部が完全に気密に封止される。
の封止材を介して取着され、これによって半導体素子収
納用パッケージの内部が完全に気密に封止される。
かくして絶縁枠体２が取着された金属基体１の凸状載
置部1a上に半導体素子３を取着し、半導体素子３の各電
極をボンディングワイヤ９を介して導電層７に接続する
とともに蓋体10を絶縁枠体２の上面に封止材を介して取
着することによって最終製品としての半導体装置とな
る。
置部1a上に半導体素子３を取着し、半導体素子３の各電
極をボンディングワイヤ９を介して導電層７に接続する
とともに蓋体10を絶縁枠体２の上面に封止材を介して取
着することによって最終製品としての半導体装置とな
る。
（考案の効果） 本考案の半導体素子収納用パッケージによれば金属基
体に設けた凸状載置部の上面外周角部に30乃至60°の傾
斜状の面取りを施すとともに該凸状載置部の上面に絶縁
被覆層を被着させたことから半導体素子収納用パッケー
ジを回路基板上に実装させた際、絶縁基板上の他の電子
部品や配線導体が金属基体に接触したとしても金属基体
と該金属基体に設けた凸状載置部上に載置される半導体
素子とは前記絶縁被覆層によって電気的に絶縁分離して
いることから半導体素子に不要な電気が流れることは一
切なく、その結果、内部に収容する半導体素子を長期間
にわたり正常、且つ安定に作動させることが可能とな
る。
体に設けた凸状載置部の上面外周角部に30乃至60°の傾
斜状の面取りを施すとともに該凸状載置部の上面に絶縁
被覆層を被着させたことから半導体素子収納用パッケー
ジを回路基板上に実装させた際、絶縁基板上の他の電子
部品や配線導体が金属基体に接触したとしても金属基体
と該金属基体に設けた凸状載置部上に載置される半導体
素子とは前記絶縁被覆層によって電気的に絶縁分離して
いることから半導体素子に不要な電気が流れることは一
切なく、その結果、内部に収容する半導体素子を長期間
にわたり正常、且つ安定に作動させることが可能とな
る。
また金属基体に設けた凸状載置部はその上面外周角部
が30乃至60°の角度で面取りされていことから凸状載置
部の上面に絶縁被覆層をスクリーン印刷等の厚膜手法を
採用し被着させたとしても絶縁被覆層はその層厚が均一
となり、その結果、凸状載置部の上面に半導体素子を水
平、且つ強固に取着することができ、半導体素子の電極
を外部の回路基板に確実、強固に電気的接続することが
可能となる。
が30乃至60°の角度で面取りされていことから凸状載置
部の上面に絶縁被覆層をスクリーン印刷等の厚膜手法を
採用し被着させたとしても絶縁被覆層はその層厚が均一
となり、その結果、凸状載置部の上面に半導体素子を水
平、且つ強固に取着することができ、半導体素子の電極
を外部の回路基板に確実、強固に電気的接続することが
可能となる。
第１図は本考案にかかる半導体素子収納用パッケージの
一実施例を示す断面図、第２図は従来の半導体素子収納
用パッケージの断面図である。 １……金属基体、1a……凸状載置部 ２……絶縁枠体、４……絶縁被覆層
一実施例を示す断面図、第２図は従来の半導体素子収納
用パッケージの断面図である。 １……金属基体、1a……凸状載置部 ２……絶縁枠体、４……絶縁被覆層
Claims (1)
- 【請求項１】上面中央部に半導体素子が載置される凸状
の載置部を有する金属基体上に、該凸状載置部を囲繞す
るようにして絶縁枠体を取着して成る半導体素子収納用
パッケージにおいて、前記金属基体に設けた凸状載置部
の上面外周部に30乃至60°の傾斜状の面取りを施すとと
もに該凸状載置部の上面に厚膜手法によって形成される
厚さ５μｍ乃至25μｍの絶縁被覆層を被着させたことを
特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990115194U JP2515672Y2 (ja) | 1990-10-31 | 1990-10-31 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990115194U JP2515672Y2 (ja) | 1990-10-31 | 1990-10-31 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0472638U JPH0472638U (ja) | 1992-06-26 |
| JP2515672Y2 true JP2515672Y2 (ja) | 1996-10-30 |
Family
ID=31862938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990115194U Expired - Lifetime JP2515672Y2 (ja) | 1990-10-31 | 1990-10-31 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515672Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0610695Y2 (ja) * | 1987-09-24 | 1994-03-16 | 京セラ株式会社 | 半導体素子収納用パッケージ |
| JPH0187547U (ja) * | 1987-12-02 | 1989-06-09 |
-
1990
- 1990-10-31 JP JP1990115194U patent/JP2515672Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0472638U (ja) | 1992-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3873145B2 (ja) | 半導体素子収納用パッケージ | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP3346657B2 (ja) | 半導体素子収納用パッケージ | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0610695Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2510585Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP3346655B2 (ja) | 半導体素子収納用パッケージ | |
| JP2849865B2 (ja) | 放熱体の製造方法 | |
| JP3439844B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP3659467B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2543153Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2537834Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH05226514A (ja) | 半導体素子収納用パッケージ | |
| JP2537835Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2571571Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JPH09162324A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |