JP2543153Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2543153Y2 JP2543153Y2 JP1991022539U JP2253991U JP2543153Y2 JP 2543153 Y2 JP2543153 Y2 JP 2543153Y2 JP 1991022539 U JP1991022539 U JP 1991022539U JP 2253991 U JP2253991 U JP 2253991U JP 2543153 Y2 JP2543153 Y2 JP 2543153Y2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor element
- insulating frame
- package
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Packaging Frangible Articles (AREA)
Description
【０００１】
【産業上の利用分野】本考案は半導体素子、特に半導体
集積回路素子を収容するための半導体素子収納用パッケ
ージの改良に関するものである。
集積回路素子を収容するための半導体素子収納用パッケ
ージの改良に関するものである。
【０００２】
【従来の技術】近時、情報処理装置の高性能化、高速度
化に伴い、これを構成する半導体素子も高密度、高集積
化が急激に進んでいる。そのため半導体素子の単位面
積、単位体積当たりの発熱量が増大し、半導体素子を正
常、且つ安定に作動させるためにはその熱をいかに効率
的に除去するかが課題となっている。
化に伴い、これを構成する半導体素子も高密度、高集積
化が急激に進んでいる。そのため半導体素子の単位面
積、単位体積当たりの発熱量が増大し、半導体素子を正
常、且つ安定に作動させるためにはその熱をいかに効率
的に除去するかが課題となっている。
【０００３】従来、半導体素子の発生する熱の除去方法
としては図２に示すように上面中央部に半導体素子23が
載置される載置部21a を有した金属基体21上に、前記載
置部21a を囲繞するようにして矩形状の孔部を有する絶
縁枠体22をロウ付け接合した構造の半導体素子収納用パ
ッケージを準備し、金属基体21の半導体素子載置部21a
に半導体素子23を載置固定して半導体素子23が発生する
熱を金属基体21に吸収させるとともに該吸収した熱を大
気中に放出することによって行われている。
としては図２に示すように上面中央部に半導体素子23が
載置される載置部21a を有した金属基体21上に、前記載
置部21a を囲繞するようにして矩形状の孔部を有する絶
縁枠体22をロウ付け接合した構造の半導体素子収納用パ
ッケージを準備し、金属基体21の半導体素子載置部21a
に半導体素子23を載置固定して半導体素子23が発生する
熱を金属基体21に吸収させるとともに該吸収した熱を大
気中に放出することによって行われている。
【０００４】尚、前記半導体素子収納用パッケージにお
いては絶縁枠体22の上面に多数の外部リードピン24が等
間隔に取着されており、該外部リードピン24を外部電気
回路に接続することによって内部に収容した半導体素子
23は外部電気回路と電気的に接続されることとなる。
いては絶縁枠体22の上面に多数の外部リードピン24が等
間隔に取着されており、該外部リードピン24を外部電気
回路に接続することによって内部に収容した半導体素子
23は外部電気回路と電気的に接続されることとなる。
【０００５】また前記パッケージ内への半導体素子23の
収容は金属基体21の半導体素子載置部21a 上に半導体素
子23を載置固定し、しかる後、絶縁枠体22の矩形状孔部
周辺に予めロウ付けしておいた金属枠体25に金属製蓋体
26をシームウエルド法により溶接し、半導体素子23を内
部に気密に封止することによって行われる。
収容は金属基体21の半導体素子載置部21a 上に半導体素
子23を載置固定し、しかる後、絶縁枠体22の矩形状孔部
周辺に予めロウ付けしておいた金属枠体25に金属製蓋体
26をシームウエルド法により溶接し、半導体素子23を内
部に気密に封止することによって行われる。
【０００６】
【考案が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージおいては、絶縁枠体22
の上面に多数の外部リードピン24が等間隔に取着されて
いるため金属基体21の半導体素子載置部21a 上に半導体
素子23を固定した後、絶縁枠体22に金属製蓋体26をシー
ムウエルド法により溶接し、半導体素子23を内部を気密
に封止する際、シームウエルド装置のローラ電極が外部
リードピン24に接触してその動きが制限され、金属製蓋
体26を絶縁枠体22上に確実、強固に溶接することができ
ず、その結果、半導体素子収納用パッケージ内部の気密
封止が不完全となり、内部に収容する半導体素子23を長
期間にわたり正常、且つ安定に作動させることができな
いという欠点を有していた。
来の半導体素子収納用パッケージおいては、絶縁枠体22
の上面に多数の外部リードピン24が等間隔に取着されて
いるため金属基体21の半導体素子載置部21a 上に半導体
素子23を固定した後、絶縁枠体22に金属製蓋体26をシー
ムウエルド法により溶接し、半導体素子23を内部を気密
に封止する際、シームウエルド装置のローラ電極が外部
リードピン24に接触してその動きが制限され、金属製蓋
体26を絶縁枠体22上に確実、強固に溶接することができ
ず、その結果、半導体素子収納用パッケージ内部の気密
封止が不完全となり、内部に収容する半導体素子23を長
期間にわたり正常、且つ安定に作動させることができな
いという欠点を有していた。
【０００７】
【課題を解決するための手段】本考案は半導体素子が載
置される載置部を有する金属基体上に、上面に多数個の
外部リードピンが取着された矩形状の孔部を有する絶縁
枠体を接合させた構造の半導体素子収納用パッケージで
あって、前記外部リードピンは矩形状孔部の各辺延長線
上の領域を除く絶縁枠体上面に取着されていることを特
徴とするものである。
置される載置部を有する金属基体上に、上面に多数個の
外部リードピンが取着された矩形状の孔部を有する絶縁
枠体を接合させた構造の半導体素子収納用パッケージで
あって、前記外部リードピンは矩形状孔部の各辺延長線
上の領域を除く絶縁枠体上面に取着されていることを特
徴とするものである。
【０００８】
【実施例】次に本考案を添付図面に示す実施例に基づき
詳細に説明する。
詳細に説明する。
【０００９】図1 及び図2 は本考案の半導体素子収納用
パッケージの一実施例を示し、1 は金属基体、２は絶縁
枠体である。
パッケージの一実施例を示し、1 は金属基体、２は絶縁
枠体である。
【００１０】前記金属基体1 はその上面中央部に半導体
素子3 を載置固定するための凸状の載置部1aが設けてあ
り、該載置部1a上には半導体素子3 が接着材を介し取着
される。
素子3 を載置固定するための凸状の載置部1aが設けてあ
り、該載置部1a上には半導体素子3 が接着材を介し取着
される。
【００１１】前記金属基体1 は銅−タングステン合金か
ら成り、半導体素子3 が発生する熱を直接吸収するとと
もに該吸収した熱を大気中に放出する作用を為す。
ら成り、半導体素子3 が発生する熱を直接吸収するとと
もに該吸収した熱を大気中に放出する作用を為す。
【００１２】尚、前記金属基体1 を構成する銅−タング
ステン合金はその熱伝導率が150W/m.Kと高く、そのため
半導体素子3 が発生する熱を極めて良好に伝達吸収する
ことができる。
ステン合金はその熱伝導率が150W/m.Kと高く、そのため
半導体素子3 が発生する熱を極めて良好に伝達吸収する
ことができる。
【００１３】また前記金属基体1 を構成する銅−タング
ステン合金は、例えばタングステンの粉末( 約10μm)を
1000Kg/cm 2 の圧力で加圧成形するとともにこれを還元
雰囲気中、約2300℃の温度で焼成して多孔質のタングス
テン焼結体を得、次に1100ど温度で加熱溶融させた銅を
前記タングステン焼結体の多孔部分に毛管現象を利用し
て含浸させることによって形成される。
ステン合金は、例えばタングステンの粉末( 約10μm)を
1000Kg/cm 2 の圧力で加圧成形するとともにこれを還元
雰囲気中、約2300℃の温度で焼成して多孔質のタングス
テン焼結体を得、次に1100ど温度で加熱溶融させた銅を
前記タングステン焼結体の多孔部分に毛管現象を利用し
て含浸させることによって形成される。
【００１４】更に前記金属基体1 を構成する銅−タング
ステン合金はその熱膨張係数が6.0×10-6/ ℃であり、
後述するアルミナセラミックス等の電気絶縁材料より成
る絶縁枠体2 と熱膨張係数が近似することから金属基体
1 上に絶縁枠体2 をロウ付け取着したとしても両者間に
は熱応力が発生することはなく、金属基体1 上に絶縁枠
体2 を極めて強固に取着することが可能となる。
ステン合金はその熱膨張係数が6.0×10-6/ ℃であり、
後述するアルミナセラミックス等の電気絶縁材料より成
る絶縁枠体2 と熱膨張係数が近似することから金属基体
1 上に絶縁枠体2 をロウ付け取着したとしても両者間に
は熱応力が発生することはなく、金属基体1 上に絶縁枠
体2 を極めて強固に取着することが可能となる。
【００１５】前記金属基体1 はまたその上面外周端に金
属基体1 の上面に設けた凸状の載置部1aを囲繞するよう
にして矩形状の孔部2aを有する絶縁枠体2 が取着されて
おり、金属基体1 と絶縁枠体2 とで半導体素子3 を収容
するための空所が形成される。
属基体1 の上面に設けた凸状の載置部1aを囲繞するよう
にして矩形状の孔部2aを有する絶縁枠体2 が取着されて
おり、金属基体1 と絶縁枠体2 とで半導体素子3 を収容
するための空所が形成される。
【００１６】前記絶縁枠体2 はアルミナセラミックス等
の電気絶縁材料から成り、例えばアルミナ(Al 2 O 3 )
、マグネシア(MgO) 、カルシア(CaO) 等の原料粉末に
適当な有機溶剤、溶媒を添加混合して泥漿状となすとと
もにこれをドクターブレード法を採用することによって
セラミックグリーンシート( セラミック生シート) を形
成し、しかる後、前記セラミックグリーンシートに適当
な打ち抜き加工を施すとともに複数枚積層し、高温( 約
1600℃) で焼成することによって製作される。
の電気絶縁材料から成り、例えばアルミナ(Al 2 O 3 )
、マグネシア(MgO) 、カルシア(CaO) 等の原料粉末に
適当な有機溶剤、溶媒を添加混合して泥漿状となすとと
もにこれをドクターブレード法を採用することによって
セラミックグリーンシート( セラミック生シート) を形
成し、しかる後、前記セラミックグリーンシートに適当
な打ち抜き加工を施すとともに複数枚積層し、高温( 約
1600℃) で焼成することによって製作される。
【００１７】また前記絶縁枠体2 はその下面にタングス
テン、モリブデン等の高融点金属粉末から成るメタライ
ズ金属層4 が被着されており、該メタライズ金属層4 と
金属基体1 とを銀ロウ等のロウ材5 を介しロウ付けする
ことによって金属基体1 上に取着される。
テン、モリブデン等の高融点金属粉末から成るメタライ
ズ金属層4 が被着されており、該メタライズ金属層4 と
金属基体1 とを銀ロウ等のロウ材5 を介しロウ付けする
ことによって金属基体1 上に取着される。
【００１８】尚、この場合、金属基体1 と絶縁枠体2 と
はその各々の熱膨張係数が近似することから両者間には
剥離につながるような熱応力を発生することはない。
はその各々の熱膨張係数が近似することから両者間には
剥離につながるような熱応力を発生することはない。
【００１９】前記絶縁枠体2 はまた孔部2a周辺から上面
にかけてタングステン、モリブデン等の高融点金属粉末
から成るメタライズ配線層6 が設けてあり、該メタライ
ズ配線層6 は半導体素子3 の電極を外部リードピン7 に
接続する作用を為し、その一端に外部リードピン7 が、
また他端に半導体素子3 の電極に接続されたボンディン
グワイヤ8 が各々取着される。
にかけてタングステン、モリブデン等の高融点金属粉末
から成るメタライズ配線層6 が設けてあり、該メタライ
ズ配線層6 は半導体素子3 の電極を外部リードピン7 に
接続する作用を為し、その一端に外部リードピン7 が、
また他端に半導体素子3 の電極に接続されたボンディン
グワイヤ8 が各々取着される。
【００２０】前記メタライズ配線層6 はタングステン等
の高融点金属粉末に適当な有機溶剤、溶媒を添加混合し
て得た金属ペーストを絶縁枠体2 となるセラミックグリ
ーンシート上に従来周知のスクリーン印刷法を採用し所
定パターンに印刷塗布しておくことによって絶縁枠体2
の孔部2a周辺から上面かけて導出するように形成され
る。
の高融点金属粉末に適当な有機溶剤、溶媒を添加混合し
て得た金属ペーストを絶縁枠体2 となるセラミックグリ
ーンシート上に従来周知のスクリーン印刷法を採用し所
定パターンに印刷塗布しておくことによって絶縁枠体2
の孔部2a周辺から上面かけて導出するように形成され
る。
【００２１】また前記メタライズ配線層6 に取着される
外部リードピン7 は内部に収容する半導体素子3 の各電
極を外部電気回路に接続する作用を為し、コバール金属
(Fe-Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属を棒
状に加工したものが使用される。
外部リードピン7 は内部に収容する半導体素子3 の各電
極を外部電気回路に接続する作用を為し、コバール金属
(Fe-Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属を棒
状に加工したものが使用される。
【００２２】前記外部リードピン7 は図2 に示す如く、
矩形状孔部2aの各辺延長線上の領域を除く絶縁枠体2 の
上面に取着されており、これによって後述する矩形状孔
部2aの周辺に金属製蓋体11をシームウエルド法により溶
接する際、シームウエルド装置のローラ電極が外部リー
ドピン7 に接触することは殆どなく、金属製蓋体11を絶
縁枠体2 に確実、且つ強固に取着させることができる。
矩形状孔部2aの各辺延長線上の領域を除く絶縁枠体2 の
上面に取着されており、これによって後述する矩形状孔
部2aの周辺に金属製蓋体11をシームウエルド法により溶
接する際、シームウエルド装置のローラ電極が外部リー
ドピン7 に接触することは殆どなく、金属製蓋体11を絶
縁枠体2 に確実、且つ強固に取着させることができる。
【００２３】尚、前記外部リードピン7 の外表面にニッ
ケル、金等から成る良導電性で、且つ耐蝕性に優れた金
属をメッキにより1.0 乃至20.0μm 厚みに層着させてお
くと外部リードピン7 と外部電気回路との電気的接続が
良好となるとともに外部リードピン7 の酸化腐食が有効
に防止される。従って、外部リードピン7 の外表面には
ニッケル、金等から成る金属をメッキにより1.0 乃至2
0.0μm 厚みに層着させておくことが好ましい。
ケル、金等から成る良導電性で、且つ耐蝕性に優れた金
属をメッキにより1.0 乃至20.0μm 厚みに層着させてお
くと外部リードピン7 と外部電気回路との電気的接続が
良好となるとともに外部リードピン7 の酸化腐食が有効
に防止される。従って、外部リードピン7 の外表面には
ニッケル、金等から成る金属をメッキにより1.0 乃至2
0.0μm 厚みに層着させておくことが好ましい。
【００２４】また前記絶縁枠体2 はその孔部2a周辺にメ
タライズ金属層9 を介して金属枠体10が取着されてお
り、該金属枠体10には金属製蓋体11がシームウエド法に
より溶接され、これによって金属基体1 、絶縁枠体2 及
び金属製蓋体11とから成る容器が気密に封止される。
タライズ金属層9 を介して金属枠体10が取着されてお
り、該金属枠体10には金属製蓋体11がシームウエド法に
より溶接され、これによって金属基体1 、絶縁枠体2 及
び金属製蓋体11とから成る容器が気密に封止される。
【００２５】前記金属枠体10はコバール金属や42アロイ
等の金属から成り、金属製蓋体10を絶縁枠体2 に取着す
る際に下地金属部材として作用し、絶縁枠体2 の孔部2a
周辺に予め被着させておいたメタライズ金属層9 に銀ロ
ウ等のロウ材を介しロウ付けすることによって絶縁枠体
2 の孔部2a周辺に取着される。
等の金属から成り、金属製蓋体10を絶縁枠体2 に取着す
る際に下地金属部材として作用し、絶縁枠体2 の孔部2a
周辺に予め被着させておいたメタライズ金属層9 に銀ロ
ウ等のロウ材を介しロウ付けすることによって絶縁枠体
2 の孔部2a周辺に取着される。
【００２６】尚、前記メタライズ金属層9 はタングステ
ン、モリブデン等の高融点金属粉末から成り、タングス
テン粉末等の高融点金属粉末に適当な有機溶剤、溶媒を
添加混合して得た金属ペーストを絶縁枠体2 の孔部2a周
辺に従来周知のスクリーン印刷法より印刷塗布するとと
もにこれを高温で焼き付けることによって絶縁枠体2の
孔部2a周辺に被着される。
ン、モリブデン等の高融点金属粉末から成り、タングス
テン粉末等の高融点金属粉末に適当な有機溶剤、溶媒を
添加混合して得た金属ペーストを絶縁枠体2 の孔部2a周
辺に従来周知のスクリーン印刷法より印刷塗布するとと
もにこれを高温で焼き付けることによって絶縁枠体2の
孔部2a周辺に被着される。
【００２７】かくして本考案の半導体素子収納用パッケ
ージによれば金属基体1 の半導体素子載置部1a上に半導
体素子3 を接着材を介し取着するとともに半導体素子3
の各電極をメタライズ配線層6 にボンディングワイヤ8
を介して電気的に接続し、しかる後、絶縁枠体2 の孔部
2a周辺に取着させた金属枠体10に金属製蓋体11をシーム
ウエルド法により溶接し、金属基体1 、絶縁枠体2 及び
金属製蓋体11から成る容器の内部を気密に封止すること
によって最終製品としての半導体装置となる。
ージによれば金属基体1 の半導体素子載置部1a上に半導
体素子3 を接着材を介し取着するとともに半導体素子3
の各電極をメタライズ配線層6 にボンディングワイヤ8
を介して電気的に接続し、しかる後、絶縁枠体2 の孔部
2a周辺に取着させた金属枠体10に金属製蓋体11をシーム
ウエルド法により溶接し、金属基体1 、絶縁枠体2 及び
金属製蓋体11から成る容器の内部を気密に封止すること
によって最終製品としての半導体装置となる。
【００２８】尚、前記金属製蓋体11の金属枠体10への溶
接は金属枠体10上に金属製蓋体11を載置するとともに該
金属製蓋体11の外周部にシームウエルド装置のローラ電
極を摺接させながら約150A程度の高電流を印加し、金属
製蓋体11と金属枠体10の各々の接合部を瞬間的に溶融さ
せることによって行われる。この場合、絶縁枠体2 の矩
形状孔部2aの各辺延長線上の領域には外部リードピン7
が存在しないためシームウエルド装置のローラ電極はそ
の摺接が自由となり、その結果、金属製蓋体11を金属枠
体10に正確、且つ確実に溶接することが可能となり、金
属基体1 、絶縁枠体2 及び金属製蓋体11から成る容器の
気密封止はその信頼性が極めて高いものとなる。
接は金属枠体10上に金属製蓋体11を載置するとともに該
金属製蓋体11の外周部にシームウエルド装置のローラ電
極を摺接させながら約150A程度の高電流を印加し、金属
製蓋体11と金属枠体10の各々の接合部を瞬間的に溶融さ
せることによって行われる。この場合、絶縁枠体2 の矩
形状孔部2aの各辺延長線上の領域には外部リードピン7
が存在しないためシームウエルド装置のローラ電極はそ
の摺接が自由となり、その結果、金属製蓋体11を金属枠
体10に正確、且つ確実に溶接することが可能となり、金
属基体1 、絶縁枠体2 及び金属製蓋体11から成る容器の
気密封止はその信頼性が極めて高いものとなる。
【００２９】
【考案の効果】本考案の半導体素子収納用パッケージに
よれば、外部リードピンを絶縁枠体の矩形状孔部の各辺
延長線上の領域を除く表面に取着したことから絶縁枠体
に金属製蓋体をシームウエルド法により溶接する際、シ
ームウエルド装置のローラ電極の摺接が自由となり、そ
の結果、金属製蓋体を絶縁枠体上に正確、且つ確実に溶
接することが可能となり、金属基体、絶縁枠体、金属製
蓋体から成る容器の気密封止を極めて信頼性の高いもの
となすことができる。従って、本考案の半導体素子収納
用パッケージによれば内部に収容する半導体素子を長期
間にわたり常に正常、且つ安定に作動させることが可能
となる。
よれば、外部リードピンを絶縁枠体の矩形状孔部の各辺
延長線上の領域を除く表面に取着したことから絶縁枠体
に金属製蓋体をシームウエルド法により溶接する際、シ
ームウエルド装置のローラ電極の摺接が自由となり、そ
の結果、金属製蓋体を絶縁枠体上に正確、且つ確実に溶
接することが可能となり、金属基体、絶縁枠体、金属製
蓋体から成る容器の気密封止を極めて信頼性の高いもの
となすことができる。従って、本考案の半導体素子収納
用パッケージによれば内部に収容する半導体素子を長期
間にわたり常に正常、且つ安定に作動させることが可能
となる。
【図１】本考案の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示すパッケージの平面図である。
【図３】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
１・・・金属基体 ２・・・絶縁枠体 ２ａ・・矩形状孔部 ７・・・外部リード端子 １０・・金属枠体 １１・・金属製蓋体
Claims (1)
- 【請求項１】半導体素子が載置される載置部を有する金
属基体上に、上面に多数個の外部リードピンが取着され
た矩形状の孔部を有する絶縁枠体を接合させた構造の半
導体素子収納用パッケージであって、前記外部リードピ
ンは矩形状孔部の各辺延長線上の領域を除く絶縁枠体上
面に取着されていることを特徴とする半導体素子収納用
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991022539U JP2543153Y2 (ja) | 1991-03-13 | 1991-03-13 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991022539U JP2543153Y2 (ja) | 1991-03-13 | 1991-03-13 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04111751U JPH04111751U (ja) | 1992-09-29 |
| JP2543153Y2 true JP2543153Y2 (ja) | 1997-08-06 |
Family
ID=31908025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991022539U Expired - Lifetime JP2543153Y2 (ja) | 1991-03-13 | 1991-03-13 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2543153Y2 (ja) |
-
1991
- 1991-03-13 JP JP1991022539U patent/JP2543153Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04111751U (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11126847A (ja) | 電子部品収納用パッケージ | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP3556567B2 (ja) | 電子部品収納用パッケージ | |
| JP2543153Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JP3164802B1 (ja) | 電子部品収納用パッケージ | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3318453B2 (ja) | 電子部品収納用パッケージ | |
| JP2002158305A (ja) | 電子部品収納用パッケージ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2740602B2 (ja) | 半導体素子収納用パッケージ | |
| JP4562301B2 (ja) | 電子部品収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002170895A (ja) | 電子部品収納用パッケージおよびその封止方法 | |
| JPH0617303Y2 (ja) | 半導体素子収納用パツケ−ジ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP3236836B2 (ja) | 電子装置 | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP3325460B2 (ja) | 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ | |
| JPH1167950A (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |