JPH0617303Y2 - 半導体素子収納用パツケ−ジ - Google Patents
半導体素子収納用パツケ−ジInfo
- Publication number
- JPH0617303Y2 JPH0617303Y2 JP15715786U JP15715786U JPH0617303Y2 JP H0617303 Y2 JPH0617303 Y2 JP H0617303Y2 JP 15715786 U JP15715786 U JP 15715786U JP 15715786 U JP15715786 U JP 15715786U JP H0617303 Y2 JPH0617303 Y2 JP H0617303Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- convex portion
- insulating frame
- metal base
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は半導体素子、特に半導体集積回路素子を収納す
るための半導体素子収納用パッケージの改良に関するも
のである。
るための半導体素子収納用パッケージの改良に関するも
のである。
（従来の技術） 近時、情報処理装置の高性能化、高速度化に伴い、それ
を構成する半導体素子も高密度、高集積化が急激に進ん
でいる。そのため半導体素子の単位面積、単位体積あた
りの発熱量が増大し、半導体素子を正常に、かつ安定に
作動させるためにはその熱をいかに効率的に除去するか
が課題となっている。
を構成する半導体素子も高密度、高集積化が急激に進ん
でいる。そのため半導体素子の単位面積、単位体積あた
りの発熱量が増大し、半導体素子を正常に、かつ安定に
作動させるためにはその熱をいかに効率的に除去するか
が課題となっている。
従来、半導体素子の発生する熱の除去方法としては第３
図及び第４図に示すように中央部に凸部12を有する金属
基体11上に、前記凸部12を囲繞するようにして絶縁枠体
13を取着した構造の半導体素子収納用パッケージを準備
し、金属基体11の凸部12上面に半導体素子14を載置して
半導体素子14から発生される熱を金属基体11に吸収させ
るとともに該吸収した熱を大気中に放出することによっ
て行われている。
図及び第４図に示すように中央部に凸部12を有する金属
基体11上に、前記凸部12を囲繞するようにして絶縁枠体
13を取着した構造の半導体素子収納用パッケージを準備
し、金属基体11の凸部12上面に半導体素子14を載置して
半導体素子14から発生される熱を金属基体11に吸収させ
るとともに該吸収した熱を大気中に放出することによっ
て行われている。
尚、前記絶縁枠体13はその下面にメタライズ金属層が被
着形成してあり、金属基体11と絶縁枠体13とをカーボン
から成る治具で位置合わせした後、金属基体11の上面と
絶縁枠体13の下面メタライズ金属層とを銀ロウ（銀−銅
合金）等のロウ材を介しロウ付けすることによって金属
基体上に取着される。
着形成してあり、金属基体11と絶縁枠体13とをカーボン
から成る治具で位置合わせした後、金属基体11の上面と
絶縁枠体13の下面メタライズ金属層とを銀ロウ（銀−銅
合金）等のロウ材を介しロウ付けすることによって金属
基体上に取着される。
（考案が解決しようとする問題点） しかし乍ら、この従来の半導体素子収納用パッケージは
金属基体上に絶縁枠体を取着する際、金属基体の凸部側
面と絶縁枠体の内周面との間に、両者の熱膨張係数の相
違に起因する応力の発生を有効に防止するために通常、
0.5mm程度の間隙が形成されており、該間隙が金属基体
と絶縁枠体の位置合わせのズレによって0.5mm以下の狭
いものとなると以下のような欠点を有する。
金属基体上に絶縁枠体を取着する際、金属基体の凸部側
面と絶縁枠体の内周面との間に、両者の熱膨張係数の相
違に起因する応力の発生を有効に防止するために通常、
0.5mm程度の間隙が形成されており、該間隙が金属基体
と絶縁枠体の位置合わせのズレによって0.5mm以下の狭
いものとなると以下のような欠点を有する。
即ち、 (1)金属基体上に絶縁枠体をロウ材を介しロウ付けする
際、溶融したロウ材の一部が間隙内を毛管現象によりせ
り上がり、金属基体の凸部上面に流出付着して表面を粗
面となし、その結果、金属基体の凸部上面に半導体素子
を強固に取着することができない。
際、溶融したロウ材の一部が間隙内を毛管現象によりせ
り上がり、金属基体の凸部上面に流出付着して表面を粗
面となし、その結果、金属基体の凸部上面に半導体素子
を強固に取着することができない。
(2)金属基体に絶縁枠体を取着した後、金属基体の外表
面にめっき金属層を被着させる際、めっき液が間隙内に
侵入して残留し、該残留しためっき液が半導体素子に作
用して半導体素子の特性に劣化を来たす等の欠点を有し
ていた。
面にめっき金属層を被着させる際、めっき液が間隙内に
侵入して残留し、該残留しためっき液が半導体素子に作
用して半導体素子の特性に劣化を来たす等の欠点を有し
ていた。
（考案の目的） 本考案は上記欠点に鑑み案出されたもので、その目的は
金属基体の凸部側面と絶縁枠体の内周面との間に所定大
きさの間隙を正確、且つ確実に形成し、半導体素子の取
着強度が大で、かつ半導体素子の特性に劣化を来すこと
が皆無の半導体素子収納用パッケージを提供することに
ある。
金属基体の凸部側面と絶縁枠体の内周面との間に所定大
きさの間隙を正確、且つ確実に形成し、半導体素子の取
着強度が大で、かつ半導体素子の特性に劣化を来すこと
が皆無の半導体素子収納用パッケージを提供することに
ある。
（問題点を解決するための手段） 本考案は中央部に半導体素子が載置される凸部を有する
金属基体上に、前記凸部を囲繞するようにして絶縁枠体
を取着して成る半導体素子収納用パッケージにおいて、
前記金属基体の凸部側面もしくは絶縁枠体の内周面の一
部にスペーサ部を設けたことを特徴とするものである。
金属基体上に、前記凸部を囲繞するようにして絶縁枠体
を取着して成る半導体素子収納用パッケージにおいて、
前記金属基体の凸部側面もしくは絶縁枠体の内周面の一
部にスペーサ部を設けたことを特徴とするものである。
（実施例） 次に本考案を第１図及び第２図に示す実施例に基づき詳
細に説明する。
細に説明する。
第１図及び第２図は本考案の半導体素子収納用パッケー
ジの一実施例を示し、１は金属基体、２は絶縁枠体であ
る。
ジの一実施例を示し、１は金属基体、２は絶縁枠体であ
る。
前記金属基体１はその上面中央部に凸部1aが設けてあ
り、該凸部1a上には半導体素子３が接着剤を介し取着さ
れる。
り、該凸部1a上には半導体素子３が接着剤を介し取着さ
れる。
前記金属基体１は半導体素子３が発する熱を直接伝導吸
収するとともに該吸収した熱を大気中に放出する作用を
為し、良熱伝導性の材料、例えば銅(Cu)や銅−タングス
テン合金（Cu-W合金）により形成されている。
収するとともに該吸収した熱を大気中に放出する作用を
為し、良熱伝導性の材料、例えば銅(Cu)や銅−タングス
テン合金（Cu-W合金）により形成されている。
前記金属基体１は、例えば銅(Cu)から成る場合、銅(Cu)
の基材を従来周知のプレス成形法を採用することにより
上面中央部に凸部1aを有する所望形状に形成され、また
銅−タングステン合金（Cu-W合金）から成る場合、タン
グステンの粉末（約10μｍ）を1000Kg/cm2の圧力で加圧
成形するとともにこれを還元雰囲気中、約2300℃の温度
で焼成して多孔質のタングステン焼結体を得、次に約11
00℃の温度で加熱溶融させた銅(Cu)を前記タングステン
焼結体の多孔部分に毛管現象を利用して含浸させること
によって形成される。
の基材を従来周知のプレス成形法を採用することにより
上面中央部に凸部1aを有する所望形状に形成され、また
銅−タングステン合金（Cu-W合金）から成る場合、タン
グステンの粉末（約10μｍ）を1000Kg/cm2の圧力で加圧
成形するとともにこれを還元雰囲気中、約2300℃の温度
で焼成して多孔質のタングステン焼結体を得、次に約11
00℃の温度で加熱溶融させた銅(Cu)を前記タングステン
焼結体の多孔部分に毛管現象を利用して含浸させること
によって形成される。
また前記金属基体１の上面外周端には金属基体１の上面
に設けた凸部1aを囲繞するようにして絶縁枠体２が取着
されており、金属基体１と絶縁枠体２とで半導体素子３
を収納するための空所が内部に形成される。
に設けた凸部1aを囲繞するようにして絶縁枠体２が取着
されており、金属基体１と絶縁枠体２とで半導体素子３
を収納するための空所が内部に形成される。
前記絶縁枠体２はアルミナセラミックスやガラス等から
成り、例えばアルミナセラミックスから成る場合にはア
ルミナセラミックの粉末に適当な有機溶剤、溶媒を添加
して泥漿状となすとともにこれをドクターブレード法を
採用することによってグリーンシート（生シート）を形
成し、しかる後、前記グリーンシートに適当な打抜き加
工を施すとともに複数枚積層し、高温で焼成することに
よって製作される。
成り、例えばアルミナセラミックスから成る場合にはア
ルミナセラミックの粉末に適当な有機溶剤、溶媒を添加
して泥漿状となすとともにこれをドクターブレード法を
採用することによってグリーンシート（生シート）を形
成し、しかる後、前記グリーンシートに適当な打抜き加
工を施すとともに複数枚積層し、高温で焼成することに
よって製作される。
前記絶縁枠体２はその下面にタングステン、モリブデン
等の金属から成るメタライズ金属層が被着されており、
該メタライズ金属層と金属基体１とを銀ロウ（Ag-Cu合
金）を介しロウ付けすることによって金属基体１上に取
着される。
等の金属から成るメタライズ金属層が被着されており、
該メタライズ金属層と金属基体１とを銀ロウ（Ag-Cu合
金）を介しロウ付けすることによって金属基体１上に取
着される。
また前記絶縁枠体２の内部にはモリブデン(Mo)、タング
ステン(W)等の金属から成る導電層４が設けてあり、該
導電層４は半導体素子３の電極を外部リード端子５に接
続する作用を為し、その一端に外部リード端子５が、ま
た他端に半導体素子３の電極に接続されたワイヤ６が取
着される。
ステン(W)等の金属から成る導電層４が設けてあり、該
導電層４は半導体素子３の電極を外部リード端子５に接
続する作用を為し、その一端に外部リード端子５が、ま
た他端に半導体素子３の電極に接続されたワイヤ６が取
着される。
前記絶縁枠体２に設けた導電層４に取着される外部リー
ド端子５は内部に収納する半導体素子３の各電極を外部
回路に接続する作用を為し、コバール（Fe-Ni-Co合金）
や42Alloy等の金属を板状に成したものが使用される。
ド端子５は内部に収納する半導体素子３の各電極を外部
回路に接続する作用を為し、コバール（Fe-Ni-Co合金）
や42Alloy等の金属を板状に成したものが使用される。
尚、前記外部リード端子５の外表面には該外部リード端
子５と外部回路との電気的接続を良好とするために、ま
た外部リード端子５が酸化腐蝕するのを防止するために
ニッケル(Ni)、金(Au)等から成る良導電性で、かつ耐蝕
性に優れた金属が従来周知のめっき法により被着されて
いる。
子５と外部回路との電気的接続を良好とするために、ま
た外部リード端子５が酸化腐蝕するのを防止するために
ニッケル(Ni)、金(Au)等から成る良導電性で、かつ耐蝕
性に優れた金属が従来周知のめっき法により被着されて
いる。
また前記絶縁枠体２の上面には蓋体７がガラス、樹脂等
の接着剤を介して取着され、これによって半導体素子収
納用パッケージの内部が完全に気密に封止される。
の接着剤を介して取着され、これによって半導体素子収
納用パッケージの内部が完全に気密に封止される。
かくして絶縁枠体２が取着された金属基体１の凸部1a上
に半導体素子３を取着し、半導体素子３の各電極をワイ
ヤ６を介して導電層４に接続するとともに蓋体７を絶縁
枠体２の上面に取着することによって最終製品である半
導体装置となる。
に半導体素子３を取着し、半導体素子３の各電極をワイ
ヤ６を介して導電層４に接続するとともに蓋体７を絶縁
枠体２の上面に取着することによって最終製品である半
導体装置となる。
本考案の半導体素子収納用パッケージにおいては金属基
体の凸部側面もしくは絶縁枠体の内周面の一部にスペー
サ部を設けておくことが重要である。そのため第１図及
び第２図に示す実施例では金属基体１の凸部1a側面にス
ペーサ部1bが設けられている。このように金属基体１の
凸部1a側面にスペーサ部1bを設けておくと金属基体１上
に絶縁枠体２を銀ロウ等のロウ材を介しロウ付け取着す
る際、スペーサ部1bの先端が絶縁枠体２の内周面に当接
して金属基体１の凸部1a側面と絶縁枠体２の内周面との
間に一定の大きさの間隙（例えば0.5mm）を形成し、こ
れによってロウ材が前記間隙内を毛管現象によりせり上
がり、凸部1a上面に流出するのが有効に防止され、凸部
1aの上面を平坦として半導体素子を強固に取着すること
が可能となる。また金属基体１の外表面にめっき金属層
を被着させた際、めっき液の一部が金属基体１の凸部1a
側面と絶縁枠体２の内周面との間に形成された間隙内に
侵入したとしても、該間隙は極めて大きいことから完全
に洗浄除去することができ、残留するめっき液が半導体
素子に作用し、半導体素子に特性の劣化を来すようなこ
ともない。
体の凸部側面もしくは絶縁枠体の内周面の一部にスペー
サ部を設けておくことが重要である。そのため第１図及
び第２図に示す実施例では金属基体１の凸部1a側面にス
ペーサ部1bが設けられている。このように金属基体１の
凸部1a側面にスペーサ部1bを設けておくと金属基体１上
に絶縁枠体２を銀ロウ等のロウ材を介しロウ付け取着す
る際、スペーサ部1bの先端が絶縁枠体２の内周面に当接
して金属基体１の凸部1a側面と絶縁枠体２の内周面との
間に一定の大きさの間隙（例えば0.5mm）を形成し、こ
れによってロウ材が前記間隙内を毛管現象によりせり上
がり、凸部1a上面に流出するのが有効に防止され、凸部
1aの上面を平坦として半導体素子を強固に取着すること
が可能となる。また金属基体１の外表面にめっき金属層
を被着させた際、めっき液の一部が金属基体１の凸部1a
側面と絶縁枠体２の内周面との間に形成された間隙内に
侵入したとしても、該間隙は極めて大きいことから完全
に洗浄除去することができ、残留するめっき液が半導体
素子に作用し、半導体素子に特性の劣化を来すようなこ
ともない。
前記金属基体１の凸部1a側面に設けたスペーサ部1bは銅
(Cu)等の基材を従来周知のプレス成形法を採用して所定
形状の金属基体１を形成する際に同時に形成される。
(Cu)等の基材を従来周知のプレス成形法を採用して所定
形状の金属基体１を形成する際に同時に形成される。
また前記スペーサ部1bの長さは金属基体１の凸部1a側面
と絶縁枠体２の内周面との間の間隙をロウ材が毛管現象
によりせり上がることがなく、かつ残留めっき液を洗浄
除去し得るような大きさと成すような長さに形成され
る。
と絶縁枠体２の内周面との間の間隙をロウ材が毛管現象
によりせり上がることがなく、かつ残留めっき液を洗浄
除去し得るような大きさと成すような長さに形成され
る。
尚、本考案は上述の実施例に限定されるものではなく、
本考案の要旨を逸脱しない範囲であれば種々の変更は可
能であり、例えばスペーサ部を金属基体１の凸部1a側面
に設けるのに代えて絶縁枠体２の内周面に設けても同一
の効果を有する。
本考案の要旨を逸脱しない範囲であれば種々の変更は可
能であり、例えばスペーサ部を金属基体１の凸部1a側面
に設けるのに代えて絶縁枠体２の内周面に設けても同一
の効果を有する。
（考案の効果） 本考案の半導体素子収納用パッケージによれば金属基体
の半導体素子が載置される凸部側面もしくは絶縁枠体の
内周面にスペーサ部を設けたことから該スペーサ部によ
って金属基体の凸部側面と絶縁枠体の内周面との間に形
成される間隙を所定の大きさに成すことができ、これに
よって絶縁枠体を金属基体上に取着するロウ材が前記間
隙を介して凸部上面に流出付着するのが皆無となり、凸
部上面を平坦として、該凸部上面に半導体素子を強固に
取着することができる。
の半導体素子が載置される凸部側面もしくは絶縁枠体の
内周面にスペーサ部を設けたことから該スペーサ部によ
って金属基体の凸部側面と絶縁枠体の内周面との間に形
成される間隙を所定の大きさに成すことができ、これに
よって絶縁枠体を金属基体上に取着するロウ材が前記間
隙を介して凸部上面に流出付着するのが皆無となり、凸
部上面を平坦として、該凸部上面に半導体素子を強固に
取着することができる。
また金属基体の凸部側面と絶縁枠体の内周面との間の間
隙を大きなものに成すことができることから該間隙内に
侵入しためっき液を完全に洗浄除去することも可能とな
り、残留めっき液が半導体素子に作用し、半導体素子に
特性の劣化を来すこともなくなる。
隙を大きなものに成すことができることから該間隙内に
侵入しためっき液を完全に洗浄除去することも可能とな
り、残留めっき液が半導体素子に作用し、半導体素子に
特性の劣化を来すこともなくなる。
第１図は本考案の半導体素子収納用パッケージの断面
図、第２図は第１図の半導体素子収納用パッケージのう
ち蓋体を取り除いた状態の平面図、第３図は従来の半導
体素子収納用パッケージの断面図、第４図は第３図の半
導体素子収納用パッケージのうち蓋体を取り除いた状態
の平面図である。 １：金属基体、1a：凸部 1b：スペーサ部、２：絶縁枠体 ３：半導体素子、４：導電層 ５：外部リード端子
図、第２図は第１図の半導体素子収納用パッケージのう
ち蓋体を取り除いた状態の平面図、第３図は従来の半導
体素子収納用パッケージの断面図、第４図は第３図の半
導体素子収納用パッケージのうち蓋体を取り除いた状態
の平面図である。 １：金属基体、1a：凸部 1b：スペーサ部、２：絶縁枠体 ３：半導体素子、４：導電層 ５：外部リード端子
Claims (1)
- 【請求項１】中央部に半導体素子が載置される凸部を有
する金属基体上に、前記凸部を囲繞するようにして絶縁
枠体を取着して成る半導体素子収納用パッケージにおい
て、前記金属基体の凸部側面もしくは絶縁枠体の内周面
の一部に当接するスペーサ部を設けたことを特徴とする
半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15715786U JPH0617303Y2 (ja) | 1986-10-14 | 1986-10-14 | 半導体素子収納用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15715786U JPH0617303Y2 (ja) | 1986-10-14 | 1986-10-14 | 半導体素子収納用パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6364047U JPS6364047U (ja) | 1988-04-27 |
| JPH0617303Y2 true JPH0617303Y2 (ja) | 1994-05-02 |
Family
ID=31079446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15715786U Expired - Lifetime JPH0617303Y2 (ja) | 1986-10-14 | 1986-10-14 | 半導体素子収納用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0617303Y2 (ja) |
-
1986
- 1986-10-14 JP JP15715786U patent/JPH0617303Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6364047U (ja) | 1988-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6808541B2 (en) | Solid electrolytic capacitor and method of making the same | |
| JPH0617303Y2 (ja) | 半導体素子収納用パツケ−ジ | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0610695Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0810197Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2604621B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2537835Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2543153Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2537834Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2838154B2 (ja) | 放熱体の製造方法 | |
| JP2764340B2 (ja) | 半導体素子収納用パッケージ | |
| JP2849865B2 (ja) | 放熱体の製造方法 | |
| JP2510585Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH07211822A (ja) | 半導体素子収納用パッケージ | |
| JPH0427172Y2 (ja) | ||
| JP2571571Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2740602B2 (ja) | 半導体素子収納用パッケージ | |
| JPH075642Y2 (ja) | 固定部材付集積回路パッケージ | |
| JP2570765Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2515660Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ |