JP2838154B2 - 放熱体の製造方法 - Google Patents
放熱体の製造方法Info
- Publication number
- JP2838154B2 JP2838154B2 JP2183514A JP18351490A JP2838154B2 JP 2838154 B2 JP2838154 B2 JP 2838154B2 JP 2183514 A JP2183514 A JP 2183514A JP 18351490 A JP18351490 A JP 18351490A JP 2838154 B2 JP2838154 B2 JP 2838154B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- heat radiator
- copper
- radiator
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子、特に半導体集積回路素子を収容
する半導体素子収納用パッケージに使用される放熱体の
製造方法に関するものである。
する半導体素子収納用パッケージに使用される放熱体の
製造方法に関するものである。
（従来の技術） 近時、情報処理装置の高性能化、高集積化に伴い、そ
れを構成する半導体素子も高密度化、高集積化が急激に
進んでいる。そのため半導体素子の単位面積、単位体積
あたりの発熱量が増大し、半導体素子を正常、且つ安定
に作動させるためにはその熱をいかに効率的に除去する
かが課題となっている。
れを構成する半導体素子も高密度化、高集積化が急激に
進んでいる。そのため半導体素子の単位面積、単位体積
あたりの発熱量が増大し、半導体素子を正常、且つ安定
に作動させるためにはその熱をいかに効率的に除去する
かが課題となっている。
従来、半導体素子が発生する熱の除去方法としては第
３図に示すように上面中央部に半導体素子13が載置され
る載置部11aを有した金属製の放熱体11上に、前記半導
体素子載置部11aを囲繞するようにして絶縁枠体12をロ
ウ付け取着した構造の半導体素子収納用パッケージを準
備し、放熱体11の半導体素子載置部11aに半導体素子13
を載置固定し、半導体素子13から発生される熱を放熱体
11に吸収させるとともに該吸着した熱を大気中に放出す
ることによって半導体素子13を熱から保護している。
３図に示すように上面中央部に半導体素子13が載置され
る載置部11aを有した金属製の放熱体11上に、前記半導
体素子載置部11aを囲繞するようにして絶縁枠体12をロ
ウ付け取着した構造の半導体素子収納用パッケージを準
備し、放熱体11の半導体素子載置部11aに半導体素子13
を載置固定し、半導体素子13から発生される熱を放熱体
11に吸収させるとともに該吸着した熱を大気中に放出す
ることによって半導体素子13を熱から保護している。
尚、前記半導体素子収納用パッケージにおいて放熱体
11は上面にロウ付け取着される絶縁枠体12との間に大き
な熱応力が発生しないよう熱膨張係数が絶縁枠体12と近
似する金属部材、例えばコバールもしくはインバー合金
と銅とを接合させた金属部材により形成されており、そ
の外表面には絶縁枠体12をロウ付け取着する際のロウ材
が強固に接合するようにロウ材と濡れ性が良いニッケル
等がメッキにより層着されている。
11は上面にロウ付け取着される絶縁枠体12との間に大き
な熱応力が発生しないよう熱膨張係数が絶縁枠体12と近
似する金属部材、例えばコバールもしくはインバー合金
と銅とを接合させた金属部材により形成されており、そ
の外表面には絶縁枠体12をロウ付け取着する際のロウ材
が強固に接合するようにロウ材と濡れ性が良いニッケル
等がメッキにより層着されている。
また前記絶縁枠体12はその下面にモリブデン、タング
ステン、マンガン等の高融点金属粉末から成るメタライ
ズ金属層14が被着形成されており、該メタライズ金属層
14を放熱体11に銀ロウ等のロウ材15を介しロウ付けする
ことによって絶縁枠体12は放熱体11上にロウ付け取着さ
れている。
ステン、マンガン等の高融点金属粉末から成るメタライ
ズ金属層14が被着形成されており、該メタライズ金属層
14を放熱体11に銀ロウ等のロウ材15を介しロウ付けする
ことによって絶縁枠体12は放熱体11上にロウ付け取着さ
れている。
更に前記放熱体11は第４図に示すようにコバールもし
くはインバー合金から成る２枚の金属板11b,11bの間に
銅板11cを接合させた構造を有しており、該放熱体11は
コバールもしくはインバー合金から成り、複数個の貫通
孔11dを有する２枚の金属板11b,11bと銅板11cを準備
し、次に前記２枚の金属板11b,11b間に銅板11cを配する
とともにこれを圧延し、銅板11cの一部を２枚の金属板1
1b,11bの各々に設けた貫通孔11d内に圧入させ、銅板11c
を２枚の金属板11b,11b間に接合させることによってそ
の熱膨張係数が絶縁枠体12と近似するように形成され
る。
くはインバー合金から成る２枚の金属板11b,11bの間に
銅板11cを接合させた構造を有しており、該放熱体11は
コバールもしくはインバー合金から成り、複数個の貫通
孔11dを有する２枚の金属板11b,11bと銅板11cを準備
し、次に前記２枚の金属板11b,11b間に銅板11cを配する
とともにこれを圧延し、銅板11cの一部を２枚の金属板1
1b,11bの各々に設けた貫通孔11d内に圧入させ、銅板11c
を２枚の金属板11b,11b間に接合させることによってそ
の熱膨張係数が絶縁枠体12と近似するように形成され
る。
（発明が解決しようとする課題） しかし乍ら、この従来の半導体素子収納用パッケージ
に使用される放熱体11は２枚の金属板11b,11b間に銅板1
1cを配するとともにこれを圧延し、銅板11cの一部を金
属板11b,11bに設けた貫通孔11d内に圧入させ、銅板11c
を金属板11b,11bに接合させることとによって形成され
ており、２枚の金属板11b,11b間に銅板11cを配し、圧延
して放熱体11を形成する際、銅板11cが２枚の金属板11
b,11bの各々に設けた貫通孔11d内を完全に埋めることが
できず、貫通孔11dの開口部、即ち、放熱体11の上下面
に多数の空隙Ａを有したものとなっている。
に使用される放熱体11は２枚の金属板11b,11b間に銅板1
1cを配するとともにこれを圧延し、銅板11cの一部を金
属板11b,11bに設けた貫通孔11d内に圧入させ、銅板11c
を金属板11b,11bに接合させることとによって形成され
ており、２枚の金属板11b,11b間に銅板11cを配し、圧延
して放熱体11を形成する際、銅板11cが２枚の金属板11
b,11bの各々に設けた貫通孔11d内を完全に埋めることが
できず、貫通孔11dの開口部、即ち、放熱体11の上下面
に多数の空隙Ａを有したものとなっている。
そのためこの放熱体11上に半導体素子13を載置固定し
た場合、放熱体11の上面には多数の空隙Ａが形成されて
いることから該空隙Ａによって放熱体11と半導体素子13
の接合部面積が狭いものとなり、その結果、半導体素子
13の放熱体11に対する接合強度が低く、半導体素子13に
外力が印加されると該外力によって半導体素子13が放熱
体11より外れてしまい、半導体装置としての機能が喪失
してしまうという欠点を有していた。
た場合、放熱体11の上面には多数の空隙Ａが形成されて
いることから該空隙Ａによって放熱体11と半導体素子13
の接合部面積が狭いものとなり、その結果、半導体素子
13の放熱体11に対する接合強度が低く、半導体素子13に
外力が印加されると該外力によって半導体素子13が放熱
体11より外れてしまい、半導体装置としての機能が喪失
してしまうという欠点を有していた。
また放熱体11と半導体素子13との間には多数の空隙Ａ
が存在することから半導体素子13の作動に発生する熱は
放熱体11への伝達が前記空隙Ａによって悪くなり、その
結果、半導体素子13を該半導体素子13の発生する熱によ
って高温とし、半導体素子13に熱破壊を起こさせたり、
特性に熱変化を与え、誤動作を生じさせたりするという
欠点も有していた。
が存在することから半導体素子13の作動に発生する熱は
放熱体11への伝達が前記空隙Ａによって悪くなり、その
結果、半導体素子13を該半導体素子13の発生する熱によ
って高温とし、半導体素子13に熱破壊を起こさせたり、
特性に熱変化を与え、誤動作を生じさせたりするという
欠点も有していた。
（発明の目的） 本発明は上記欠点に鑑み案出されたもので、その目的
は表面に半導体素子を強固に載置固定するのを可能と
し、且つ半導体素子の発生する熱を大気中に良好に放出
させ、半導体素子を長期間にわたり正常に作動させるこ
とを可能とした半導体素子収納用パッケージに好適に使
用される放熱体の製造方法を提供することにある。
は表面に半導体素子を強固に載置固定するのを可能と
し、且つ半導体素子の発生する熱を大気中に良好に放出
させ、半導体素子を長期間にわたり正常に作動させるこ
とを可能とした半導体素子収納用パッケージに好適に使
用される放熱体の製造方法を提供することにある。
（課題を解決するための手段） 本発明の放熱体の製造方法は、コバールもしくはイン
バー合金から成り、複数個の貫通孔を有する２枚の金属
板間に銅板を配した状態で１次圧延し、銅板の一部を金
属板に設けた貫通孔内に圧入させることによって銅板を
金属板間に接合させた接合体を得、 次に前記接合体の上下面に銅から成る薄板を配し、し
かる後、これを２次圧延し、銅薄板を接合体の上下面に
接合させることを特徴とするものである。
バー合金から成り、複数個の貫通孔を有する２枚の金属
板間に銅板を配した状態で１次圧延し、銅板の一部を金
属板に設けた貫通孔内に圧入させることによって銅板を
金属板間に接合させた接合体を得、 次に前記接合体の上下面に銅から成る薄板を配し、し
かる後、これを２次圧延し、銅薄板を接合体の上下面に
接合させることを特徴とするものである。
（実施例） 次に本発明を添付図面に基づき詳細に説明する。
第１図は本発明の製造方法によって製作された放熱体
を用いた半導体素子収納用パッケージの一実施例を示す
断面図であり、１は放熱体、２は絶縁枠体である。
を用いた半導体素子収納用パッケージの一実施例を示す
断面図であり、１は放熱体、２は絶縁枠体である。
前記放熱体１はその上面中央部に半導体素子３を載置
固定するための凸状の載置部1aが設けてあり、該載置部
1a上には半導体素子３が接着材を介し取着される。
固定するための凸状の載置部1aが設けてあり、該載置部
1a上には半導体素子３が接着材を介し取着される。
前記放熱体１は半導体素子３が発生する熱を直接伝導
吸収するとともに該吸収した熱を大気中に放出する作用
を為し、後述する絶縁枠体２との間に大きな熱応力が発
生しないよう熱膨張係数が絶縁枠体２と近似し、且つ良
熱伝導性である材料、具体的にはコバールもしくはイン
バー合金に銅を接合させた金属部材により形成される。
吸収するとともに該吸収した熱を大気中に放出する作用
を為し、後述する絶縁枠体２との間に大きな熱応力が発
生しないよう熱膨張係数が絶縁枠体２と近似し、且つ良
熱伝導性である材料、具体的にはコバールもしくはイン
バー合金に銅を接合させた金属部材により形成される。
前記放熱体１はまたその上面外周端に放熱体１の上面
に設けた凸状の半導体素子載置部1aを囲繞するようにし
て絶縁枠体２が取着されており、放熱体１と絶縁枠体２
とで半導体素子３を収容するための空所が形成される。
に設けた凸状の半導体素子載置部1aを囲繞するようにし
て絶縁枠体２が取着されており、放熱体１と絶縁枠体２
とで半導体素子３を収容するための空所が形成される。
尚、前記放熱体１はその外表面にロウ材と濡れ性が良
く、耐蝕性に優れたニッケル、金等をメッキにより0.3
乃至10.0μｍの厚さに層着させておくと放熱体１の酸化
腐食を有効に防止するとともに放熱体１上に絶縁枠体２
を銀ロウ等のロウ材を介し強固にロウ付け取着すること
ができる。従って、放熱体１の外表面にはニッケル、金
等を0.3乃至10.0μｍの厚さに層着させておくことが好
ましい。
く、耐蝕性に優れたニッケル、金等をメッキにより0.3
乃至10.0μｍの厚さに層着させておくと放熱体１の酸化
腐食を有効に防止するとともに放熱体１上に絶縁枠体２
を銀ロウ等のロウ材を介し強固にロウ付け取着すること
ができる。従って、放熱体１の外表面にはニッケル、金
等を0.3乃至10.0μｍの厚さに層着させておくことが好
ましい。
また前記放熱体１の上面に取着される絶縁枠体２はア
ルミナセラミックス等の電気絶縁材料から成り、例べば
アルミナセラミックスの粉末に適当な有機溶剤、溶媒を
添加混合して泥漿状となすとともにこれをドクターブレ
ード法を採用することによってセラミックグリーンシー
ト（セラミック生シート）を形成し、しかる後、セラミ
ックグリーンシートに適当な打抜き加工を施すととせに
複数枚積層し、高温（約1600℃）で焼成することによっ
て製作される。
ルミナセラミックス等の電気絶縁材料から成り、例べば
アルミナセラミックスの粉末に適当な有機溶剤、溶媒を
添加混合して泥漿状となすとともにこれをドクターブレ
ード法を採用することによってセラミックグリーンシー
ト（セラミック生シート）を形成し、しかる後、セラミ
ックグリーンシートに適当な打抜き加工を施すととせに
複数枚積層し、高温（約1600℃）で焼成することによっ
て製作される。
前記絶縁枠体２はその下面にタングステン、モリブデ
ン、マンガン等の高融点金属粉末から成るメタライズ金
属層５が被着されており、該メタライズ金属層５と放熱
体１とを銀ロウ等のロウ材６を介しロウ付けすることに
よって放熱体１上に取着される。
ン、マンガン等の高融点金属粉末から成るメタライズ金
属層５が被着されており、該メタライズ金属層５と放熱
体１とを銀ロウ等のロウ材６を介しロウ付けすることに
よって放熱体１上に取着される。
また前記絶縁枠体２の内部にはモリブデン、タングス
テン、マンガン等の高融点金属粉末から成る導電層７が
設けてあり、該導電層７は半導体素子３の電極を外部リ
ードピン８に接続する作用を為し、その一端に外部リー
ドピン８が、また他端に半導体素子３の電極に接続され
たボンディングワイヤ９が取着される。
テン、マンガン等の高融点金属粉末から成る導電層７が
設けてあり、該導電層７は半導体素子３の電極を外部リ
ードピン８に接続する作用を為し、その一端に外部リー
ドピン８が、また他端に半導体素子３の電極に接続され
たボンディングワイヤ９が取着される。
前記絶縁枠体２に設けた導電層７に取着される外部リ
ードピン８は内部に収容する半導体素子３の各電極を外
部電気回路に接続する作用を為し、コバール（Fe−Ni−
Co合金）や42Alloy（Fe−Ni合金）等の金属を棒状に加
工したものが使用される。
ードピン８は内部に収容する半導体素子３の各電極を外
部電気回路に接続する作用を為し、コバール（Fe−Ni−
Co合金）や42Alloy（Fe−Ni合金）等の金属を棒状に加
工したものが使用される。
尚、前記外部リードピン８の外表面にニッケル、金等
から成る良導電性で、且つ耐蝕性に優れた金属をメッキ
により0.3乃至20.0μｍの厚さに層着させておくと外部
リードピン８と外部電気回路との電気的接続が良好とな
り、また外部リードピン８の酸化腐食が有効に防止され
る。従って、外部リードピン８の外表面にはニッケル、
金等の良導電性で、且つ耐蝕性に優れた金属をメッキに
より0.3乃至20.0μｍの厚さに層着させておくことが好
ましい。
から成る良導電性で、且つ耐蝕性に優れた金属をメッキ
により0.3乃至20.0μｍの厚さに層着させておくと外部
リードピン８と外部電気回路との電気的接続が良好とな
り、また外部リードピン８の酸化腐食が有効に防止され
る。従って、外部リードピン８の外表面にはニッケル、
金等の良導電性で、且つ耐蝕性に優れた金属をメッキに
より0.3乃至20.0μｍの厚さに層着させておくことが好
ましい。
また前記絶縁枠体２の上面には蓋体10がガラス、樹脂
等の封止材を介して取着され、これによって放熱体１と
絶縁枠体２と蓋体10とから成る半導体素子収納用パッケ
ージの内部が完全に気密に封止される。
等の封止材を介して取着され、これによって放熱体１と
絶縁枠体２と蓋体10とから成る半導体素子収納用パッケ
ージの内部が完全に気密に封止される。
かくして絶縁枠体２が取着された放熱体１の凸状載置
部1a上に半導体素子３を載置固定し、半導体素子３の各
電極をボンディングワイヤ９を介して導電層７に接続す
るとともに蓋体10を絶縁枠体２の上面に封止材を介し取
着することによって最終製品としての半導体装置とな
る。
部1a上に半導体素子３を載置固定し、半導体素子３の各
電極をボンディングワイヤ９を介して導電層７に接続す
るとともに蓋体10を絶縁枠体２の上面に封止材を介し取
着することによって最終製品としての半導体装置とな
る。
次に上記半導体素子収納用パッケージに使用される本
発明の放熱体の製造方法について第２図に基づき説明す
る。
発明の放熱体の製造方法について第２図に基づき説明す
る。
まず第２図（ａ）に示す如く複数個の貫通孔1dを有す
る２枚の金属板1b,1bと１枚の銅板1cを準備する。
る２枚の金属板1b,1bと１枚の銅板1cを準備する。
前記金属板1bはコバールもしくはインバー合金から成
り、例えばコバールから成る場合、鉄、ニッケル、コバ
ルト等の金属粉末を高温で熔解させ、合金化させてコバ
ールのインゴットを作るとともに該インゴットを従来周
知の金属圧延加工法により板状となすことによって形成
され、また金属板1bに設けられる複数個の貫通孔1dは金
属板1bを従来周知の金属穴あけ加工法を採用することに
よって断面0.2乃至2.0mmφの孔に形成される。
り、例えばコバールから成る場合、鉄、ニッケル、コバ
ルト等の金属粉末を高温で熔解させ、合金化させてコバ
ールのインゴットを作るとともに該インゴットを従来周
知の金属圧延加工法により板状となすことによって形成
され、また金属板1bに設けられる複数個の貫通孔1dは金
属板1bを従来周知の金属穴あけ加工法を採用することに
よって断面0.2乃至2.0mmφの孔に形成される。
次に前記２枚の金属板1b,1bと１枚の銅板1cは、２枚
の金属板1b,1b間に銅板1cを配するとともにこれをロー
ル圧延により１次圧延し、銅板1cの一部を２枚の金属板
1b,1bの各々に設けた貫通孔1d内に圧入させることによ
って、２枚の金属板1b,1bと銅板1cとを接合させた第２
図（ｂ）に示す接合体1eとなす。
の金属板1b,1b間に銅板1cを配するとともにこれをロー
ル圧延により１次圧延し、銅板1cの一部を２枚の金属板
1b,1bの各々に設けた貫通孔1d内に圧入させることによ
って、２枚の金属板1b,1bと銅板1cとを接合させた第２
図（ｂ）に示す接合体1eとなす。
尚、この場合、接合体1eは、銅板1cが２枚の金属板1
b,1bの各々に設けた貫通孔1d内を完全に埋めることがで
きず、貫通孔1dの開口部に多数の空隙Ｂを有したものと
なる。
b,1bの各々に設けた貫通孔1d内を完全に埋めることがで
きず、貫通孔1dの開口部に多数の空隙Ｂを有したものと
なる。
そして次に第２図（ｃ）に示す如く、前記接合体1eの
上下面に銅から成る薄板1f,1fを配し、しかる後、これ
をロール圧延により２次圧延し、接合体1eの上下面に銅
の薄板1f,1fを接合させて第２図（ｄ）に示すような製
品としての放熱体１となる。
上下面に銅から成る薄板1f,1fを配し、しかる後、これ
をロール圧延により２次圧延し、接合体1eの上下面に銅
の薄板1f,1fを接合させて第２図（ｄ）に示すような製
品としての放熱体１となる。
前記銅から成る薄板1f,1fは接合体1eの上下面に接合
させる際、接合体1eの貫通孔1d開口部に形成されている
空隙Ｂを埋める作用を為し、これよって得られる放熱体
１は空隙の存在を皆無となすことができる。従ってこの
得られた放熱体１に半導体素子３を載置固定した場合、
放熱体１と半導体素子３との間には空隙がないことから
両者の接合部面積を大きなものとなすことができ、その
結果、半導体素子３の放熱体１に対する接合強度を極め
て強いものとなすことが可能となる。
させる際、接合体1eの貫通孔1d開口部に形成されている
空隙Ｂを埋める作用を為し、これよって得られる放熱体
１は空隙の存在を皆無となすことができる。従ってこの
得られた放熱体１に半導体素子３を載置固定した場合、
放熱体１と半導体素子３との間には空隙がないことから
両者の接合部面積を大きなものとなすことができ、その
結果、半導体素子３の放熱体１に対する接合強度を極め
て強いものとなすことが可能となる。
また放熱体１に空隙の存在が皆無であることから該放
熱体１に半導体素子３を載置固定した場合、半導体素子
３が作動時に発生する熱は放熱体１が良好に吸収すると
ともに大気中に放出し、これによって半導体素子３を常
に低温として該半導体素子３を長期間にわたり正常、且
つ安定に作動させることが可能となる。
熱体１に半導体素子３を載置固定した場合、半導体素子
３が作動時に発生する熱は放熱体１が良好に吸収すると
ともに大気中に放出し、これによって半導体素子３を常
に低温として該半導体素子３を長期間にわたり正常、且
つ安定に作動させることが可能となる。
尚、前記放熱体１の熱膨張係数は金属板1bの厚さ、銅
板1cの厚さ及び銅から成る薄板1fの厚さに左右され、金
属板1bの厚さを0.05乃至0.5mm、銅板1cの厚さを0.2乃至
2.0mm、銅から成る薄板の厚さを0.02乃至0.5mmとしてお
くとその熱膨張係数は6.0〜7.0×10-6/℃となり、絶縁
枠体２を構成するアルミナセラミックスの熱膨張係数と
近似したものとなる。従って、放熱体１と絶縁枠体２と
をその間に熱応力を発生することなく強固に取着するに
は放熱体１はそれを構成する金属板1b、銅板1c及び銅か
ら成る薄板1fの各々を上記範囲の厚さとしておくことが
好ましい。
板1cの厚さ及び銅から成る薄板1fの厚さに左右され、金
属板1bの厚さを0.05乃至0.5mm、銅板1cの厚さを0.2乃至
2.0mm、銅から成る薄板の厚さを0.02乃至0.5mmとしてお
くとその熱膨張係数は6.0〜7.0×10-6/℃となり、絶縁
枠体２を構成するアルミナセラミックスの熱膨張係数と
近似したものとなる。従って、放熱体１と絶縁枠体２と
をその間に熱応力を発生することなく強固に取着するに
は放熱体１はそれを構成する金属板1b、銅板1c及び銅か
ら成る薄板1fの各々を上記範囲の厚さとしておくことが
好ましい。
（発明の効果） 本発明の放熱体の製造方法によればコバールもしくは
インバー合金から成る２枚の金属板間に銅板を接合させ
た接合体の上下面に銅から成る薄板を圧延により接合さ
せたことから放熱体に空隙の存在を皆無となすことがで
き、その結果、放熱体に半導体素子を載置固定する際、
放熱体と半導体素子との接合部面積を広くして半導体素
子を放熱体上に極めて強固に接合させることが可能とな
る。
インバー合金から成る２枚の金属板間に銅板を接合させ
た接合体の上下面に銅から成る薄板を圧延により接合さ
せたことから放熱体に空隙の存在を皆無となすことがで
き、その結果、放熱体に半導体素子を載置固定する際、
放熱体と半導体素子との接合部面積を広くして半導体素
子を放熱体上に極めて強固に接合させることが可能とな
る。
また放熱体に空隙の存在が皆無であることから放熱体
に半導体素子が発生する熱を効率的に吸収除去させるこ
とができ、その結果、半導体素子を低温として該半導体
素子を長期間にわたり正常、且つ安定に作動させること
も可能となる。、
に半導体素子が発生する熱を効率的に吸収除去させるこ
とができ、その結果、半導体素子を低温として該半導体
素子を長期間にわたり正常、且つ安定に作動させること
も可能となる。、
第１図は本発明の製造方法によって形成された放熱体を
使用した半導体素子収納用パッケージの一実施例を示す
断面図、第２図（ａ）（ｂ）（ｃ）（ｄ）は本発明の放
熱体の製造方法を説明するための各工程毎き断面図、第
３図は従来の放熱体を使用した半導体素子収納用パッケ
ージの断面図、第４図は第３図に示す放熱体の部分拡大
斜視図である。 １……放熱体、1b……金属板 1c……銅板、1d……貫通孔 1e……接合体、1f……薄板 ２……絶縁枠体
使用した半導体素子収納用パッケージの一実施例を示す
断面図、第２図（ａ）（ｂ）（ｃ）（ｄ）は本発明の放
熱体の製造方法を説明するための各工程毎き断面図、第
３図は従来の放熱体を使用した半導体素子収納用パッケ
ージの断面図、第４図は第３図に示す放熱体の部分拡大
斜視図である。 １……放熱体、1b……金属板 1c……銅板、1d……貫通孔 1e……接合体、1f……薄板 ２……絶縁枠体
Claims (1)
- 【請求項１】コバールもしくはインバー合金から成り、
複数個の貫通孔を有する２枚の金属板間に銅板を配した
状態で１次圧延し、銅板の一部を金属板に設けた貫通孔
内に圧入させることによって銅板を金属板間に接合させ
た接合体を得、 次に前記接合体の上下面に銅から成る薄板を配し、しか
る後、これを２次圧延し、銅薄板を接合体の上下面に接
合させることを特徴とする放熱体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2183514A JP2838154B2 (ja) | 1990-07-11 | 1990-07-11 | 放熱体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2183514A JP2838154B2 (ja) | 1990-07-11 | 1990-07-11 | 放熱体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0471256A JPH0471256A (ja) | 1992-03-05 |
| JP2838154B2 true JP2838154B2 (ja) | 1998-12-16 |
Family
ID=16137177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2183514A Expired - Fee Related JP2838154B2 (ja) | 1990-07-11 | 1990-07-11 | 放熱体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2838154B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163736A (ja) * | 1992-11-19 | 1994-06-10 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP4617209B2 (ja) | 2005-07-07 | 2011-01-19 | 株式会社豊田自動織機 | 放熱装置 |
-
1990
- 1990-07-11 JP JP2183514A patent/JP2838154B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0471256A (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JP2838154B2 (ja) | 放熱体の製造方法 | |
| JP3619393B2 (ja) | 光半導体素子収納用パッケージ | |
| JP4116809B2 (ja) | 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JP2849865B2 (ja) | 放熱体の製造方法 | |
| JP3323171B2 (ja) | 半導体素子収納用パッケージ | |
| JP3709084B2 (ja) | 光半導体素子収納用パッケージ | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JPH07211822A (ja) | 半導体素子収納用パッケージ | |
| JP3527902B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3457898B2 (ja) | 光半導体素子収納用パッケージ | |
| JP2003037196A (ja) | 光半導体素子収納用パッケージ | |
| JP3457901B2 (ja) | 光半導体素子収納用パッケージ | |
| JP2515660Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2543153Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3709082B2 (ja) | 光半導体素子収納用パッケージ | |
| JP2537835Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0617303Y2 (ja) | 半導体素子収納用パツケ−ジ | |
| JP2000183215A (ja) | 半導体素子収納用パッケージ | |
| JP3659304B2 (ja) | 半導体素子収納用パッケージ | |
| JP2849869B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0810197Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2571571Y2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |