JP2515660Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2515660Y2 JP2515660Y2 JP1990092062U JP9206290U JP2515660Y2 JP 2515660 Y2 JP2515660 Y2 JP 2515660Y2 JP 1990092062 U JP1990092062 U JP 1990092062U JP 9206290 U JP9206290 U JP 9206290U JP 2515660 Y2 JP2515660 Y2 JP 2515660Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal base
- metal
- package
- attached
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は半導体素子、特に半導体集積回路素子を収容
するための半導体素子収納用パッケージの改良に関する
ものである。
するための半導体素子収納用パッケージの改良に関する
ものである。
（従来技術及びその課題） 近時、情報処理装置の高性能化、高速度化に伴い、そ
れを構成する半導体素子も高密度、高集積化が急激に進
んでいる。そのため半導体素子の単位面積、単位体積当
りの発熱量が増大し、半導体素子を正常、且つ安定に作
動させるためにはその熱をいかに効率的に除去するかが
課題となっている。
れを構成する半導体素子も高密度、高集積化が急激に進
んでいる。そのため半導体素子の単位面積、単位体積当
りの発熱量が増大し、半導体素子を正常、且つ安定に作
動させるためにはその熱をいかに効率的に除去するかが
課題となっている。
従来、半導体素子の発生する熱の除去方法としては第
２図に示すように上面中央部に半導体素子13が載置され
る載置部11aを有した金属基体11上に、前記載置部11aを
囲繞するようにして絶縁枠体12をロウ付け取着した構造
の半導体素子収納用パッケージを準備し、金属基体11の
半導体素子載置部11aに半導体素子13を載置して半導体
素子13が発生する熱を金属基体11に吸収させるとともに
該吸収した熱を大気中に放出することによって行われて
いる。
２図に示すように上面中央部に半導体素子13が載置され
る載置部11aを有した金属基体11上に、前記載置部11aを
囲繞するようにして絶縁枠体12をロウ付け取着した構造
の半導体素子収納用パッケージを準備し、金属基体11の
半導体素子載置部11aに半導体素子13を載置して半導体
素子13が発生する熱を金属基体11に吸収させるとともに
該吸収した熱を大気中に放出することによって行われて
いる。
尚、前記半導体素子収納用パッケージおいて、金属基
体11は上面にロウ付け取着される絶縁枠体12との間に大
きな熱応力が発生しないよう熱膨張係数が絶縁枠体12と
近似する金属、例えば銅−タングステン合金（Cu-W合
金）により形成されており、また前記絶縁枠体12はその
下面にモリブデン（Mo）、タングステン（Ｗ）、マンガ
ン（Mn）等の高融点金属粉末から成るメタライズ金属層
14が被着形成されており、該メタライズ金属層14を金属
基体11に銀ロウ（Ag-Cu合金）等のロウ材15を介しロウ
付けすることによって金属基体11上に絶縁枠体12をロウ
付け取着させている。
体11は上面にロウ付け取着される絶縁枠体12との間に大
きな熱応力が発生しないよう熱膨張係数が絶縁枠体12と
近似する金属、例えば銅−タングステン合金（Cu-W合
金）により形成されており、また前記絶縁枠体12はその
下面にモリブデン（Mo）、タングステン（Ｗ）、マンガ
ン（Mn）等の高融点金属粉末から成るメタライズ金属層
14が被着形成されており、該メタライズ金属層14を金属
基体11に銀ロウ（Ag-Cu合金）等のロウ材15を介しロウ
付けすることによって金属基体11上に絶縁枠体12をロウ
付け取着させている。
しかし乍ら、最近、半導体素子13の発生する熱は約10
W程度（従来の約３倍の発熱量）の大きなものとなって
きており、従来の半導体素子収納用パッケージでは半導
体素子13の発生する熱を充分に吸収除去することができ
ず、半導体素子13を該素子13自身の発生する熱によって
高温とし、半導体素子13に熱破壊を起こさせたり、特性
に熱変化を与え誤動作させたりするという欠点を有して
いた。
W程度（従来の約３倍の発熱量）の大きなものとなって
きており、従来の半導体素子収納用パッケージでは半導
体素子13の発生する熱を充分に吸収除去することができ
ず、半導体素子13を該素子13自身の発生する熱によって
高温とし、半導体素子13に熱破壊を起こさせたり、特性
に熱変化を与え誤動作させたりするという欠点を有して
いた。
そこで上記欠点を解消するために金属基体11に多数の
切込みを入れ、金属基体11の外表面積を広くすることに
よって金属基体11が吸収した半導体素子13の熱を大気中
に良好に放出することが考えられる。
切込みを入れ、金属基体11の外表面積を広くすることに
よって金属基体11が吸収した半導体素子13の熱を大気中
に良好に放出することが考えられる。
しかし乍ら、金属基体11を形成する銅−タングステン
合金はその硬度がブリネル硬度（HB）で約280と硬く、
加工性が極めて悪いため金属基体11に多数の切込みをい
れるのが困難となり、その結果、金属基体11の外表面積
を広くし、該金属基体11を介して半導体素子13が発生し
た熱を大気中に良好に放出することは不可となる欠点を
有していた。
合金はその硬度がブリネル硬度（HB）で約280と硬く、
加工性が極めて悪いため金属基体11に多数の切込みをい
れるのが困難となり、その結果、金属基体11の外表面積
を広くし、該金属基体11を介して半導体素子13が発生し
た熱を大気中に良好に放出することは不可となる欠点を
有していた。
（考案の目的） 本考案は上記諸欠点に鑑み案出されたもので、その目
的は半導体素子が発生した熱を大気中に良好に放出さ
せ、半導体素子を常に低温として半導体素子を長期間に
わたり正常、且つ安定に作動させることができる半導体
素子収納用パッケージを提供することにある。
的は半導体素子が発生した熱を大気中に良好に放出さ
せ、半導体素子を常に低温として半導体素子を長期間に
わたり正常、且つ安定に作動させることができる半導体
素子収納用パッケージを提供することにある。
（課題を解決するため手段） 本考案は銅−タングステン合金から成り、上面に半導
体素子が載置される載置部を有する金属基体上に、該載
置部を囲繞するようにして絶縁枠体を取着して成る半導
体素子収納用パッケージにおいて、前記金属基体の下面
に熱伝導率が0.3（cal.cm/cm2.sec.K）以上、硬度がブ
リネル硬度（HB）でHB≦100の金属材料から成る放熱フ
ィン部材を取着したことを特徴とするものであ。
体素子が載置される載置部を有する金属基体上に、該載
置部を囲繞するようにして絶縁枠体を取着して成る半導
体素子収納用パッケージにおいて、前記金属基体の下面
に熱伝導率が0.3（cal.cm/cm2.sec.K）以上、硬度がブ
リネル硬度（HB）でHB≦100の金属材料から成る放熱フ
ィン部材を取着したことを特徴とするものであ。
（実施例） 次に本考案を添付図面に基づき詳細に説明する。
第１図は本考案の半導体素子収納用パッケージの一実
施例を示し、１は金属基体、２は絶縁枠体である。
施例を示し、１は金属基体、２は絶縁枠体である。
前記金属基体１はその上面中央部に半導体素子３を載
置させるための凸状の載置部1aが設けてあり、該載置部
1a上には半導体素子３が接着材を介し取着される。
置させるための凸状の載置部1aが設けてあり、該載置部
1a上には半導体素子３が接着材を介し取着される。
前記金属基体１は銅−タングステン合金から成り、半
導体素子３が発生する熱を直接吸収するとともに該吸収
した熱を後述する放熱フィン部材４に伝導する作用を為
す。
導体素子３が発生する熱を直接吸収するとともに該吸収
した熱を後述する放熱フィン部材４に伝導する作用を為
す。
尚、前記金属基体１は銅−タングステン合金より成る
ことから後述するアルミナセラミック等の電気絶縁材料
より成る絶縁枠体２と熱膨張係数が近似し、金属基体１
上に絶縁枠体２を取着したとしても両者間には熱応力が
発生することは一切なく、金属基体１上に絶縁枠体２を
極めて強固に取着することが可能となる。
ことから後述するアルミナセラミック等の電気絶縁材料
より成る絶縁枠体２と熱膨張係数が近似し、金属基体１
上に絶縁枠体２を取着したとしても両者間には熱応力が
発生することは一切なく、金属基体１上に絶縁枠体２を
極めて強固に取着することが可能となる。
また前記銅−タングステン合金より成る金属基体１
は、例えばタングステンの粉末（約10μｍ）を1000Kg/c
m2の圧力で加圧成形するとともにこれを還元雰囲気中、
約2300℃の温度で焼成して多孔質のタングステン焼結体
を得、次に1100℃の温度で加熱溶融させた銅を前記タン
グステン焼結体の多孔部分に毛管現象を利用して含浸さ
せることによって形成される。
は、例えばタングステンの粉末（約10μｍ）を1000Kg/c
m2の圧力で加圧成形するとともにこれを還元雰囲気中、
約2300℃の温度で焼成して多孔質のタングステン焼結体
を得、次に1100℃の温度で加熱溶融させた銅を前記タン
グステン焼結体の多孔部分に毛管現象を利用して含浸さ
せることによって形成される。
前記金属基体１の下面にはまた放熱フィン部材４が取
着されており、該放熱フィン部材４は金属基体１が吸収
した半導体素子３の熱を大気中に良好に放出する作用を
為す。
着されており、該放熱フィン部材４は金属基体１が吸収
した半導体素子３の熱を大気中に良好に放出する作用を
為す。
前記放熱フィン部材４は熱伝導率が0.3（cal.cm/cm2.
sec.K）以上、硬度がブリネル硬度（HB）でHB≦100の金
属材料、具体的にはアルミニウム（Al）や銅（Cu）から
成り、アルミニウムや銅等から成る板材の一主面に従来
周知の金属加工法を採用し、多数の切込みを入れること
によって形成される。
sec.K）以上、硬度がブリネル硬度（HB）でHB≦100の金
属材料、具体的にはアルミニウム（Al）や銅（Cu）から
成り、アルミニウムや銅等から成る板材の一主面に従来
周知の金属加工法を採用し、多数の切込みを入れること
によって形成される。
尚、前記放熱フィン部材４はその熱伝導率が0.3（ca
l.cm/cm2.sec.K）以上と高いことから金属基体１が吸収
した半導体素子３の熱を大気中に極めて良好に放出する
ことができ、その結果、半導体素子３を常に低温として
半導体素子３に熱破壊を起こさせたり、特性に熱変化を
与え、誤動作させたりすることは皆無となる。
l.cm/cm2.sec.K）以上と高いことから金属基体１が吸収
した半導体素子３の熱を大気中に極めて良好に放出する
ことができ、その結果、半導体素子３を常に低温として
半導体素子３に熱破壊を起こさせたり、特性に熱変化を
与え、誤動作させたりすることは皆無となる。
また前記放熱フィン部材４を形成する金属材料はその
硬度がブリネル硬度（HB）でHB≦100であり、軟質であ
ることから極めて加工性に優れており、その結果、フィ
ンの厚みを0.5mm以下とした切込みを多数いれることが
でき（従来の銅−タングステンを用いたものはフィンの
厚みが2.0mm以上必要）は2.0mm以上の厚みが必要）とな
り、放熱フィンの外表面積を従来のものに比較して４倍
以上の広いものとなすことが可能となる。従って、これ
によっても半導体素子３の発生する熱を大気中に良好に
放出することが可能となる。
硬度がブリネル硬度（HB）でHB≦100であり、軟質であ
ることから極めて加工性に優れており、その結果、フィ
ンの厚みを0.5mm以下とした切込みを多数いれることが
でき（従来の銅−タングステンを用いたものはフィンの
厚みが2.0mm以上必要）は2.0mm以上の厚みが必要）とな
り、放熱フィンの外表面積を従来のものに比較して４倍
以上の広いものとなすことが可能となる。従って、これ
によっても半導体素子３の発生する熱を大気中に良好に
放出することが可能となる。
尚、前記放熱フィン部材４はその中央部に設けた凹部
4a内に金属基体１の底面に設けた突出部1bを圧入させる
ことによって金属基体１の底面に取着される。
4a内に金属基体１の底面に設けた突出部1bを圧入させる
ことによって金属基体１の底面に取着される。
前記金属基体１はまたその上面外周端に金属基体１の
上面に設けた凸状の載置部1aを囲繞するようにして絶縁
枠体２が取着されており、金属基体１と蓋体２とで半導
体素子３を収容するための空所が形成される。
上面に設けた凸状の載置部1aを囲繞するようにして絶縁
枠体２が取着されており、金属基体１と蓋体２とで半導
体素子３を収容するための空所が形成される。
前記絶縁枠体２はアルミナセラミックス等の電気絶縁
材料から成り、例えばアルミナセラミックスの原料粉末
に適当な有機溶剤、溶媒を添加混合して泥漿状となすと
ともにこれをドクターブレード法を採用することによっ
てセラミックグリーンシート（セラミック生シート）を
形成し、しかる後、セラミックグリーンシートに適当な
打抜き加工を施すとともに複数枚積層し、高温（約1600
℃）で焼成することによって製作される。
材料から成り、例えばアルミナセラミックスの原料粉末
に適当な有機溶剤、溶媒を添加混合して泥漿状となすと
ともにこれをドクターブレード法を採用することによっ
てセラミックグリーンシート（セラミック生シート）を
形成し、しかる後、セラミックグリーンシートに適当な
打抜き加工を施すとともに複数枚積層し、高温（約1600
℃）で焼成することによって製作される。
前記絶縁枠体２はその下面にタングステン、モリブデ
ン等の高融点金属粉末から成るメタライズ金属層５が被
着されており、該メタライズ金属層５と金属基体１とを
銀ロウ等のロウ材６を介しロウ付けすることによって金
属基体１上に取着される。
ン等の高融点金属粉末から成るメタライズ金属層５が被
着されており、該メタライズ金属層５と金属基体１とを
銀ロウ等のロウ材６を介しロウ付けすることによって金
属基体１上に取着される。
尚、この場合、金属基体１と絶縁枠体２とはその各々
の熱膨張係数が近似することから両者間には剥離につな
がるような熱応力を発生することはない。
の熱膨張係数が近似することから両者間には剥離につな
がるような熱応力を発生することはない。
また前記絶縁枠体２の内部はモリブデン、タングステ
ン等の高融点金属粉末から成る導電層７が設けてあり、
該導電層７は半導体素子３の電極を外部リードピン８に
接続する作用を為し、その一端に外部リードピン８が、
また他端に半導体素子３の電極に接続されたボンディン
グワイヤ９が取着される。
ン等の高融点金属粉末から成る導電層７が設けてあり、
該導電層７は半導体素子３の電極を外部リードピン８に
接続する作用を為し、その一端に外部リードピン８が、
また他端に半導体素子３の電極に接続されたボンディン
グワイヤ９が取着される。
前記絶縁枠体２に設けた導電層７に取着される外部リ
ードピン８は内部に収容する半導体素子３の各電極を外
部電気回路に接続する作用を為し、コバールや42Alloy
等の金属を棒状に加工したものが使用される。
ードピン８は内部に収容する半導体素子３の各電極を外
部電気回路に接続する作用を為し、コバールや42Alloy
等の金属を棒状に加工したものが使用される。
尚、前記外部リードピン８の外表面にニッケル、金等
から成る良導電性で、且つ耐蝕性に優れた金属をメッキ
法により2.0乃至10.0μｍの厚さに層着させておくと外
部リードピン８と外部電気回路との電気的接続が良好と
なり、また外部リードピン８の酸化腐食が有効に防止さ
れる。従って、外部リードピン８の外表面にはニッケ
ル、金等から成る良導電性で、且つ耐蝕性に優れた金属
を2.0乃至10.0μｍの厚みに層着しておくことが好まし
い。
から成る良導電性で、且つ耐蝕性に優れた金属をメッキ
法により2.0乃至10.0μｍの厚さに層着させておくと外
部リードピン８と外部電気回路との電気的接続が良好と
なり、また外部リードピン８の酸化腐食が有効に防止さ
れる。従って、外部リードピン８の外表面にはニッケ
ル、金等から成る良導電性で、且つ耐蝕性に優れた金属
を2.0乃至10.0μｍの厚みに層着しておくことが好まし
い。
また前記絶縁枠体２の上面には蓋体10がガラス、樹脂
等の封止材を介して取着され、これによって半導体素子
収納用パッケージの内部が完全に気密に封止される。
等の封止材を介して取着され、これによって半導体素子
収納用パッケージの内部が完全に気密に封止される。
かくして絶縁枠体２が取着された金属基体１の半導体
素子載置部1a上に半導体素子３を取着固定し、半導体素
子３の各電極をボンディングワイヤ９を介して導電層７
に接続するとともに蓋体10を絶縁枠体２の上面に封止材
を介して取着することによって最終製品としての半導体
装置となる。
素子載置部1a上に半導体素子３を取着固定し、半導体素
子３の各電極をボンディングワイヤ９を介して導電層７
に接続するとともに蓋体10を絶縁枠体２の上面に封止材
を介して取着することによって最終製品としての半導体
装置となる。
（考案の効果） 本考案の半導体素子収納用パッケージによれば、金属
基体の下面に熱伝導率が0.3（cal.cm/cm2.sec.K）以
上、硬度がブリネル硬度（HB）でHB≦100の金属材料か
ら成る放熱フィン部材を取着したことから半導体素子が
発生する熱は金属基体及び放熱フィン部材を介して大気
中に極めて良好に放出され、その結果、半導体素子を常
に低温として半導体素子に熱破壊を起こさせたり、特性
に熱変化を与え、誤動作を起こさせたりすることが皆無
となり、半導体素子を長期間にわたり正常、且つ安定に
作動させることが可能となる。
基体の下面に熱伝導率が0.3（cal.cm/cm2.sec.K）以
上、硬度がブリネル硬度（HB）でHB≦100の金属材料か
ら成る放熱フィン部材を取着したことから半導体素子が
発生する熱は金属基体及び放熱フィン部材を介して大気
中に極めて良好に放出され、その結果、半導体素子を常
に低温として半導体素子に熱破壊を起こさせたり、特性
に熱変化を与え、誤動作を起こさせたりすることが皆無
となり、半導体素子を長期間にわたり正常、且つ安定に
作動させることが可能となる。
また放熱フィン部材は硬度がブリネル硬度（HB）でHB
≦100の金属材料より成ることから多数の切込みを入れ
ることは極めて容易で放熱フィイ部材の外表面積を極め
て広いものとなすことができ、これによっても半導体素
子の発生する熱を大気中に極めて良好に放出することが
可能となる。
≦100の金属材料より成ることから多数の切込みを入れ
ることは極めて容易で放熱フィイ部材の外表面積を極め
て広いものとなすことができ、これによっても半導体素
子の発生する熱を大気中に極めて良好に放出することが
可能となる。
第１図は本考案の半導体素子収納用パッケージの一実施
例を示す断面図、第２図は従来の半導体素子収納用パッ
ケージの断面図である。 １……金属基体、1a……半導体素子載置部 ２……絶縁枠体、５……放熱フィン部材
例を示す断面図、第２図は従来の半導体素子収納用パッ
ケージの断面図である。 １……金属基体、1a……半導体素子載置部 ２……絶縁枠体、５……放熱フィン部材
Claims (1)
- 【請求項１】銅−タングステン合金から成り、上面に半
導体素子が載置される載置部を有する金属基体上に、該
載置部を囲繞するようにして絶縁枠体を取着して成る半
導体素子収納用パッケージにおいて、前記金属基体の下
面に熱伝導率が0.3（cal.cm/cm2.sec.K）以上、硬度が
ブリネル硬度（HB）でHB≦100の金属材料から成る放熱
フィン部材を取着したことを特徴とする半導体素子収納
用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990092062U JP2515660Y2 (ja) | 1990-08-31 | 1990-08-31 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990092062U JP2515660Y2 (ja) | 1990-08-31 | 1990-08-31 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0451147U JPH0451147U (ja) | 1992-04-30 |
| JP2515660Y2 true JP2515660Y2 (ja) | 1996-10-30 |
Family
ID=31828241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990092062U Expired - Lifetime JP2515660Y2 (ja) | 1990-08-31 | 1990-08-31 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515660Y2 (ja) |
-
1990
- 1990-08-31 JP JP1990092062U patent/JP2515660Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451147U (ja) | 1992-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2515660Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3346657B2 (ja) | 半導体素子収納用パッケージ | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3659306B2 (ja) | 半導体素子収納用パッケージ | |
| JP2997374B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659467B2 (ja) | 半導体素子収納用パッケージ | |
| JP2537834Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP2537835Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3659300B2 (ja) | 半導体素子収納用パッケージ | |
| JP3559458B2 (ja) | ロウ材 | |
| JP3346655B2 (ja) | 半導体素子収納用パッケージ | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003037204A (ja) | 半導体素子収納用パッケージ | |
| JPH08316353A (ja) | 半導体素子収納用パッケージ | |
| JP3439844B2 (ja) | 半導体素子収納用パッケージ | |
| JP2849865B2 (ja) | 放熱体の製造方法 | |
| JP3559457B2 (ja) | ロウ材 | |
| JPH09162324A (ja) | 半導体素子収納用パッケージ | |
| JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
| JPH04105547U (ja) | 半導体素子収納用パツケージ | |
| JPH09162337A (ja) | 半導体素子収納用パッケージ | |
| JPH0878586A (ja) | 半導体素子収納用パッケージ | |
| JPH06151656A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |