JPH09162337A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH09162337A
JPH09162337A JP32155995A JP32155995A JPH09162337A JP H09162337 A JPH09162337 A JP H09162337A JP 32155995 A JP32155995 A JP 32155995A JP 32155995 A JP32155995 A JP 32155995A JP H09162337 A JPH09162337 A JP H09162337A
Authority
JP
Japan
Prior art keywords
semiconductor element
sintered body
radiator
frame
fitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32155995A
Other languages
English (en)
Inventor
Satoshi Oike
智 大池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP32155995A priority Critical patent/JPH09162337A/ja
Publication of JPH09162337A publication Critical patent/JPH09162337A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】放熱体と絶縁基体との熱膨張係数の相異に起因
して発生する熱応力によって絶縁基体にクラックや割れ
が発生し、半導体素子を収容する容器の気密封止が破れ
る。 【解決手段】内部に半導体素子3を収容する絶縁基体1
と蓋体2とから成る絶縁容器4の外表面に放熱体8を取
着した半導体素子収納用パッケージであって、前記放熱
体8がシリコン単結晶で形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はLSI(大規模集積
回路素子)等の半導体素子を収容するための半導体素子
収納用パッケージに関するものである。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、酸化アルミニウム質焼結体
やムライト質焼結体、窒化アルミニウム質焼結体、炭化
珪素質焼結体、ガラスセラミックス焼結体等の電気絶縁
材料から成り、上面に半導体素子を収容するための凹部
を有し、下面に銅から成る放熱体が取着されている絶縁
基体と、該絶縁基体の凹部周辺から外周縁にかけて被着
導出されたタングステン、モリブデン、マンガン等の高
融点金属粉末から成る複数個のメタライズ配線層と、内
部に収容する半導体素子を外部電気回路に接続するため
に前記メタライズ配線層に銀ロウ等のロウ材を介し取着
された外部リード端子と、蓋体とから構成、或いは上面
に半導体素子が載置される載置部を有する銅から成る放
熱体と、該放熱体の上面に前記載置部を囲繞するように
して取着された酸化アルミニウム質焼結体やムライト質
焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結
体、ガラスセラミックス焼結体等の電気絶縁材料から成
る枠状の絶縁体と、該枠状絶縁体の内周部から外周部に
かけて被着導出されているタングステン、モリブデン、
マンガン等の高融点金属粉末から成る複数個のメタライ
ズ配線層と、前記枠状絶縁体の上面に取着され、絶縁体
の穴を塞ぐ蓋体とから構成されており、絶縁基体の凹部
底面に半導体素子をガラス、樹脂、ロウ材等の接着剤を
介して接着固定するとともに該半導体素子の各電極をボ
ンディングワイヤを介してメタライズ配線層に電気的に
接続し、しかる後、絶縁基体に蓋体をガラス、樹脂、ロ
ウ材等から成る封止材を介して接合させ、絶縁基体と蓋
体とから成る容器内部に半導体素子を気密に収容するこ
とによって、或いは放熱体の半導体素子載置部に半導体
素子をガラス、樹脂、ロウ材等の接着剤を介して接着固
定するとともに該半導体素子の各電極をボンディングワ
イヤを介して枠状絶縁体に形成したメタライズ配線層に
電気的に接続し、しかる後、枠状絶縁体に蓋体を該絶縁
体の穴を塞ぐようにしてガラス、樹脂、ロウ材等から成
る封止材を介して接合させ、放熱体と枠状の絶縁体と蓋
体とから成る容器内部に半導体素子を気密に収容するこ
とによって製品としての半導体装置となる。
【0003】尚、上述の半導体素子収納用パッケージに
おいては、絶縁基体の下面に取着されている放熱体、或
いは半導体素子が載置される放熱体が銅で形成されてお
り、該銅は熱伝導性に優れていることから放熱体は半導
体素子の作動時に発する熱を良好に吸収するとともに大
気中に良好に放散させることができ、これによって半導
体素子を常に適温とし半導体素子に熱破壊が発生した
り、特性に熱劣化が発生したりするのを有効に防止して
いる。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージでは、放熱体が銅で形
成されており、該銅はその熱膨張係数が約20×10-6
/℃で絶縁基体や枠状絶縁体を構成する酸化アルミニウ
ム質焼結体やムライト質焼結体、窒化アルミニウム質焼
結体、炭化珪素質焼結体、ガラスセラミックス焼結体等
の熱膨張係数(酸化アルミニウム質焼結体の熱膨張係数
は約7×10-6/℃、ムライト質焼結体の熱膨張係数は
約4×10-6/℃、窒化アルミニウム質焼結体の熱膨張
係数は約4×10-6/℃、炭化珪素質焼結体の熱膨張係
数は約3×10-6/℃、ガラスセラミックス焼結体の熱
膨張係数は約4×10-6/℃)と大きく相異することか
ら、容器内部に半導体素子を気密に収容し、半導体装置
となした後、絶縁基体と放熱体、或いは放熱体と枠状絶
縁体の各々に半導体素子が作動時に発生する熱等が印加
された場合、放熱体と絶縁基体、或いは枠状絶縁体との
間に両者の熱膨張係数の相異に起因する大きな熱応力が
発生するとともに、該熱応力によって絶縁基体や枠状絶
縁体に割れやクラックが生じ、その結果、容器の気密封
止が破れ、容器内部に収容する半導体素子を長期間にわ
たり正常、且つ安定に作動させることができないという
欠点を有していた。
【0005】
【課題を解決するための手段】本発明は、内部に半導体
素子を収容する絶縁基体と蓋体とから成る絶縁容器の外
表面に放熱体を取着した半導体素子収納用パッケージで
あって、前記放熱体がシリコン単結晶で形成されている
ことを特徴とするものである。
【0006】また本発明は、上面に半導体素子が載置さ
れる載置部を有する放熱体と、該放熱体の上面に前記載
置部を囲繞するようにして取着された枠状の絶縁体と、
該絶縁体の上面に取着され、絶縁体の穴を塞ぐ蓋体とか
ら成る半導体素子収納用パッケージであって、前記放熱
体がシリコン単結晶で形成されていることを特徴とする
ものである。
【0007】本発明の半導体素子収納用パッケージによ
れば、放熱体に熱膨張係数が約4×10-6/℃であるシ
リコン単結晶を使用したことから放熱体と絶縁基体、或
いは放熱体と枠状絶縁体の熱膨張係数が近似することに
なり、その結果、絶縁基体と放熱体、或いは放熱体と枠
状絶縁体の各々に半導体素子が作動時に発生する熱等が
印加されても放熱体と絶縁基体、或いは枠状絶縁体との
間に大きな熱応力が発生し、該熱応力によって絶縁基体
や枠状絶縁体に割れやクラックを発生することはなく、
これによって容器の気密封止を完全とし、容器内部に収
容する半導体素子を長期間にわたり正常、且つ安定に作
動させることが可能となる。
【0008】また本発明の半導体素子収納用パッケージ
によれば、放熱体に熱伝導率が約150W/mKである
シリコン単結晶を使用したことから半導体素子の作動時
に発する熱は放熱体を介して大気中に良好に放散される
こととなり、その結果、半導体素子は常に適温となり、
半導体素子を常に安定、かつ正常に作動させることもで
きる。
【0009】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。
【0010】図1は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1は絶縁基体、2は蓋体である。
この絶縁基体1と蓋体2とで半導体素子3を収容する絶
縁容器4が構成される。
【0011】前記絶縁基体1はその上面に半導体素子3
を収容するための空所を形成する凹部1aが設けてあ
り、該凹部1a底面には半導体素子3が載置され、ガラ
ス、樹脂、ロウ材等の接着剤を介して接着固定される。
【0012】前記絶縁基体1は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば、酸化アルミニウム質焼結体か
ら成る場合には、酸化アルミニウム、酸化珪素、酸化マ
グネシウム、酸化カルシウム等の原料粉末に適当な有機
バインダー、溶剤等を添加混合して泥漿物を作るととも
に、該泥漿物をドクターブレード法やカレンダーロール
法を採用することによってセラミックグリーンシート
(セラミック生シート)を成し、しかる後、前記セラミ
ックグリーンシートに適当な打ち抜き加工を施すととも
にこれを複数枚積層し、約1600℃の温度で焼成する
ことによって製作される。
【0013】また前記絶縁基体1は凹部1a周辺から外
周縁にかけて複数個のメタライズ配線層5が被着形成さ
れており、該メタライズ配線層5の凹部1a周辺部には
半導体素子3の各電極がボンディングワイヤ6を介して
電気的に接続され、また絶縁基体1の上面外周縁に導出
された部位には外部電気回路と接続される外部リード端
子7が銀ロウ等のロウ材を介してロウ付け取着されてい
る。
【0014】前記メタライズ配線層5は半導体素子3の
各電極を外部電気回路に接続する際の導電路として作用
し、タングステン、モリブデン、マンガン等の高融点金
属粉末により形成されている。
【0015】前記メタライズ配線層5はタングステン、
モリブデン、マンガン等の高融点金属粉末に適当な有機
バインダー、溶剤等を添加混合して得た金属ペーストを
絶縁基体1となるセラミックグリーンシートに予め従来
周知のスクリーン印刷法により所定パターンに印刷塗布
しておくことによって絶縁基体1の凹部1a周辺から外
周縁にかけて被着形成される。
【0016】また前記メタライズ配線層5はその露出す
る表面にニッケル、金等の耐蝕性に優れ、かつロウ材と
の濡れ性に優れる金属を1.0μm〜20μmの厚みに
メッキ法により層着させておくと、メタライズ配線層5
の酸化腐食を有効に防止することができるとともにメタ
ライズ配線層5への外部リード端子7のロウ付けを強固
となすことができる。従って、前記メタライズ配線層5
は、その露出する表面にニッケル、金等の耐蝕性に優
れ、かつロウ材との濡れ性に優れる金属を1.0μm〜
20μmの厚みに層着しておくことが好ましい。
【0017】更に前記メタライズ配線層5には外部リー
ド端子7が銀ロウ等のロウ材を介してロウ付け取着され
ており、該外部リード端子7は容器4内部に収容する半
導体素子3の各電極を外部電気回路に電気的に接続する
作用を為し、外部リード端子7を外部電気回路に接続す
ることによって容器4内部に収容される半導体素子3は
メタライズ配線層5及び外部リード端子7を介して外部
電気回路に接続されることとなる。
【0018】前記外部リード端子7は鉄−ニッケル−コ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
例えば、鉄−ニッケル−コバルト合金等の金属から成る
インゴット(塊)に圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を採用することによって所定の形状
に形成される。
【0019】前記外部リード端子7が取着された絶縁基
体1はまたその下面に放熱体8が半田や樹脂から成る接
着剤を介して取着されており、該放熱体8は半導体素子
3が作動時に発する熱を吸収するとともに大気中に放散
させて半導体素子3を常に適温となし、これによって半
導体素子3を常に正常に作動させる。
【0020】前記放熱体8はシリコン単結晶から成り、
該シリコン単結晶は熱伝導率が約150W/mKと高い
ことから半導体素子3の発する熱を大気中に極めて効率
良く放散させることが可能となる。
【0021】また前記放熱体8を構成するシリコン単結
晶はその熱膨張係数が約4×10-6/℃であり、絶縁基
体1を構成する酸化アルミニウム質焼結体やムライト質
焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結
体、ガラスセラミックス焼結体等の熱膨張係数(酸化ア
ルミニウム質焼結体の熱膨張係数は約7×10-6/℃、
ムライト質焼結体の熱膨張係数は約4×10-6/℃、窒
化アルミニウム質焼結体の熱膨張係数は約4×10-6
℃、炭化珪素質焼結体の熱膨張係数は約3×10-6
℃、ガラスセラミックス焼結体の熱膨張係数は約4×1
-6/℃)と近似することから半導体素子3の作動時に
発する熱が絶縁基体1と放熱体8の両者に作用したとし
ても両者間には大きな熱応力が発生することはなく、該
熱応力によって絶縁基体1にクラックや割れ等を発生す
ることもない。従って、絶縁基体1と蓋体2とから成る
容器4はその気密封止が完全となり、容器4内部に収容
する半導体素子3を長期間にわたり正常、かつ安定に作
動させることが可能となる。
【0022】尚、前記放熱体8を構成するシリコン単結
晶は従来周知の単結晶引き上げ法によって製作される。
【0023】また前記放熱体8の絶縁基体1下面への取
着はエポキシ樹脂やロウ材等から成る接着剤を使用する
ことによって行われ、例えば、ロウ材を使用して放熱体
8を絶縁基体1下面に取着する場合は、絶縁基体1の下
面に予めタングステン、モリブデン、マンガン等の高融
点金属粉末から成るメタライズ金属層を前述のメタライ
ズ配線層5と同様の方法によって被着させておくと同時
に放熱体の上面にアルミニウムから成る金属膜をスパッ
タリング法や真空蒸着法等の薄膜形成技法を採用するこ
とによって被着させておき、次に前記メタライズ金属層
と金属膜とをロウ材を介しロウ付け接合することによっ
て行われる。
【0024】更に前記シリコン単結晶から成る放熱体8
はその厚みを0.5μm乃至μmの範囲としておくと、
放熱体8の機械的強度を大として、かつ半導体素子3の
作動時に発生する熱を大気中に極めて良好に放散させる
ことが可能となる。従って、前記シリコン単結晶から成
る放熱体8はその厚みを0.5μm乃至2μmの範囲と
しておくことが望ましい。
【0025】かくして上述の半導体素子収納用パッケー
ジによれば、絶縁基体1の凹部1a底面に半導体素子3
をガラス、樹脂、ロウ材等から成る接着剤を介して接着
固定するとともに該半導体素子3の各電極をボンディン
グワイヤ6を介して所定のメタライズ配線層5に接続さ
せ、しかる後、前記絶縁基体1の上面に蓋体2をガラ
ス、樹脂、ロウ材等から成る封止材を介して接合させ、
絶縁基体1と蓋体2とから成る容器4内部に半導体素子
3を気密に収容することによって製品としての半導体装
置となる。
【0026】また図2は本発明の他の実施例を示し、半
導体素子収納用パッケージは、上面に半導体素子3が載
置固定される載置部10aを有する放熱体10と、該放
熱体10の上面で前記載置部10aを囲繞するようにし
て取着された酸化アルミニウム質焼結体やムライト質焼
結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、
ガラスセラミックス焼結体等の電気絶縁材料から成る枠
状の絶縁体11と、該枠状絶縁体11の内周部から上面
外周部にかけて被着導出されているタングステン、モリ
ブデン、マンガン等の高融点金属粉末から成る複数個の
メタライズ配線層12と、前記メタライズ配線層12の
枠状絶縁体の上面外周部に導出されている部位に銀ロウ
等のロウ材を介してロウ付け取着されている複数個の外
部リード端子13と、前記枠状絶縁体11の上面に取着
され、枠状絶縁体11の穴を塞ぐ蓋体14とから構成さ
れており、放熱体10の半導体素子載置部10aに半導
体素子3をガラス、樹脂、ロウ材等の接着剤を介して接
着固定するとともに該半導体素子3の各電極をボンディ
ングワイヤ15を介して枠状絶縁体11に形成したメタ
ライズ配線層12に電気的に接続し、しかる後、枠状絶
縁体11に蓋体14を該枠状絶縁体11の穴を塞ぐよう
にしてガラス、樹脂、ロウ材等から成る封止材を介して
接合させ、放熱体10と枠状の絶縁体11と蓋体14と
から成る容器内部に半導体素子3を気密に収容すること
によって製品としての半導体装置となる。
【0027】更にこの半導体素子収納用パッケージの放
熱体10はシリコン単結晶から成り、該シリコン単結晶
は熱伝導率が約150W/mKと高いことから半導体素
子3が作動時に発する熱は放熱体10に効率良く吸収さ
れるとともに大気中に放散されて半導体素子3を常に適
温となし、これによって半導体素子3を常に正常に作動
させることが可能となる。
【0028】また更に前記放熱体10を構成するシリコ
ン単結晶はその熱膨張係数が約4×10-6/℃であり、
枠状の絶縁体11を構成する酸化アルミニウム質焼結体
やムライト質焼結体、窒化アルミニウム質焼結体、炭化
珪素質焼結体、ガラスセラミックス焼結体等の熱膨張係
数(酸化アルミニウム質焼結体の熱膨張係数は約7×1
-6/℃、ムライト質焼結体の熱膨張係数は約4×10
-6/℃、窒化アルミニウム質焼結体の熱膨張係数は約4
×10-6/℃、炭化珪素質焼結体の熱膨張係数は約3×
10-6/℃、ガラスセラミックス焼結体の熱膨張係数は
約4×10-6/℃)と近似することから半導体素子3の
作動時に発する熱が枠状の絶縁体11と放熱体10の両
者に作用したとしても両者間には大きな熱応力が発生す
ることはなく、該熱応力によって枠状の絶縁体11にク
ラックや割れ等を発生することもない。従って、放熱体
10と枠状の絶縁体11と蓋体14とから成る容器はそ
の気密封止が完全となり、容器内部に収容する半導体素
子3を長期間にわたり正常、かつ安定に作動させること
が可能となる。
【0029】更にまたこの放熱体10はシリコン単結晶
から成り、半導体素子3を構成するシリコンと同材質よ
りなることから放熱体10と半導体素子3の熱膨張係数
を同一として放熱体10上に半導体素子3を極めて強固
に接着固定することができる。
【0030】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【0031】
【発明の効果】本発明は内部に半導体素子を収容する絶
縁基体と蓋体とから成る絶縁容器の外表面に放熱体を取
着した半導体素子収納用パッケージであって、前記放熱
体がシリコン単結晶で形成されていることを特徴とす
る、或いは上面に半導体素子が載置される載置部を有す
る放熱体と、該放熱体の上面に前記載置部を囲繞するよ
うにして取着された枠状の絶縁体と、該絶縁体の上面に
取着され、絶縁体の穴を塞ぐ蓋体とから成る半導体素子
収納用パッケージであって、前記放熱体をシリコン単結
晶で形成されていることを特徴とするものであり、放熱
体に使用するシリコン単結晶の熱膨張係数が約4×10
-6/℃で、絶縁基体や枠状絶縁体の熱膨張係数と近似す
ることから、絶縁基体と放熱体、或いは放熱体と枠状絶
縁体の各々に半導体素子が作動時に発生する熱等が印加
されても放熱体と絶縁基体、或いは枠状絶縁体との間に
大きな熱応力が発生し、該熱応力によって絶縁基体や枠
状絶縁体に割れやクラックを発生することはなく、これ
によって容器の気密封止を完全とし、容器内部に収容す
る半導体素子を長期間にわたり正常、且つ安定に作動さ
せることが可能となる。
【0032】また放熱体に使用するシリコン単結晶の熱
伝導率が約150W/mKであり、良熱伝導性であるこ
とから半導体素子の作動時に発する熱は放熱体を介して
大気中に良好に放散されることとなり、その結果、半導
体素子は常に適温となり、半導体素子を常に安定、かつ
正常に作動させることもできる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【図2】本発明の他の実施例を示す断面図である。
【符号の説明】
1・・・・・・・・絶縁基体 2、14・・・・・蓋体 3・・・・・・・・半導体素子 4・・・・・・・・絶縁容器 5、12・・・・・メタライズ配線層 7、13・・・・・外部リード端子 8、10・・・・・放熱体

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】内部に半導体素子を収容する絶縁基体と蓋
    体とから成る絶縁容器の外表面に放熱体を取着した半導
    体素子収納用パッケージであって、前記放熱体がシリコ
    ン単結晶で形成されていることを特徴とする半導体素子
    収納用パッケージ。
  2. 【請求項2】上面に半導体素子が載置される載置部を有
    する放熱体と、該放熱体の上面に前記載置部を囲繞する
    ようにして取着された枠状の絶縁体と、該絶縁体の上面
    に取着され、絶縁体の穴を塞ぐ蓋体とから成る半導体素
    子収納用パッケージであって、前記放熱体がシリコン単
    結晶で形成されていることを特徴とする半導体素子収納
    用パッケージ。
JP32155995A 1995-12-11 1995-12-11 半導体素子収納用パッケージ Pending JPH09162337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32155995A JPH09162337A (ja) 1995-12-11 1995-12-11 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32155995A JPH09162337A (ja) 1995-12-11 1995-12-11 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH09162337A true JPH09162337A (ja) 1997-06-20

Family

ID=18133926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32155995A Pending JPH09162337A (ja) 1995-12-11 1995-12-11 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH09162337A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005091362A1 (ja) * 2004-03-19 2005-09-29 Sony Computer Entertainment Inc. 回路の発熱制御方法、装置およびシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005091362A1 (ja) * 2004-03-19 2005-09-29 Sony Computer Entertainment Inc. 回路の発熱制御方法、装置およびシステム
JP2005303245A (ja) * 2004-03-19 2005-10-27 Sony Computer Entertainment Inc 回路の発熱制御方法、装置およびシステム
US7891864B2 (en) 2004-03-19 2011-02-22 Sony Computer Entertainment Inc. Method, device and system for controlling heating circuits

Similar Documents

Publication Publication Date Title
JP2000340687A (ja) 半導体素子収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP3325477B2 (ja) 半導体素子収納用パッケージ
JPH09162337A (ja) 半導体素子収納用パッケージ
JP3659467B2 (ja) 半導体素子収納用パッケージ
JP2997374B2 (ja) 半導体素子収納用パッケージ
JPH09162341A (ja) 半導体素子収納用パッケージ
JPH08316353A (ja) 半導体素子収納用パッケージ
JP3792561B2 (ja) 半導体素子収納用パッケージ
JP2783735B2 (ja) 半導体素子収納用パッケージ
JP2515660Y2 (ja) 半導体素子収納用パッケージ
JP3971592B2 (ja) 半導体素子収納用パッケージ
JPH1167950A (ja) 電子部品収納用パッケージ
JP3752440B2 (ja) 半導体素子収納用パッケージ
JP3752447B2 (ja) 半導体素子収納用パッケージ
JPH06188341A (ja) 半導体素子収納用パッケージ
JP2514911Y2 (ja) 半導体素子収納用パッケージ
JP3420362B2 (ja) 半導体装置の実装構造
JPH09162324A (ja) 半導体素子収納用パッケージ
JPH06151656A (ja) 半導体素子収納用パッケージ
JPH0864734A (ja) 半導体素子収納用パッケージ
JP2000133753A (ja) 半導体素子収納用パッケージ
JPH06181265A (ja) 半導体素子収納用パッケージ
JPH1174392A (ja) 電子部品収納用パッケージ
JPH0456343A (ja) 半導体素子収納用パッケージ