JP3325477B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP3325477B2
JP3325477B2 JP34636396A JP34636396A JP3325477B2 JP 3325477 B2 JP3325477 B2 JP 3325477B2 JP 34636396 A JP34636396 A JP 34636396A JP 34636396 A JP34636396 A JP 34636396A JP 3325477 B2 JP3325477 B2 JP 3325477B2
Authority
JP
Japan
Prior art keywords
semiconductor element
mounting portion
heat transfer
heat
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34636396A
Other languages
English (en)
Other versions
JPH10189800A (ja
Inventor
正樹 立花
厚博 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP34636396A priority Critical patent/JP3325477B2/ja
Publication of JPH10189800A publication Critical patent/JPH10189800A/ja
Application granted granted Critical
Publication of JP3325477B2 publication Critical patent/JP3325477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を収容
する半導体素子収納用パッケージに関し、より詳細には
作動時の発熱量が大きな半導体素子を収容するのに好適
な半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】近年、半導体集積回路素子等の半導体素
子はその高密度化・高集積化が急激に進み、消費電力が
大きなものとなるとともに作動時に発生する熱量も大き
なものとなってきている。
【0003】この半導体素子が作動時に発生する熱は、
半導体集積回路素子から十分に除去されない場合には、
半導体素子に熱破壊を招いたり誤動作を発生させたりす
る原因となるため、高密度化・高集積化された、作動時
の発熱量が大きな半導体素子を正常且つ安定に作動させ
るために、半導体素子が作動時に発生する熱をいかに効
率的に除去するかが大きな課題となっている。
【0004】そこで、このような半導体素子を収容する
半導体素子収納用パッケージにおいても、内部に収容す
る半導体素子が作動時に発生する熱を半導体素子から効
率よく吸収するとともに外部に良好に伝導・放散させる
ための様々な工夫がなされている。
【0005】従来、このような半導体素子収納用パッケ
ージとして、例えば上面中央部に半導体素子を載置する
ための載置部及びこの載置部周辺から上面外周部に導出
するように配設されたメタライズ配線を有する酸化アル
ミニウム質焼結体から成る絶縁基体と、この絶縁基体の
下面に載置部に対向する領域で接合される銅から成る放
熱板と、絶縁基体の上面に接合される蓋体とから成る半
導体素子収納用パッケージがある。
【0006】この半導体素子収納用パッケージは、半導
体素子を絶縁基体の載置部に接着剤を介して固定すると
ともに半導体素子の各電極を絶縁基体のメタライズ配線
にボンディングワイヤを介して電気的に接続し、しかる
後、絶縁基体の上面に蓋体を接合して絶縁基体と蓋体と
から成る容器内部に半導体素子を気密に収容することに
より製品としての半導体装置となる。
【0007】この半導体素子収納用パッケージによれ
ば、半導体素子が作動時に発生する熱は絶縁基体に吸収
されるとともに絶縁基体を伝って銅から成る放熱板に伝
導され、更に銅から成る放熱板を介して外部の大気中に
放散されるので、銅から成る放熱板は外部大気中に熱を
放散させ易いことから、この放熱板が絶縁基体に取着さ
れていない場合に比べて放熱性に優れている。
【0008】また、この半導体素子収納用パッケージに
よれば、絶縁基体を構成する酸化アルミニウム質焼結体
が化学的に安定であるため絶縁基体が外部環境に侵され
にくいことや、酸化アルミニウム質焼結体の熱膨張係数
が半導体素子を構成するシリコンやガリウム−砒素等の
熱膨張係数と比較的近似しているため半導体素子が作動
時に熱を発生しても絶縁基体と半導体素子との熱膨張係
数の差に起因して半導体素子に大きな熱応力を与えるこ
とがないこと、あるいは放熱板を構成する銅が熱伝導率
に優れるとともに加工性に優れ且つ安価であるため半導
体素子収納用パッケージが比較的容易且つ安価に作製で
きること等の優れた特徴がある。
【0009】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージによれば、半導体素子
が載置される絶縁基体を構成する酸化アルミニウム質焼
結体の熱伝導率が約17W/m・Kと低いことから、内部
に半導体素子を気密に収容して半導体装置となした後、
半導体素子が作動時に発生する熱を絶縁基体に吸収させ
るとともに絶縁基体を通して銅から成る放熱板に伝導さ
せる際、絶縁基体における熱の伝導がそれほど良好でな
いため内部に収容される半導体素子の発熱量が極めて大
きい場合には、十分な放熱能力を有しているとはいえな
かった。
【0010】そこで、半導体素子が載置される載置部を
有する酸化アルミニウム質焼結体から成る絶縁基体と、
この絶縁基体の下面に接合された銅から成る放熱板と、
蓋体とから成る半導体素子収納用パッケージにおいて、
絶縁基体の載置部底面から絶縁基体下面にかけて複数の
貫通孔を設けるとともにこの貫通孔内にタングステン等
の高融点金属粉末焼結体から成るメタライズ金属を充填
することによって絶縁基体中における熱伝導率を高める
ように工夫された半導体素子収納用パッケージが提案さ
れている。
【0011】しかしながら、この半導体素子収納用パッ
ケージにおいては、貫通孔内に充填されるメタライズ金
属は高融点金属粉末の焼結体であるため内部に多くの空
隙やガラス質を含有し、この空隙やガラス質によりメタ
ライズ金属中における熱の伝達が阻害されてしまい、そ
の結果、絶縁基体に大きな熱伝導率の向上をもたらすこ
とができなかった。
【0012】また、メタライズ金属として高融点金属粉
末に代えて熱伝導率の高い銅粉末を用いた場合であって
も、同様に内部に含有している多くの空隙や5〜10%程
度のガラス成分のために高々150 W/m・K程度、通常
は約70〜100 W/m・K程度の熱伝導率しか得られず、
やはり絶縁基体に大きな熱伝導率の向上をもたらすこと
ができなかった。
【0013】更に、この半導体素子収納用パッケージに
よると、絶縁基体の熱伝導率を高めようとしてメタライ
ズ金属で充填された貫通孔を絶縁基体に高密度で多数設
けると、絶縁基体の熱膨張係数とメタライズ金属の焼結
収縮率との相違に起因して絶縁基体の載置部に大きな変
形が発生して、半導体素子を絶縁基体の載置部に正確且
つ強固に接着固定することが困難となったり、絶縁基体
にクラックが発生して半導体素子収納用パッケージの気
密が確保できなかったりするという欠点を誘発する。
【0014】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、焼結体から成り、上面に半導体素子が
載置される載置部を有する絶縁基体と、該絶縁基体の下
面の前記載置部に対向する領域に取着された銅から成る
放熱板とを具備する半導体素子収納用パッケージにおい
て、前記絶縁基体に載置部底面から下面に貫通する複数
の貫通孔が形成されており、該貫通孔内に前記放熱板上
面から前記載置部底面に至る熱伝導率が300W/m・K
以上の金属銅から成る複数個の伝熱部材が、前記貫通孔
の内面に被着されたメタライズ金属層にロウ付けされて
埋設されていることを特徴とするものである。
【0015】また本発明の半導体素子収納用パッケージ
は、上記構成において、前記複数個の伝熱部材の前記載
置部底面における面積が合計で載置部底面の面積に対し
て5〜70%の範囲であることを特徴とするものである。
【0016】更に本発明の半導体素子収納用パッケージ
は、上記各構成において、前記複数個の伝熱部材の先端
が前記載置部底面から10〜50μm突出した平面をなして
いることを特徴とするものである。
【0017】本発明の半導体素子収納用パッケージによ
れば、焼結体から成る絶縁基体に載置部底面から下面に
貫通する複数の貫通孔が形成されており、これら貫通孔
内に放熱板上面から載置部底面に至る熱伝導率が300W
/m・K以上の金属銅から成る複数個の伝熱部材が、貫
通孔の内面に被着されたメタライズ金属層にロウ付けさ
れて埋設されていることから、半導体素子が作動時に発
生する熱は、これら伝熱部材を伝って放熱板に極めて効
率よく伝導され、更に放熱板を介して外部の大気中に良
好に放散される。
【0018】また、本発明の半導体素子収納用パッケー
ジによれば、複数個の伝熱部材の前記載置部底面におけ
る面積が合計で載置部底面の面積に対して5〜70%の範
囲としたことから、これら伝熱部材の熱膨張係数と半導
体素子の熱膨張係数との相違に起因して発生する熱応力
の影響を小さいものとしつつ半導体素子が作動時に発生
する熱を放熱板に効率良く伝導させて、この熱を外部に
良好に放散させることができる。
【0019】更に本発明の半導体素子収納用パッケージ
によれば、複数個の伝熱部材の先端が載置部底面から10
〜50μm突出した平面をなしていることから、載置部に
半導体素子を接着剤を介して接着固定した場合に、伝熱
部材の先端面と半導体素子下面との間の接着剤の厚みを
選択的に極めて薄いものとすることができ、半導体素子
から伝熱部材への熱の伝導を極めて良好なものとするこ
とができる。
【0020】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。
【0021】図1は本発明の半導体素子収納用パッケー
ジの実施の形態の一例を示す断面図であり、1は絶縁基
体、2は蓋体である。主にこの絶縁基体1と蓋体2とで
半導体集積回路素子等の半導体素子3を収容する容器が
構成されている。
【0022】絶縁基体1は、例えば酸化アルミニウム質
焼結体から成り、その上面には半導体素子3を収容する
ための空所となる凹部1aが形成されている。
【0023】絶縁基体1に形成された凹部1aの底面は
半導体素子3を載置するための載置部4となっており、
この載置部4には半導体素子3が銀−エポキシ樹脂等の
接着剤を介して接着固定される。
【0024】絶縁基体1は、例えば酸化アルミニウム質
焼結体から成る場合、酸化アルミニウム・酸化珪素・酸
化カルシウム・酸化マグネシウム等の原料粉末に適当な
有機バインダ・溶剤を添加混合して泥漿状となすととも
にこれを従来周知のドクターブレード法等を採用してシ
ート状となすことによって複数枚のセラミックグリーン
シートを得、しかる後、所定のセラミックグリーンシー
トの各々に適当な打ち抜き加工を施すとともにこれらを
積層し、高温(約1600℃)で焼成することによって製作
される。
【0025】また絶縁基体1には、凹部1a周辺から上
面外周部にかけて複数個のメタライズ配線5が被着形成
されており、これらメタライズ配線5の凹部1a周辺部
位には半導体素子3の各電極がボンディングワイヤ6を
介して電気的に接続され、また絶縁基体1の上面外周部
に導出された部位は外部電気回路に接続される外部リー
ドピン7が取着されている。
【0026】メタライズ配線5は、例えばタングステン
・モリブデン・マンガン等の高融点金属粉末から成り、
タングステン等の高融点金属粉末に適当な有機バインダ
・溶剤を添加混合して得た金属ペーストを絶縁基体1と
なるセラミックグリーンシートに予め従来周知のスクリ
ーン印刷法により所定パターンに印刷塗布しておくこと
によって絶縁基体1の凹部1a周辺から上面外周部にか
けて被着される。
【0027】尚、メタライズ配線5は、これらメタライ
ズ配線5が酸化腐食するのを有効に防止するとともにメ
タライズ配線5とボンディングワイヤ6との接続性を良
好なものとするために、通常、その露出表面にニッケル
めっき層と金めっき層とが順次被着されている。
【0028】更に、絶縁基体1は、その載置部4底面か
ら絶縁基体1下面にかけて複数の貫通孔8が穿設されて
おり、これら貫通孔8内部にはそれぞれ熱伝導率が300
W/m・K以上の銅から成る複数個の伝熱部材9が埋設
されている。
【0029】複数の貫通孔8は、伝熱部材9を収容する
空所を提供する作用を為し、絶縁基体1となるセラミッ
クグリーンシートに所定の打ち抜き加工を施しておくこ
とによって絶縁基体1の載置部4上面から下面にかけて
穿設される。
【0030】貫通孔8内部に配設された熱伝導率が300
W/m・K以上の銅から成る複数個の伝熱部材9は、そ
の内部に実質的に空隙やガラス成分を含まない金属銅、
例えば無垢の銅材から成り、半導体素子3が作動時に発
生する熱を吸収するとともに後述する銅から成る放熱板
10に効率よく伝導する作用を為し、半導体素子3を絶縁
基体1の載置部4に接着剤を介して接着固定する際にそ
の接着剤により先端が半導体素子3と熱的・機械的に接
続される。
【0031】複数個の伝熱部材9は、これを構成する銅
が従来の焼結体のように空隙やガラス成分を含まないた
めその熱伝導率が300 W/m・K以上と極めて高いこと
から、これら伝熱部材9に接着剤を介して熱的に接続さ
れる半導体素子3が作動時に発生する熱を良好に吸収す
るとともに極めて効率よく後述する放熱板10に伝導させ
ることができる。
【0032】尚、これら複数個の伝熱部材9は、その先
端面の面積の合計すなわち載置部4底面における面積の
合計が載置部4底面全体の面積に対して5%未満である
と半導体素子3が作動時に発生する熱を後述する放熱板
10に効率よく伝導させることが困難となり、また先端面
の面積の合計が載置部4底面全体の面積に対して70%を
超えると伝熱部材9の熱膨張係数と半導体素子3の熱膨
張係数との相違に起因して発生する熱応力が大きなもの
となって、この応力により半導体素子3に割れやクラッ
ク・載置部4からの剥離等を発生させ易いものとなる。
従って、複数個の伝熱部材9は、載置部4底面における
面積が合計で載置部4底面の面積に対して5〜70%の範
囲であることが好ましい。
【0033】また、伝熱部材9の先端面の形状すなわち
断面形状は、円形であっても、三角形・四角形・その他
多角形、楕円形・カギ形・星形・放射状・その他異形形
状等であっても、これらの形状の筒状のものであっても
よく、半導体素子3の形状や寸法・発熱量ならびに半導
体素子収納用パッケージの搭載部の形状・寸法・所望の
伝熱量、放熱板10の形状・寸法・放熱量等の仕様に応じ
て適宜選択・設計すればよい。
【0034】また伝熱部材9は、その先端を絶縁基体1
の載置部4底面から10〜50μm上方に突出した平面とし
ておくと、半導体素子3を銀−エポキシ樹脂等の接着剤
を介して載置部4に接着固定する際に半導体素子3下面
と絶縁基体1の載置部4底面との間に両者を強固に接合
させるための十分な厚みの接着剤を配置したとしても、
半導体素子3下面と伝熱部材9先端面との間の接着剤の
厚みを選択的に極めて薄いものとすることができ、半導
体素子3の作動時に発生する熱が伝熱部材9へ吸収され
るのを接着剤が阻害することを有効に防止することがで
きる。従って、複数個の伝熱部材9の先端は、載置部4
底面から10〜50μm突出した平面としておくことが好ま
しい。
【0035】更に、伝熱部材9は、その直径が0.5 mm
未満であると取り扱い時に変形しやすいものとなって貫
通孔8内に正確に埋設することが困難となる傾向にあ
り、他方、その直径が10mmを超えると伝熱部材9の熱
膨張係数と絶縁基体1の熱膨張係数の相違に起因して、
半導体素子3を絶縁基体1の載置部4に接着固定する際
の熱や載置部4に接着固定された半導体素子3が作動時
に発生する熱が絶縁基体1と伝熱部材9とに印加された
ときに、両者間に大きな熱応力が発生して絶縁基体1に
クラックを発生させてしまう危険がある。従って、伝熱
部材9の直径は0.5 〜10mmの範囲としておくことが好
ましい。
【0036】尚、絶縁基体1に穿設された貫通孔8内に
伝熱部材9を埋設するには、例えば絶縁基体1の貫通孔
8内面に図示しないメタライズ金属層を予め被着させる
とともにこれらメタライズ金属層の露出表面にニッケル
めっきを施しておき、しかる後、貫通孔8内に伝熱部材
9を挿入するとともにニッケルめっきが施されたメタラ
イズ金属層と伝熱部材9とを銀ロウや半田等のロウ材を
介して接合する方法が採用される。このように伝熱部材
9が貫通孔8内にロウ付けされている場合は、伝熱部材
9の先端は貫通孔8内で自由に熱膨張して上下すること
ができないことから、半導体素子3の発熱等に伴って伝
熱部材9が半導体素子3を突き上げるといった不具合が
発生することがなくなる。
【0037】また、絶縁基体1の下面には銅から成る放
熱板10が取着されている。
【0038】この銅から成る放熱板10は、複数個の伝熱
部材9及び絶縁基体1を介して放熱板10に伝導された半
導体素子3が作動時に発生する熱を外部の大気中に良好
に放散する作用を為す。
【0039】絶縁基体1下面に放熱板10を取着するに
は、例えば絶縁基体1の下面に図示しないメタライズ金
属層を予め被着させるとともにこのメタライズ金属層の
表面にニッケルめっきを施しておき、しかる後、このニ
ッケルめっきが施されたメタライズ金属層に放熱板10を
銀ロウ・半田等のロウ材を介して接合する方法が採用さ
れる。
【0040】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体1の載置部4に半導体素子3を
銀−エポキシ樹脂等の接着剤を介して接着固定するとと
もに半導体素子3の各電極をボンディングワイヤ6を介
してメタライズ配線5に電気的に接続し、しかる後、絶
縁基体1の上面に蓋体2を半田や樹脂等の封止材を介し
て接合させることにより半導体素子3が内部に気密に収
容される。
【0041】尚、本発明は上述の実施の形態の例に限定
されるものではなく、本発明の要旨を逸脱しない範囲で
あれば種々の変更は可能である。例えば、上述の実施の
形態の例では伝熱部材9は絶縁基体1に銀ロウ・半田等
のロウ材を介して接合されていたが、伝熱部材9は銅か
ら成る放熱板10に接合されていれば必ずしも絶縁基体1
に接合される必要はない。
【0042】また上述の実施の形態の例では、伝熱部材
9は放熱板10と別体で形成されていたが、伝熱部材9は
放熱板10と一体で形成されていてもよい。
【0043】更に絶縁基体1の載置部4の底面に面方向
の熱伝導を補助するために薄い銅層を被着させてもよ
い。
【0044】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、焼結体から成る絶縁基体に載置部底面から下面
にわたって形成された複数の貫通孔内に放熱板上面から
載置部底面に至る熱伝導率が300W/m・K以上の金属
銅から成る複数個の伝熱部材が、貫通孔の内面に被着さ
れたメタライズ金属層にロウ付けされて埋設されている
ことから、半導体素子が作動時に発生する熱は、これら
伝熱部材を伝って放熱板に極めて効率よく伝導され、更
に放熱板を介して外部の大気中に良好に放散されるの
で、半導体素子を常に好適な動作温度に維持して正常且
つ安定に作動させることができる。
【0045】また、本発明の半導体素子収納用パッケー
ジによれば、複数個の伝熱部材の前記載置部底面におけ
る面積が合計で載置部底面の面積に対して5〜70%の範
囲としたことから、これら伝熱部材の熱膨張係数と半導
体素子との熱膨張係数の相違に起因して発生する熱応力
の影響を小さいものとしつつ半導体素子が作動時に発生
する熱を放熱板に効率良く伝導させて、この熱を外部に
良好に放散させることができるので半導体素子に割れや
クラック・載置部からの剥離等を発生させることがな
い。
【0046】更に本発明の半導体素子収納用パッケージ
によれば、複数個の伝熱部材の先端が載置部底面から10
〜50μm突出した平面をなしていることから、載置部に
半導体素子を接着剤を介して接着固定した場合に、伝熱
部材の先端面と半導体素子下面との間の接着剤の厚みを
選択的に極めて薄いものとすることができ、半導体素子
から伝熱部材への熱の伝導を極めて良好なものとするこ
とができるとともに半導体素子を載置部に強固に接着固
定することができる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの実施の
形態の一例を示す断面図である。
【符号の説明】
1・・・・・絶縁基体 3・・・・・半導体素子 4・・・・・載置部 8・・・・・貫通孔 9・・・・・伝熱部材 10・・・・・放熱板

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 焼結体から成り、上面に半導体素子が載
    置される載置部を有する絶縁基体と、該絶縁基体の下面
    の前記載置部に対向する領域に取着された銅から成る放
    熱板とを具備する半導体素子収納用パッケージにおい
    て、前記絶縁基体に載置部底面から下面に貫通する複数
    の貫通孔が形成されており、該貫通孔内に前記放熱板上
    面から前記載置部底面に至る熱伝導率が300W/m・
    K以上の金属銅から成る複数個の伝熱部材が、前記貫通
    孔の内面に被着されたメタライズ金属層にロウ付けされ
    埋設されていることを特徴とする半導体素子収納用パ
    ッケージ。
  2. 【請求項2】 前記複数個の伝熱部材の前記載置部底面
    における面積が合計で載置部底面の面積に対して5〜7
    0%の範囲であることを特徴とする請求項1記載の半導
    体素子収納用パッケージ。
  3. 【請求項3】 前記複数個の伝熱部材の先端が前記載置
    部底面から10〜50μm突出した平面をなしているこ
    とを特徴とする請求項1又は請求項2記載の半導体素子
    収納用パッケージ。
JP34636396A 1996-12-25 1996-12-25 半導体素子収納用パッケージ Expired - Fee Related JP3325477B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34636396A JP3325477B2 (ja) 1996-12-25 1996-12-25 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34636396A JP3325477B2 (ja) 1996-12-25 1996-12-25 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH10189800A JPH10189800A (ja) 1998-07-21
JP3325477B2 true JP3325477B2 (ja) 2002-09-17

Family

ID=18382912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34636396A Expired - Fee Related JP3325477B2 (ja) 1996-12-25 1996-12-25 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3325477B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
WO2023145389A1 (ja) * 2022-01-27 2023-08-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Also Published As

Publication number Publication date
JPH10189800A (ja) 1998-07-21

Similar Documents

Publication Publication Date Title
JP3325477B2 (ja) 半導体素子収納用パッケージ
JP3667130B2 (ja) 配線基板モジュール
JPH083009Y2 (ja) 半導体素子収納用パッケージ
JP2000183253A (ja) 半導体素子収納用パッケージ
JP2004296726A (ja) 放熱部材および半導体素子収納用パッケージおよび半導体装置
JP4377769B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP2006013420A (ja) 電子部品収納用パッケージおよび電子装置
JP2004247514A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4377748B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2006128589A (ja) 電子部品収納用パッケージおよび電子装置
JP3659467B2 (ja) 半導体素子収納用パッケージ
JPH07211822A (ja) 半導体素子収納用パッケージ
JP2000183215A (ja) 半導体素子収納用パッケージ
JP2005277381A (ja) 電子部品収納用パッケージおよび電子装置
JP2006013356A (ja) 電子部品収納用パッケージおよび電子装置
JP2002076222A (ja) 半導体素子収納用パッケージ
JP2004221328A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4485893B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH09162337A (ja) 半導体素子収納用パッケージ
JP2002076209A (ja) 半導体素子収納用パッケージ
JP2005340560A (ja) 電子部品収納用パッケージおよび電子装置
JP2000183199A (ja) 半導体素子収納用パッケージ
JPH06188341A (ja) 半導体素子収納用パッケージ
JP2006041287A (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees