JP2002076209A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2002076209A JP2002076209A JP2000255959A JP2000255959A JP2002076209A JP 2002076209 A JP2002076209 A JP 2002076209A JP 2000255959 A JP2000255959 A JP 2000255959A JP 2000255959 A JP2000255959 A JP 2000255959A JP 2002076209 A JP2002076209 A JP 2002076209A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal layer
- concave portion
- insulating base
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】半導体素子が作動時に発する熱を大気中に効果
的に放散できない。 【解決手段】上面に半導体素子３が塔載収容される凹部
１ａ及び該凹部１ａから外表面にかけて導出される配線
導体６を有する絶縁基体１と蓋体２とから成り、絶縁基
体１の凹部１ａ内部に半導体素子３を気密に収容するよ
うになした半導体素子収納用パッケージであって、前記
絶縁基体１に凹部１ａ底面から下面に貫通する複数の貫
通金属層８を設けるとともに該貫通金属層８の横断面の
面積を凹部１ａ底面から絶縁基体１下面にかけて漸次広
くした。
的に放散できない。 【解決手段】上面に半導体素子３が塔載収容される凹部
１ａ及び該凹部１ａから外表面にかけて導出される配線
導体６を有する絶縁基体１と蓋体２とから成り、絶縁基
体１の凹部１ａ内部に半導体素子３を気密に収容するよ
うになした半導体素子収納用パッケージであって、前記
絶縁基体１に凹部１ａ底面から下面に貫通する複数の貫
通金属層８を設けるとともに該貫通金属層８の横断面の
面積を凹部１ａ底面から絶縁基体１下面にかけて漸次広
くした。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩ（大規模集積
回路素子）等の半導体素子を収容するための半導体素子
収納用パッケージに関するものである。
回路素子）等の半導体素子を収容するための半導体素子
収納用パッケージに関するものである。
【０００２】
【従来技術】従来、半導体素子を収容するための半導体
素子収納用パッケージは、一般に酸化アルミニウム質焼
結体、ムライト質焼結体、ガラスセラミック焼結体等の
電気絶縁材料から成り、上面に半導体素子を収容するた
めの凹部を有する絶縁基体と、該絶縁基体の凹部から外
表面にかけて被着導出されたタングステン、モリブデ
ン、マンガン、銅、銀等の金属粉末から成る複数個の配
線導体と、蓋体とから構成されており、絶縁基体の凹部
底面に半導体素子をガラス、樹脂、ロウ材等の接着剤を
介して接着固定するとともに該半導体素子の各電極をボ
ンディングワイヤを介して配線導体に電気的に接続し、
しかる後、絶縁基体に蓋体をガラス、樹脂、ロウ材等か
ら成る封止材を介して接合させ、絶縁基体と蓋体とから
成る容器内部に半導体素子を気密に収容することによっ
て製品としての半導体装置となる。
素子収納用パッケージは、一般に酸化アルミニウム質焼
結体、ムライト質焼結体、ガラスセラミック焼結体等の
電気絶縁材料から成り、上面に半導体素子を収容するた
めの凹部を有する絶縁基体と、該絶縁基体の凹部から外
表面にかけて被着導出されたタングステン、モリブデ
ン、マンガン、銅、銀等の金属粉末から成る複数個の配
線導体と、蓋体とから構成されており、絶縁基体の凹部
底面に半導体素子をガラス、樹脂、ロウ材等の接着剤を
介して接着固定するとともに該半導体素子の各電極をボ
ンディングワイヤを介して配線導体に電気的に接続し、
しかる後、絶縁基体に蓋体をガラス、樹脂、ロウ材等か
ら成る封止材を介して接合させ、絶縁基体と蓋体とから
成る容器内部に半導体素子を気密に収容することによっ
て製品としての半導体装置となる。
【０００３】なお、上記半導体素子の接着固定がロウ材
を介して行われる場合には、タングステン、モリブデ
ン、マンガン、銅、銀等の金属粉末から成るロウ付け用
の金属層が凹部底面に被着形成される。
を介して行われる場合には、タングステン、モリブデ
ン、マンガン、銅、銀等の金属粉末から成るロウ付け用
の金属層が凹部底面に被着形成される。
【０００４】しかしながら、この従来の半導体素子収納
用パッケージは、絶縁基体を構成する酸化アルミニウム
質焼結体等の熱伝導率が低い（約２０Ｗ／ｍ・Ｋ）た
め、絶縁基体に収容される半導体素子が作動時に多量の
熱を発生した場合、その熱を大気中に良好に放散させる
ことができず、その結果、半導体素子は該半導体素子の
発する熱によって高温となり、半導体素子に熱破壊を起
こさせたり、特性に熱変化を与え、誤作動を生じさせる
という欠点を有していた。
用パッケージは、絶縁基体を構成する酸化アルミニウム
質焼結体等の熱伝導率が低い（約２０Ｗ／ｍ・Ｋ）た
め、絶縁基体に収容される半導体素子が作動時に多量の
熱を発生した場合、その熱を大気中に良好に放散させる
ことができず、その結果、半導体素子は該半導体素子の
発する熱によって高温となり、半導体素子に熱破壊を起
こさせたり、特性に熱変化を与え、誤作動を生じさせる
という欠点を有していた。
【０００５】また特に、絶縁基体がガラスセラミック焼
結体で形成されている場合、ガラスセラミック焼結体の
熱伝導率が約２．５〜５Ｗ／ｍ・Ｋと非常に低いことか
ら、上記半導体素子の熱破壊や誤作動等の欠点が顕著な
ものとなっていた。
結体で形成されている場合、ガラスセラミック焼結体の
熱伝導率が約２．５〜５Ｗ／ｍ・Ｋと非常に低いことか
ら、上記半導体素子の熱破壊や誤作動等の欠点が顕著な
ものとなっていた。
【０００６】この問題点を解決するため、絶縁基体の凹
部底面から下面に貫通する複数の円柱状の貫通孔を形成
するとともにこの貫通孔内にタングステン、モリブデ
ン、マンガン、銅、銀等の金属粉末から成る貫通金属層
を充填することによって絶縁基体中における熱伝導率を
高め、半導体素子の発する熱を大気中に良好に放熱させ
るように工夫された半導体素子収納用パッケージが提案
されている。
部底面から下面に貫通する複数の円柱状の貫通孔を形成
するとともにこの貫通孔内にタングステン、モリブデ
ン、マンガン、銅、銀等の金属粉末から成る貫通金属層
を充填することによって絶縁基体中における熱伝導率を
高め、半導体素子の発する熱を大気中に良好に放熱させ
るように工夫された半導体素子収納用パッケージが提案
されている。
【０００７】
【発明が解決しようとする課題】しかしながら、この半
導体素子収納用パッケージにおいては、貫通金属層が円
柱状であるため、半導体素子の高集積化にともなう発熱
量の増大や絶縁基体を熱伝導率が低いガラスセラミック
焼結体で形成した場合等に対応して、絶縁基体中におけ
る熱伝導率を向上させるために貫通金属層の体積を大き
くすると、これに比例して貫通金属層の横断面積も増加
し、凹部底面での貫通金属層の横断面の面積の凹部底面
面積に占める割合が大きくなる。その結果、半導体素子
を凹部底面に接着するガラス、樹脂等の接着材や、ロウ
付け用の金属層と絶縁基体との被着面積が減少して接着
材等の絶縁基体に対する被着強度が低下し、半導体素子
を凹部底面に強固に接着固定することができなくなると
いう問題を誘発する。
導体素子収納用パッケージにおいては、貫通金属層が円
柱状であるため、半導体素子の高集積化にともなう発熱
量の増大や絶縁基体を熱伝導率が低いガラスセラミック
焼結体で形成した場合等に対応して、絶縁基体中におけ
る熱伝導率を向上させるために貫通金属層の体積を大き
くすると、これに比例して貫通金属層の横断面積も増加
し、凹部底面での貫通金属層の横断面の面積の凹部底面
面積に占める割合が大きくなる。その結果、半導体素子
を凹部底面に接着するガラス、樹脂等の接着材や、ロウ
付け用の金属層と絶縁基体との被着面積が減少して接着
材等の絶縁基体に対する被着強度が低下し、半導体素子
を凹部底面に強固に接着固定することができなくなると
いう問題を誘発する。
【０００８】本発明は上記従来の問題に鑑み案出された
ものであり、その目的は、半導体素子の発した熱を大気
中に良好に放散させることができ、かつ半導体素子を凹
部底面に強固に接着固定させることが可能な半導体素子
収納用パッケージを提供することにある。
ものであり、その目的は、半導体素子の発した熱を大気
中に良好に放散させることができ、かつ半導体素子を凹
部底面に強固に接着固定させることが可能な半導体素子
収納用パッケージを提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面に半導体素子が塔載収容される凹
部及び該凹部から外表面にかけて導出される配線導体を
有する絶縁基体と蓋体とから成り、絶縁基体の凹部内部
に半導体素子を気密に収容するようになした半導体素子
収納用パッケージであって、前記絶縁基体に凹部底面か
ら下面に貫通する複数の貫通金属層を設けるとともに該
貫通金属層の横断面の面積を凹部底面から絶縁基体下面
にかけて漸次広くしたことを特徴とするものである。
用パッケージは、上面に半導体素子が塔載収容される凹
部及び該凹部から外表面にかけて導出される配線導体を
有する絶縁基体と蓋体とから成り、絶縁基体の凹部内部
に半導体素子を気密に収容するようになした半導体素子
収納用パッケージであって、前記絶縁基体に凹部底面か
ら下面に貫通する複数の貫通金属層を設けるとともに該
貫通金属層の横断面の面積を凹部底面から絶縁基体下面
にかけて漸次広くしたことを特徴とするものである。
【００１０】また本発明の半導体素子収納用パッケージ
は、前記貫通金属層の凹部底面での横断面の面積を
Ｓ1、絶縁基体下面での横断面の面積をＳ2としたとき、
１．２≦Ｓ2／Ｓ1≦１．５であることを特徴とするもの
である。
は、前記貫通金属層の凹部底面での横断面の面積を
Ｓ1、絶縁基体下面での横断面の面積をＳ2としたとき、
１．２≦Ｓ2／Ｓ1≦１．５であることを特徴とするもの
である。
【００１１】また本発明の半導体素子収納用パッケージ
は、前記貫通金属層の凹部底面での横断面の面積が０．
００４ｍｍ2〜０．１ｍｍ2の範囲であることを特徴とす
るものである。
は、前記貫通金属層の凹部底面での横断面の面積が０．
００４ｍｍ2〜０．１ｍｍ2の範囲であることを特徴とす
るものである。
【００１２】また本発明の半導体素子収納用パッケージ
は、前記貫通金属層の凹部底面のうち少なくとも半導体
素子が接着固定される領域での隣接間隔が、０．１ｍｍ
〜０．３ｍｍの範囲であることを特徴とするものであ
る。
は、前記貫通金属層の凹部底面のうち少なくとも半導体
素子が接着固定される領域での隣接間隔が、０．１ｍｍ
〜０．３ｍｍの範囲であることを特徴とするものであ
る。
【００１３】本発明の半導体素子収納用パッケージによ
れば、絶縁基体に凹部底面から下面に貫通する複数の貫
通金属層を設けるとともに該貫通金属層の横断面の面積
を凹部底面から下面にかけて漸次広くしたことから、絶
縁基体中における熱伝導率を向上させるために貫通金属
層の体積を増加させたとしても、貫通金属層の凹部底面
での横断面の面積を広くすることはほとんどなく、その
結果、凹部底面に半導体素子を強固に接着固定すること
ができる。また同時に、半導体素子の発する熱は貫通金
属層を介して大気中に効率良く放散され、その結果、半
導体素子は常に適温となり、半導体素子を長期間にわた
り正常、かつ安定に作動させることが可能となる。
れば、絶縁基体に凹部底面から下面に貫通する複数の貫
通金属層を設けるとともに該貫通金属層の横断面の面積
を凹部底面から下面にかけて漸次広くしたことから、絶
縁基体中における熱伝導率を向上させるために貫通金属
層の体積を増加させたとしても、貫通金属層の凹部底面
での横断面の面積を広くすることはほとんどなく、その
結果、凹部底面に半導体素子を強固に接着固定すること
ができる。また同時に、半導体素子の発する熱は貫通金
属層を介して大気中に効率良く放散され、その結果、半
導体素子は常に適温となり、半導体素子を長期間にわた
り正常、かつ安定に作動させることが可能となる。
【００１４】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１は本発明の半導体素子収納用パッケ
ージの一実施例を示し、１は絶縁基体、２は蓋体であ
る。この絶縁基体１と蓋体２とで半導体素子３を収容す
る容器４が構成される。
細に説明する。図１は本発明の半導体素子収納用パッケ
ージの一実施例を示し、１は絶縁基体、２は蓋体であ
る。この絶縁基体１と蓋体２とで半導体素子３を収容す
る容器４が構成される。
【００１５】前記絶縁基体１は、ガラスセラミック焼結
体、酸化アルミニウム質焼結体、ムライト質焼結体等か
ら成り、その上面に半導体素子３を塔載収容するための
凹部１ａを有し、該凹部１ａ底面に半導体素子３が樹
脂、ガラス、ロウ材等の接着材５を介して接着固定され
る。なお、接着材５としてロウ材を用いる場合には、通
常、ロウ付け用の金属層（非図示）が凹部１ａ底面に形
成される。
体、酸化アルミニウム質焼結体、ムライト質焼結体等か
ら成り、その上面に半導体素子３を塔載収容するための
凹部１ａを有し、該凹部１ａ底面に半導体素子３が樹
脂、ガラス、ロウ材等の接着材５を介して接着固定され
る。なお、接着材５としてロウ材を用いる場合には、通
常、ロウ付け用の金属層（非図示）が凹部１ａ底面に形
成される。
【００１６】前記絶縁基体１は、例えば、ガラスセラミ
ック焼結体から成る場合、ホウ珪酸ガラス等のガラス粉
末と酸化アルミニウム等のセラミック粉末とから成る原
料粉末に適当な有機バインダー、溶剤等を添加混合して
泥漿物を作るとともに、該泥漿物をドクターブレード法
やカレンダーロール法を採用することによってセラミッ
クグリーンシート（セラミック生シート）と成し、しか
る後、前記セラミックグリーンシートに適当な打ち抜き
加工を施すとともにこれを複数枚積層し、約１０００℃
の温度で焼成することによって製作される。
ック焼結体から成る場合、ホウ珪酸ガラス等のガラス粉
末と酸化アルミニウム等のセラミック粉末とから成る原
料粉末に適当な有機バインダー、溶剤等を添加混合して
泥漿物を作るとともに、該泥漿物をドクターブレード法
やカレンダーロール法を採用することによってセラミッ
クグリーンシート（セラミック生シート）と成し、しか
る後、前記セラミックグリーンシートに適当な打ち抜き
加工を施すとともにこれを複数枚積層し、約１０００℃
の温度で焼成することによって製作される。
【００１７】また前記絶縁基体１には凹部１ａから外表
面にかけて導出する配線導体６が形成されており、凹部
１ａ内に露出する配線導体６の一端には半導体素子３の
各電極がボンディングワイヤ７を介して電気的に接続さ
れる。
面にかけて導出する配線導体６が形成されており、凹部
１ａ内に露出する配線導体６の一端には半導体素子３の
各電極がボンディングワイヤ７を介して電気的に接続さ
れる。
【００１８】前記配線導体６は半導体素子３の各電極を
外部電気回路基板に接続する際の導電路として作用し、
銅、銀、タングステン、モリブデン、マンガン等の金属
粉末により形成されている。
外部電気回路基板に接続する際の導電路として作用し、
銅、銀、タングステン、モリブデン、マンガン等の金属
粉末により形成されている。
【００１９】前記配線導体６は、例えば、銅、銀等の低
電気抵抗の金属粉末から成る場合であれば、銅、銀等の
金属粉末に適当な有機バインダー、溶剤等を添加混合し
て得た金属ペーストを絶縁基体１となるセラミックグリ
ーンシートに予め従来周知のスクリーン印刷法により所
定パターンに印刷塗布しておくことによって絶縁基体の
凹部１ａから外表面にかけて被着形成される。
電気抵抗の金属粉末から成る場合であれば、銅、銀等の
金属粉末に適当な有機バインダー、溶剤等を添加混合し
て得た金属ペーストを絶縁基体１となるセラミックグリ
ーンシートに予め従来周知のスクリーン印刷法により所
定パターンに印刷塗布しておくことによって絶縁基体の
凹部１ａから外表面にかけて被着形成される。
【００２０】また前記配線導体６はその露出する表面に
ニッケル、金等の耐蝕性に優れ、かつボンディングワイ
ヤ７のボンディング性に優れる金属を１μｍ〜２０μｍ
の厚みにメッキ法により被着させておくと、配線導体６
の酸化腐蝕を有効に防止することができるとともに配線
導体６へのボンディングワイヤ７の接合を強固となすこ
とができる。従って、前記配線導体６は、その露出する
表面にニッケル、金等の耐蝕性に優れ、かつボンディン
グ性に優れる金属を１μｍ〜２０μｍの厚みに被着させ
ておくことが好ましい。
ニッケル、金等の耐蝕性に優れ、かつボンディングワイ
ヤ７のボンディング性に優れる金属を１μｍ〜２０μｍ
の厚みにメッキ法により被着させておくと、配線導体６
の酸化腐蝕を有効に防止することができるとともに配線
導体６へのボンディングワイヤ７の接合を強固となすこ
とができる。従って、前記配線導体６は、その露出する
表面にニッケル、金等の耐蝕性に優れ、かつボンディン
グ性に優れる金属を１μｍ〜２０μｍの厚みに被着させ
ておくことが好ましい。
【００２１】また前記絶縁基体１は、凹部１ａ底面から
下面に貫通する複数の貫通金属層８が形成されている。
下面に貫通する複数の貫通金属層８が形成されている。
【００２２】前記貫通金属層８は、半導体素子３の作動
にともない発生する熱を吸収するとともに絶縁基体１の
下面から大気中に放散させる作用をなし、絶縁基体１と
なるセラミックグリーンシートに予め金属ピンを用いた
打抜き加工等により貫通孔を形成しておき、貫通孔内に
配線導体を形成する場合と同様の銅、銀等の金属ペース
トをスクリーン印刷法により印刷充填しておくことによ
り形成される。
にともない発生する熱を吸収するとともに絶縁基体１の
下面から大気中に放散させる作用をなし、絶縁基体１と
なるセラミックグリーンシートに予め金属ピンを用いた
打抜き加工等により貫通孔を形成しておき、貫通孔内に
配線導体を形成する場合と同様の銅、銀等の金属ペース
トをスクリーン印刷法により印刷充填しておくことによ
り形成される。
【００２３】本発明においては、前記貫通金属層８の横
断面の面積を凹部１ａ底面から絶縁基体１下面にかけて
漸次広くしておくことが重要である。
断面の面積を凹部１ａ底面から絶縁基体１下面にかけて
漸次広くしておくことが重要である。
【００２４】前記貫通金属層８の横断面の面積を凹部１
ａ底面から絶縁基体１下面にかけて漸次広くしておく
と、凹部１ａ底面での貫通金属層８の横断面の面積を増
加させることなく貫通金属層８の体積を増加させること
ができ、その結果、接着材５やロウ付け用金属層と絶縁
基体１との被着面積が減少して接着材５等の絶縁基体１
に対する被着強度が低下する、ということはほとんどな
く、半導体素子３を凹部１ａ底面に強固に接着固定する
ことができ、かつ、絶縁基体１中の熱伝導率を向上させ
て半導体素子３の作動時に発する熱を大気中に良好に放
散させることを可能として、容器４内部に収容する半導
体素子３を長期間にわたり、正常、かつ安定に作動させ
ることができる。
ａ底面から絶縁基体１下面にかけて漸次広くしておく
と、凹部１ａ底面での貫通金属層８の横断面の面積を増
加させることなく貫通金属層８の体積を増加させること
ができ、その結果、接着材５やロウ付け用金属層と絶縁
基体１との被着面積が減少して接着材５等の絶縁基体１
に対する被着強度が低下する、ということはほとんどな
く、半導体素子３を凹部１ａ底面に強固に接着固定する
ことができ、かつ、絶縁基体１中の熱伝導率を向上させ
て半導体素子３の作動時に発する熱を大気中に良好に放
散させることを可能として、容器４内部に収容する半導
体素子３を長期間にわたり、正常、かつ安定に作動させ
ることができる。
【００２５】なお、前記各貫通金属層８は、凹部１ａ底
面での横断面の面積をＳ1、絶縁基体１下面での横断面
の面積をＳ2としたとき、Ｓ2／Ｓ1が１．２未満となる
と凹部１ａ底面での貫通金属層８の横断面の面積を増大
させることなく貫通金属層８の体積を増加させることが
困難となり、絶縁基体１中の熱伝導率を向上させること
が難しく、１．５を超えると、貫通金属層８の絶縁基体
１下面に露出する面積が大きくなり過ぎ、絶縁基体１と
貫通金属層８との熱膨張係数の差に起因する熱応力によ
り貫通金属層８の剥離や絶縁基体１のクラック等の不具
合を生じやすくなる傾向がある。従って、前記貫通金属
層８は、凹部１ａ底面での横断面の面積をＳ1、絶縁基
体１下面での横断面の面積をＳ2としたとき、１．２≦
Ｓ2／Ｓ1≦１．５の関係式を満足させる範囲とすること
が好ましい。
面での横断面の面積をＳ1、絶縁基体１下面での横断面
の面積をＳ2としたとき、Ｓ2／Ｓ1が１．２未満となる
と凹部１ａ底面での貫通金属層８の横断面の面積を増大
させることなく貫通金属層８の体積を増加させることが
困難となり、絶縁基体１中の熱伝導率を向上させること
が難しく、１．５を超えると、貫通金属層８の絶縁基体
１下面に露出する面積が大きくなり過ぎ、絶縁基体１と
貫通金属層８との熱膨張係数の差に起因する熱応力によ
り貫通金属層８の剥離や絶縁基体１のクラック等の不具
合を生じやすくなる傾向がある。従って、前記貫通金属
層８は、凹部１ａ底面での横断面の面積をＳ1、絶縁基
体１下面での横断面の面積をＳ2としたとき、１．２≦
Ｓ2／Ｓ1≦１．５の関係式を満足させる範囲とすること
が好ましい。
【００２６】また前記各貫通金属層８は、凹部１ａ底面
での横断面の面積が０．００４ｍｍ 2未満となると半導
体素子３の発する熱を効果的に吸収することが困難とな
り、０．１ｍｍ2を超えると絶縁基体１と貫通金属層８
との熱膨張係数の差に起因して生じる熱応力により貫通
金属層８や絶縁基体１にクラック等の不具合を発生させ
るおそれがある。従って、前記貫通金属層８は、凹部１
ａ底面での横断面の面積を０．００４ｍｍ2〜０．１ｍ
ｍ2の範囲としておくことが好ましい。
での横断面の面積が０．００４ｍｍ 2未満となると半導
体素子３の発する熱を効果的に吸収することが困難とな
り、０．１ｍｍ2を超えると絶縁基体１と貫通金属層８
との熱膨張係数の差に起因して生じる熱応力により貫通
金属層８や絶縁基体１にクラック等の不具合を発生させ
るおそれがある。従って、前記貫通金属層８は、凹部１
ａ底面での横断面の面積を０．００４ｍｍ2〜０．１ｍ
ｍ2の範囲としておくことが好ましい。
【００２７】更に前記貫通金属層８は、凹部１ａ底面の
うち少なくとも半導体素子３が接着固定される領域で隣
接間隔を０．１ｍｍ〜０．３ｍｍとしておくと、半導体
素子３の発する熱を貫通金属層８で効果的に吸収して大
気中に放散させることができるとともに、絶縁基体１と
貫通金属層８との熱膨張係数の差に起因して生じる熱応
力により絶縁基体１や貫通金属層８にクラック等の不具
合が発生することを効果的に防止することができる。従
って、前記貫通金属層８は、凹部１ａ底面のうち少なく
とも半導体素子３が接着固定される領域での隣接間隔を
０．１ｍｍ〜０．３ｍｍとしておくことが好ましい。
うち少なくとも半導体素子３が接着固定される領域で隣
接間隔を０．１ｍｍ〜０．３ｍｍとしておくと、半導体
素子３の発する熱を貫通金属層８で効果的に吸収して大
気中に放散させることができるとともに、絶縁基体１と
貫通金属層８との熱膨張係数の差に起因して生じる熱応
力により絶縁基体１や貫通金属層８にクラック等の不具
合が発生することを効果的に防止することができる。従
って、前記貫通金属層８は、凹部１ａ底面のうち少なく
とも半導体素子３が接着固定される領域での隣接間隔を
０．１ｍｍ〜０．３ｍｍとしておくことが好ましい。
【００２８】特に、絶縁基体１がガラスセラミック焼結
体等の熱伝導率が低い（約２．５〜５Ｗ／ｍ・Ｋ）材料
で形成される場合、各貫通金属層８は、凹部１ａ底面で
の横断面の面積を０．００７ｍｍ2〜０．１ｍｍ2と大き
くするとともに、隣接間隔を０．１ｍｍ〜０．２ｍｍと
狭くすることが好ましい。また、凹部１ａ底面での横断
面の面積を０．００７ｍｍ2〜０．０８ｍｍ2、隣接間隔
を約０．１５ｍｍ〜０．２ｍｍとすると、ガラスセラミ
ック焼結体で形成された絶縁基体１と貫通金属層８との
熱膨張係数の差に起因する熱応力による絶縁基体のクラ
ック等の不具合も効果的に防止することができより一層
好ましい。
体等の熱伝導率が低い（約２．５〜５Ｗ／ｍ・Ｋ）材料
で形成される場合、各貫通金属層８は、凹部１ａ底面で
の横断面の面積を０．００７ｍｍ2〜０．１ｍｍ2と大き
くするとともに、隣接間隔を０．１ｍｍ〜０．２ｍｍと
狭くすることが好ましい。また、凹部１ａ底面での横断
面の面積を０．００７ｍｍ2〜０．０８ｍｍ2、隣接間隔
を約０．１５ｍｍ〜０．２ｍｍとすると、ガラスセラミ
ック焼結体で形成された絶縁基体１と貫通金属層８との
熱膨張係数の差に起因する熱応力による絶縁基体のクラ
ック等の不具合も効果的に防止することができより一層
好ましい。
【００２９】かくして上述の半導体素子収納用パッケー
ジによれば、絶縁基体１の凹部１ａ底面に半導体素子３
をガラス、樹脂、ロウ材等から成る接着材を介して接着
固定するとともに該半導体素子３の各電極をボンディン
グワイヤ７を介して所定の配線導体６に接続させ、しか
る後、前記絶縁基体１の上面に蓋体２をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、絶縁基体１
と蓋体２とから成る容器４内部に半導体素子３を気密に
収容することによって製品としての半導体装置となる。
ジによれば、絶縁基体１の凹部１ａ底面に半導体素子３
をガラス、樹脂、ロウ材等から成る接着材を介して接着
固定するとともに該半導体素子３の各電極をボンディン
グワイヤ７を介して所定の配線導体６に接続させ、しか
る後、前記絶縁基体１の上面に蓋体２をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、絶縁基体１
と蓋体２とから成る容器４内部に半導体素子３を気密に
収容することによって製品としての半導体装置となる。
【００３０】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、絶縁基体１の下面に
メタライズ層や金属板等の放熱部材を被着させて絶縁基
体１からの熱の放散をより一層促進させるようにしても
よい。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、絶縁基体１の下面に
メタライズ層や金属板等の放熱部材を被着させて絶縁基
体１からの熱の放散をより一層促進させるようにしても
よい。
【００３１】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体に凹部底面から下面に貫通する複数の
貫通金属層を設けるとともに該貫通金属層の横断面の面
積を凹部底面から下面にかけて漸次広くしたことから、
絶縁基体中における熱伝導率を向上させるために貫通金
属層の体積を増加させたとしても、貫通金属層の凹部底
面での横断面の面積を広くすることはほとんどなく、そ
の結果、凹部底面に半導体素子を強固に接着固定するこ
とができる。また同時に、半導体素子の発する熱は貫通
金属層を介して大気中に効率良く放散され、その結果、
半導体素子は常に適温となり、半導体素子を長期間にわ
たり正常、かつ安定に作動させることが可能となる。
よれば、絶縁基体に凹部底面から下面に貫通する複数の
貫通金属層を設けるとともに該貫通金属層の横断面の面
積を凹部底面から下面にかけて漸次広くしたことから、
絶縁基体中における熱伝導率を向上させるために貫通金
属層の体積を増加させたとしても、貫通金属層の凹部底
面での横断面の面積を広くすることはほとんどなく、そ
の結果、凹部底面に半導体素子を強固に接着固定するこ
とができる。また同時に、半導体素子の発する熱は貫通
金属層を介して大気中に効率良く放散され、その結果、
半導体素子は常に適温となり、半導体素子を長期間にわ
たり正常、かつ安定に作動させることが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・・絶縁基体 １ａ・・・凹部 ２・・・・蓋体 ３・・・・半導体素子 ４・・・・容器 ５・・・・接着材 ６・・・・配線導体 ７・・・・ボンディングワイヤ ８・・・・貫通金属層
Claims (4)
- 【請求項１】上面に半導体素子が塔載収容される凹部及
び該凹部から外表面にかけて導出される配線導体を有す
る絶縁基体と蓋体とから成り、絶縁基体の凹部内部に半
導体素子を気密に収容するようになした半導体素子収納
用パッケージであって、前記絶縁基体に凹部底面から下
面に貫通する複数の貫通金属層を設けるとともに該貫通
金属層の横断面の面積を凹部底面から絶縁基体下面にか
けて漸次広くしたことを特徴とする半導体素子収納用パ
ッケージ。 - 【請求項２】前記貫通金属層の凹部底面での横断面の面
積をＳ1、絶縁基体下面での横断面の面積をＳ2としたと
き、１．２≦Ｓ2／Ｓ1≦１．５であることを特徴とする
請求項１に記載の半導体素子収納用パッケージ。 - 【請求項３】前記貫通金属層は、凹部底面での横断面の
面積が０．００４ｍｍ2〜０．１ｍｍ2の範囲であること
を特徴とする請求項１に記載の半導体素子収納用パッケ
ージ。 - 【請求項４】前記貫通金属層は、前記凹部底面のうち少
なくとも半導体素子が接着固定される領域での隣接間隔
が、０．１ｍｍ〜０．３ｍｍの範囲であることを特徴と
する請求項１に記載の半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000255959A JP2002076209A (ja) | 2000-08-25 | 2000-08-25 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000255959A JP2002076209A (ja) | 2000-08-25 | 2000-08-25 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076209A true JP2002076209A (ja) | 2002-03-15 |
Family
ID=18744650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000255959A Pending JP2002076209A (ja) | 2000-08-25 | 2000-08-25 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076209A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014220307A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板、これを用いた電子装置および多層基板の製造方法 |
| CN110010570A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种液体浸没散热的射频微系统组件制作工艺 |
-
2000
- 2000-08-25 JP JP2000255959A patent/JP2002076209A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014220307A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板、これを用いた電子装置および多層基板の製造方法 |
| CN110010570A (zh) * | 2018-12-25 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种液体浸没散热的射频微系统组件制作工艺 |
| CN110010570B (zh) * | 2018-12-25 | 2021-01-26 | 浙江集迈科微电子有限公司 | 一种液体浸没散热的射频微系统组件制作工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3830429B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002076209A (ja) | 半導体素子収納用パッケージ | |
| JP3325477B2 (ja) | 半導体素子収納用パッケージ | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2003110044A (ja) | 半導体素子収納用パッケージ | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659306B2 (ja) | 半導体素子収納用パッケージ | |
| JP3683859B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002110837A (ja) | 半導体素子収納用パッケージ | |
| JP2997374B2 (ja) | 半導体素子収納用パッケージ | |
| JP3766639B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000077583A (ja) | 電子部品用パッケージおよびその製造方法 | |
| JP6818457B2 (ja) | 配線基板、電子装置および電子モジュール | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP3971592B2 (ja) | 半導体素子収納用パッケージ | |
| JP4377748B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2000236034A (ja) | 電子部品用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000114442A (ja) | 電子部品用パッケージ | |
| JP3640238B2 (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JPH11297909A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JP2003100933A (ja) | 半導体素子収納用パッケージ |