JP3752447B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3752447B2 JP3752447B2 JP2001371214A JP2001371214A JP3752447B2 JP 3752447 B2 JP3752447 B2 JP 3752447B2 JP 2001371214 A JP2001371214 A JP 2001371214A JP 2001371214 A JP2001371214 A JP 2001371214A JP 3752447 B2 JP3752447 B2 JP 3752447B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- copper
- substrate
- base
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【０００１】
【発明の属する技術分野】
本発明はＬＳＩ（大規模集積回路素子）等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する銅−タングステン合金や銅−モリブデン合金等の金属材料からなる基体と、該基体の上面に前記載置部を囲繞するようにして取着された酸化アルミニウム質焼結体やガラスセラミック焼結体等の電気絶縁材料からなる枠状の絶縁体と、該枠状絶縁体の内周部から外周部にかけて被着導出されているタングステン、モリブデン、銅、銀等の金属粉末からなる複数個の配線層と、前記枠状絶縁体の上面に取着され、絶縁体の内側の穴を塞ぐ蓋体とから構成されており、基体の半導体素子載置部に半導体素子をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子の各電極をボンディングワイヤを介して枠状絶縁体に形成した配線層に電気的に接続し、しかる後、枠状絶縁体に蓋体を該絶縁体の内側の穴を塞ぐようにしてガラス、樹脂、ロウ材等から封止材を介して接合させ、基体と枠状絶縁体と蓋体とからなる容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。
【０００３】
なお上述の半導体素子収納用パッケージにおいては、半導体素子が載置される基体が銅−タングステン合金や銅−モリブデン合金等の金属材料で形成されており、該銅−タングステン合金や銅−モリブデン合金等は熱伝導率が約１８０Ｗ／ｍ・Ｋと高く熱伝導性に優れていることから基体は半導体素子の作動時に発する熱を良好に吸収するとともに大気中に良好に放散させることができ、これによって半導体素子を常に適温とし半導体素子に熱破壊が発生したり、特性に熱劣化が発生したりするのを有効に防止している。
【０００４】
また上述の半導体素子収納用パッケージの基体として使用されている銅−タングステン合金や銅−モリブデン合金はタングステン粉末やモリブデン粉末を焼成して焼結多孔体を得、次に前記焼結多孔体の空孔内に溶融させることによって製作されており、例えば、タングステンから成る焼結多孔体に銅を含浸させる場合は焼結多孔体が７５乃至９０重量％、銅が１０乃至２５重量％の範囲に、モリブデンから成る焼結多孔体に銅を含浸させる場合は焼結多孔体が８０乃至９０重量％、銅が１０乃至２０重量％の範囲となっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージにおいては、基体がタングステン粉末やモリブデン粉末を焼成して焼結多孔体を得るとともに該焼結多孔体の空孔内に溶融させた銅を含浸させることによって形成されており、前記銅の量を増加させればさせるほど前記基体の熱伝導率は高くなるが、それにつれて基体の線熱膨張係数も大きくなる。前記基体は上面に取着される酸化アルミニウム質焼結体やガラスセラミック焼結体等から成る枠状絶縁体の線熱膨張係数（６．０ｐｐｍ／℃乃至８．０ｐｐｍ／℃：室温〜８００℃）と大きく相違すると、両者の線熱膨張係数の相違により発生する応力が両者の接合界面に働き、該応力により前記接合界面にクラックがはいったり、ひどい場合には両者の接合界面に剥離が発生したりして、半導体素子収納用パッケージの気密封止の信頼性が損なわれ、内部に収容する半導体素子を信頼性よく正常に作動させることができなくなると言う問題が発生してしまうことから、前記基体の線熱膨張係数は前記枠状絶縁体の線熱膨張係数と近似させる必要があり、前記基体の銅の含有率は１０乃至２５重量％（基体が銅−タングステン合金から成る場合は銅の含有率は１０乃至２５重量％、銅−モリブデン合金から成る場合は銅の含有率は１０乃至２０重量％）の範囲に限定されることとなり、前記基体の熱伝導率は最大でも約１８０Ｗ／ｍ・Ｋ程度であった。
【０００６】
そのためこの従来の半導体素子収納用パッケージ内に近時の高密度化、高集積化が大きく進み、作動時に多量の熱を発する半導体素子を収容した場合、半導体素子が作動時に発する熱は基体を介して外部に完全に放散させることができなくなり、その結果、半導体素子が該素子自身の発する熱によって高温となり、半導体素子に熱破壊を招来させたり、特性にばらつきを生じ安定に作動させることができないという欠点を有していた。
【０００７】
本発明は上記欠点に鑑み案出されたもので、その目的は高密度化、高集積化が進み、作動時に多量の熱を発する半導体素子を常に適温に保持し、半導体素子を長期間にわたり安定に機能させることができる半導体素子収納用パッケージを提案することにある。
【０００８】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、半導体素子が載置される載置部を有する基体と、該基体と前記半導体素子を収容する空所を構成する蓋体と、を備え、前記基体は、６５乃至８０重量％の炭化珪素と２０乃至３５重量％の銅とから成り、溶融した銅に炭化珪素粉末が分散混入されて成るものであることを特徴とするものである。さらに、前記蓋体は、前記基体上に枠状の絶縁体を介して取着されることを特徴とするものである。また、本発明の半導体装置は、半導体素子と、半導体素子が載置される載置部を有する基体と、該基体と前記半導体素子を収容する空所を構成する蓋体と、を備え、前記基体は、６５乃至８０重量％の炭化珪素と２０乃至３５重量％の銅とから成り、溶融した銅に炭化珪素粉末が分散混入されて成るものであることを特徴とするものである。
【０００９】
本発明の半導体素子収納用パッケージによれば、基体を６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とで形成し、熱伝導率を２７０Ｗ／ｍ・Ｋ以上の高いものとなしたことから、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体の半導体素子載置部平面方向に素早く広がらせるとともに基体の厚さ方向を良好に伝搬させて外部に効率よく確実に放散させることができ、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【００１０】
また本発明の半導体素子収納用パッケージによれば、基体を６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とで形成し、その線熱膨張係数を枠状絶縁体の線熱膨張係数（６ｐｐｍ／℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似するものとなしたことから、基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収納する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【００１１】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。
図１は本発明の半導体素子収納用パッケージの一実施例を示す断面図である。図１において、１は基体、２は枠状絶縁体、３は蓋体である。この基体１と枠状絶縁体２と蓋体３とにより内部に半導体素子４を気密に収容する容器５が構成される。
【００１２】
前記基体１はその上面に半導体素子４が載置される載置部１ａを有するとともに上面外周部に該基体１の上面に設けた半導体素子４が載置される載置部１ａを囲繞するようにして枠状絶縁体２がロウ材やガラス、樹脂等の接着剤を介して取着されている。
【００１３】
前記基体１は半導体素子４を支持する支持部材として作用するとともに半導体素子４が作動時に発する熱を良好に吸収するとともに大気中に効率よく放散させ、半導体素子４を常に適温とする作用をなし、枠状絶縁体２に囲まれた基体１の載置部１ａ上に半導体素子４がガラス、樹脂、ロウ材等の接着剤を介して固定される。
【００１４】
なお前記基体１は炭化珪素と銅とから成り、例えば溶融させた銅に平均粒径５μｍ程度の炭化珪素粉末を分散混入させることによって、或いは炭化珪素粉末を焼成して多孔体の焼結体を得、しかる後、焼結体の空孔内に溶融させた銅を充填させることによって製作されている。
【００１５】
また前記基体１の上面外周部には該基体１の上面に設けた半導体素子４が載置される載置部１ａを囲繞するようにして枠状絶縁体２がロウ材やガラス、樹脂等の接着剤を介して取着されており、基体１と枠状絶縁体２とで半導体素子４を収容するための空所が内部に形成される。
【００１６】
前記基体１に取着される枠状絶縁体２は酸化アルミニウム質焼結体やガラスセラミック質焼結体等の線熱膨張係数が６．０ｐｐｍ／℃〜８．０ｐｐｍ／℃（室温〜８００℃）の電気絶縁性のセラミックスから成り、例えば、酸化アルミニウム質焼結体から成る場合には酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿状となすとともに該泥漿物を従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）を形成し、次に前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに必要に応じて複数枚を積層して成形体となし、しかる後、これを１６００℃の温度で焼成することによって製作される。また、ガラスセラミック質焼結体から成る場合には、ホウ珪酸ガラス等のガラス粉末と酸化アルミニウム等のセラミック粉末とから成る原料粉末に適当な有機バインダ、溶剤等を添加混合して泥漿物を作るとともに、この泥漿物をドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）を形成し、次に前記セラミックグリーンシートに適当な打ち抜き加工を施して所定の形状に成形するとともに必要に応じて複数枚を積層して成形体となし、しかる後、これを約９００℃の温度で焼成することによって製作される。
【００１７】
前記枠状絶縁体２は更にその内周部から上面にかけて導出する複数の配線層６が被着形成されており、枠状絶縁体２の内周部に露出する配線層６の一端には半導体素子４の各電極がボンディングワイヤ７を介して電気的に接続され、また枠状絶縁体２の上面に導出された部位には外部電気回路と接続される外部リードピン８が銀ロウ等のロウ材を介してロウ付け取着されている。
【００１８】
前記配線層６は半導体素子４の各電極を外部電気回路に接続する際の導電路として作用し、タングステン、モリブデン、マンガン、銅、銀等の金属粉末により形成されている。
【００１９】
前記配線層６はタングステン、モリブデン、マンガン、銅、銀等の金属粉末に適当な有機バインダー、溶剤等を添加混合して得られた金属ペーストを枠状絶縁体２となるセラミックグリーンシートに予め従来周知のスクリーン印刷法等の印刷法を用いることにより所定パターンに印刷塗布しておくことによって枠状絶縁体２の内周部から上面にかけて被着形成される。
【００２０】
なお前記配線層６はその露出する表面にニッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に優れる金属を１μｍ〜２０μｍの厚みにメッキ法により被着させておくと、配線層６の酸化腐蝕を有効に防止することができるとともに外部リードピン８を強固に取着することが可能となり、前記配線層６はその露出する表面にニッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に優れる金属を１μｍ〜２０μｍの厚みに被着させておくことが好ましい。
【００２１】
また前記配線層６には外部リードピン８が銀ロウ等のロウ材を介してロウ付け取着されており、該外部リードピン８は容器５内部に収容する半導体素子の各電極を外部電気回路に電気的に接続する作用をなし、外部リードピン８を外部電気回路に接続することによって容器５内部に収容される半導体素子４は配線層６および外部リードピン８を介して外部電気回路に電気的に接続されることとなる。
【００２２】
前記外部リードピン８は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、例えば、鉄−ニッケル−コバルト合金等の金属から成るインゴット（塊）に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定形状に形成される。
【００２３】
本発明においては、基体１を６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とで形成しておくことが重要である。
【００２４】
前記基体１を６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とで形成しておくと基体１の熱伝導率が２７０Ｗ／ｍ・Ｋ以上の高いものとなり、その結果、基体１上に載置される半導体素子４が作動時に多量の熱を発したとしてもその熱は基体１の半導体素子載置部１ａ平面方向に素早く広がらせるとともに基体１の厚さ方向を良好に伝搬させて外部に効率よく確実に放散させることができ、これによって半導体素子４は常に適温となり、半導体素子４を長期間にわたり安定かつ正常に作動させることが可能となる。
【００２５】
また上述の６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とからなる基体１はその線熱膨張係数が枠状絶縁体２の線熱膨張係数（６ｐｐｍ／℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似する６ｐｐｍ／℃乃至８ｐｐｍ／℃となり、その結果、基体１上に枠状絶縁体２を取着させる際や半導体素子４が作動した際において基体１と枠状絶縁体２の両者に熱が作用したとしても基体１と枠状絶縁体２との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子４を収納する空所の気密封止が常に完全となり、半導体素子４を安定かつ正常に作動させることが可能となる。
【００２６】
なお前記基体１は炭化珪素の量が６５重量％未満となると、言い換えれば銅の量が３５重量％を超えると、基体１の線熱膨張係数が枠状絶縁体２の線熱膨張係数に対して大きく相違することとなり、その結果、基体１に枠状絶縁体２を強固に取着させておくことができなくなってしまい、また炭化珪素の量が８０重量％を超える、言い換えれば銅の量が２０重量％未満となると基体１の熱伝導率が大きく劣化し、半導体素子４が作動時に多量の熱を発した場合、その熱を基体１を介して外部に完全に放散させることができなくなり、その結果、半導体素子４を高温として、半導体素子４に熱破壊を招来させたり、特性にばらつきが生じ安定に作動させることができなくなってしまう。従って、前記基体１は炭化珪素の量が６５乃至８０重量％、銅の量が２０乃至６５重量％の範囲に特定される。
【００２７】
また前記６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とから成る基体１は炭化珪素の表面に酸化物膜、例えばＳｉＯ2等の膜を０．０５μｍ乃至１μｍ程度の厚みに被着させておけば炭化珪素と銅との密着強度が大きく向上して基体１としての信頼性が大幅に向上する。従って前記基体１は表面に酸化物膜を０．０５μｍ乃至１μｍの厚みに被着させた炭化珪素と銅とで形成しておくことが好ましい。
【００２８】
前記炭化珪素の表面に酸化物膜を被着させる方法としては、例えば、炭化珪素の粉末を大気中で約１２００℃の温度で加熱することによって行われる。
【００２９】
更に、前記基体１は溶融させた銅に炭化珪素粉末を分散混入させて形成した場合、基体１のヤング率が銅のヤング率に依存する１００ＧＰａ程度の軟質なものとなり、その結果、基体１上に半導体素子４を載置させた後、基体１と半導体素子４に熱が作用して両者間に熱応力が発生したとしても、その熱応力は基体１を若干変形させることによって効率よく吸収され、半導体素子４が基体１より剥離したり、半導体素子４に割れやクラックを発生したりすることがなく、半導体素子４を常に正常かつ安定に作動させることができる。
【００３０】
かくして上述の半導体素子収納用パッケージによれば、基体１の半導体素子載置部１ａ上に半導体素子４をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子４の各電極をボンディングワイヤ７を介して所定の配線層６に接続させ、しかる後、前記枠状絶縁体２の上面に蓋体３をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、基体１、枠状絶縁体２及び蓋体３とから成る容器５内部に半導体素子４を気密に収容することによって製品としての半導体装置となる。
【００３１】
なお本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００３２】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、基体を６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とで形成し、熱伝導率を２７０Ｗ／ｍ・Ｋ以上の高いものとなしたことから、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体の半導体素子載置部平面方向に素早く広がらせるとともに基体の厚さ方向を良好に伝搬させて外部に効率よく確実に放散させることができ、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【００３３】
また本発明の半導体素子収納用パッケージによれば、基体を６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とで形成し、その線熱膨張係数を枠状絶縁体の線熱膨張係数（６ｐｐｍ／℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似するものとなしたことから、基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収納する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・載置部
２・・・・・枠状絶縁体
３・・・・・蓋体
４・・・・・半導体素子
５・・・・・容器
６・・・・・配線層
７・・・・・ボンディングワイヤ
８・・・・・外部リードピン
【発明の属する技術分野】
本発明はＬＳＩ（大規模集積回路素子）等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する銅−タングステン合金や銅−モリブデン合金等の金属材料からなる基体と、該基体の上面に前記載置部を囲繞するようにして取着された酸化アルミニウム質焼結体やガラスセラミック焼結体等の電気絶縁材料からなる枠状の絶縁体と、該枠状絶縁体の内周部から外周部にかけて被着導出されているタングステン、モリブデン、銅、銀等の金属粉末からなる複数個の配線層と、前記枠状絶縁体の上面に取着され、絶縁体の内側の穴を塞ぐ蓋体とから構成されており、基体の半導体素子載置部に半導体素子をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子の各電極をボンディングワイヤを介して枠状絶縁体に形成した配線層に電気的に接続し、しかる後、枠状絶縁体に蓋体を該絶縁体の内側の穴を塞ぐようにしてガラス、樹脂、ロウ材等から封止材を介して接合させ、基体と枠状絶縁体と蓋体とからなる容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。
【０００３】
なお上述の半導体素子収納用パッケージにおいては、半導体素子が載置される基体が銅−タングステン合金や銅−モリブデン合金等の金属材料で形成されており、該銅−タングステン合金や銅−モリブデン合金等は熱伝導率が約１８０Ｗ／ｍ・Ｋと高く熱伝導性に優れていることから基体は半導体素子の作動時に発する熱を良好に吸収するとともに大気中に良好に放散させることができ、これによって半導体素子を常に適温とし半導体素子に熱破壊が発生したり、特性に熱劣化が発生したりするのを有効に防止している。
【０００４】
また上述の半導体素子収納用パッケージの基体として使用されている銅−タングステン合金や銅−モリブデン合金はタングステン粉末やモリブデン粉末を焼成して焼結多孔体を得、次に前記焼結多孔体の空孔内に溶融させることによって製作されており、例えば、タングステンから成る焼結多孔体に銅を含浸させる場合は焼結多孔体が７５乃至９０重量％、銅が１０乃至２５重量％の範囲に、モリブデンから成る焼結多孔体に銅を含浸させる場合は焼結多孔体が８０乃至９０重量％、銅が１０乃至２０重量％の範囲となっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージにおいては、基体がタングステン粉末やモリブデン粉末を焼成して焼結多孔体を得るとともに該焼結多孔体の空孔内に溶融させた銅を含浸させることによって形成されており、前記銅の量を増加させればさせるほど前記基体の熱伝導率は高くなるが、それにつれて基体の線熱膨張係数も大きくなる。前記基体は上面に取着される酸化アルミニウム質焼結体やガラスセラミック焼結体等から成る枠状絶縁体の線熱膨張係数（６．０ｐｐｍ／℃乃至８．０ｐｐｍ／℃：室温〜８００℃）と大きく相違すると、両者の線熱膨張係数の相違により発生する応力が両者の接合界面に働き、該応力により前記接合界面にクラックがはいったり、ひどい場合には両者の接合界面に剥離が発生したりして、半導体素子収納用パッケージの気密封止の信頼性が損なわれ、内部に収容する半導体素子を信頼性よく正常に作動させることができなくなると言う問題が発生してしまうことから、前記基体の線熱膨張係数は前記枠状絶縁体の線熱膨張係数と近似させる必要があり、前記基体の銅の含有率は１０乃至２５重量％（基体が銅−タングステン合金から成る場合は銅の含有率は１０乃至２５重量％、銅−モリブデン合金から成る場合は銅の含有率は１０乃至２０重量％）の範囲に限定されることとなり、前記基体の熱伝導率は最大でも約１８０Ｗ／ｍ・Ｋ程度であった。
【０００６】
そのためこの従来の半導体素子収納用パッケージ内に近時の高密度化、高集積化が大きく進み、作動時に多量の熱を発する半導体素子を収容した場合、半導体素子が作動時に発する熱は基体を介して外部に完全に放散させることができなくなり、その結果、半導体素子が該素子自身の発する熱によって高温となり、半導体素子に熱破壊を招来させたり、特性にばらつきを生じ安定に作動させることができないという欠点を有していた。
【０００７】
本発明は上記欠点に鑑み案出されたもので、その目的は高密度化、高集積化が進み、作動時に多量の熱を発する半導体素子を常に適温に保持し、半導体素子を長期間にわたり安定に機能させることができる半導体素子収納用パッケージを提案することにある。
【０００８】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、半導体素子が載置される載置部を有する基体と、該基体と前記半導体素子を収容する空所を構成する蓋体と、を備え、前記基体は、６５乃至８０重量％の炭化珪素と２０乃至３５重量％の銅とから成り、溶融した銅に炭化珪素粉末が分散混入されて成るものであることを特徴とするものである。さらに、前記蓋体は、前記基体上に枠状の絶縁体を介して取着されることを特徴とするものである。また、本発明の半導体装置は、半導体素子と、半導体素子が載置される載置部を有する基体と、該基体と前記半導体素子を収容する空所を構成する蓋体と、を備え、前記基体は、６５乃至８０重量％の炭化珪素と２０乃至３５重量％の銅とから成り、溶融した銅に炭化珪素粉末が分散混入されて成るものであることを特徴とするものである。
【０００９】
本発明の半導体素子収納用パッケージによれば、基体を６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とで形成し、熱伝導率を２７０Ｗ／ｍ・Ｋ以上の高いものとなしたことから、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体の半導体素子載置部平面方向に素早く広がらせるとともに基体の厚さ方向を良好に伝搬させて外部に効率よく確実に放散させることができ、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【００１０】
また本発明の半導体素子収納用パッケージによれば、基体を６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とで形成し、その線熱膨張係数を枠状絶縁体の線熱膨張係数（６ｐｐｍ／℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似するものとなしたことから、基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収納する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【００１１】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。
図１は本発明の半導体素子収納用パッケージの一実施例を示す断面図である。図１において、１は基体、２は枠状絶縁体、３は蓋体である。この基体１と枠状絶縁体２と蓋体３とにより内部に半導体素子４を気密に収容する容器５が構成される。
【００１２】
前記基体１はその上面に半導体素子４が載置される載置部１ａを有するとともに上面外周部に該基体１の上面に設けた半導体素子４が載置される載置部１ａを囲繞するようにして枠状絶縁体２がロウ材やガラス、樹脂等の接着剤を介して取着されている。
【００１３】
前記基体１は半導体素子４を支持する支持部材として作用するとともに半導体素子４が作動時に発する熱を良好に吸収するとともに大気中に効率よく放散させ、半導体素子４を常に適温とする作用をなし、枠状絶縁体２に囲まれた基体１の載置部１ａ上に半導体素子４がガラス、樹脂、ロウ材等の接着剤を介して固定される。
【００１４】
なお前記基体１は炭化珪素と銅とから成り、例えば溶融させた銅に平均粒径５μｍ程度の炭化珪素粉末を分散混入させることによって、或いは炭化珪素粉末を焼成して多孔体の焼結体を得、しかる後、焼結体の空孔内に溶融させた銅を充填させることによって製作されている。
【００１５】
また前記基体１の上面外周部には該基体１の上面に設けた半導体素子４が載置される載置部１ａを囲繞するようにして枠状絶縁体２がロウ材やガラス、樹脂等の接着剤を介して取着されており、基体１と枠状絶縁体２とで半導体素子４を収容するための空所が内部に形成される。
【００１６】
前記基体１に取着される枠状絶縁体２は酸化アルミニウム質焼結体やガラスセラミック質焼結体等の線熱膨張係数が６．０ｐｐｍ／℃〜８．０ｐｐｍ／℃（室温〜８００℃）の電気絶縁性のセラミックスから成り、例えば、酸化アルミニウム質焼結体から成る場合には酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿状となすとともに該泥漿物を従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）を形成し、次に前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに必要に応じて複数枚を積層して成形体となし、しかる後、これを１６００℃の温度で焼成することによって製作される。また、ガラスセラミック質焼結体から成る場合には、ホウ珪酸ガラス等のガラス粉末と酸化アルミニウム等のセラミック粉末とから成る原料粉末に適当な有機バインダ、溶剤等を添加混合して泥漿物を作るとともに、この泥漿物をドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）を形成し、次に前記セラミックグリーンシートに適当な打ち抜き加工を施して所定の形状に成形するとともに必要に応じて複数枚を積層して成形体となし、しかる後、これを約９００℃の温度で焼成することによって製作される。
【００１７】
前記枠状絶縁体２は更にその内周部から上面にかけて導出する複数の配線層６が被着形成されており、枠状絶縁体２の内周部に露出する配線層６の一端には半導体素子４の各電極がボンディングワイヤ７を介して電気的に接続され、また枠状絶縁体２の上面に導出された部位には外部電気回路と接続される外部リードピン８が銀ロウ等のロウ材を介してロウ付け取着されている。
【００１８】
前記配線層６は半導体素子４の各電極を外部電気回路に接続する際の導電路として作用し、タングステン、モリブデン、マンガン、銅、銀等の金属粉末により形成されている。
【００１９】
前記配線層６はタングステン、モリブデン、マンガン、銅、銀等の金属粉末に適当な有機バインダー、溶剤等を添加混合して得られた金属ペーストを枠状絶縁体２となるセラミックグリーンシートに予め従来周知のスクリーン印刷法等の印刷法を用いることにより所定パターンに印刷塗布しておくことによって枠状絶縁体２の内周部から上面にかけて被着形成される。
【００２０】
なお前記配線層６はその露出する表面にニッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に優れる金属を１μｍ〜２０μｍの厚みにメッキ法により被着させておくと、配線層６の酸化腐蝕を有効に防止することができるとともに外部リードピン８を強固に取着することが可能となり、前記配線層６はその露出する表面にニッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に優れる金属を１μｍ〜２０μｍの厚みに被着させておくことが好ましい。
【００２１】
また前記配線層６には外部リードピン８が銀ロウ等のロウ材を介してロウ付け取着されており、該外部リードピン８は容器５内部に収容する半導体素子の各電極を外部電気回路に電気的に接続する作用をなし、外部リードピン８を外部電気回路に接続することによって容器５内部に収容される半導体素子４は配線層６および外部リードピン８を介して外部電気回路に電気的に接続されることとなる。
【００２２】
前記外部リードピン８は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、例えば、鉄−ニッケル−コバルト合金等の金属から成るインゴット（塊）に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定形状に形成される。
【００２３】
本発明においては、基体１を６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とで形成しておくことが重要である。
【００２４】
前記基体１を６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とで形成しておくと基体１の熱伝導率が２７０Ｗ／ｍ・Ｋ以上の高いものとなり、その結果、基体１上に載置される半導体素子４が作動時に多量の熱を発したとしてもその熱は基体１の半導体素子載置部１ａ平面方向に素早く広がらせるとともに基体１の厚さ方向を良好に伝搬させて外部に効率よく確実に放散させることができ、これによって半導体素子４は常に適温となり、半導体素子４を長期間にわたり安定かつ正常に作動させることが可能となる。
【００２５】
また上述の６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とからなる基体１はその線熱膨張係数が枠状絶縁体２の線熱膨張係数（６ｐｐｍ／℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似する６ｐｐｍ／℃乃至８ｐｐｍ／℃となり、その結果、基体１上に枠状絶縁体２を取着させる際や半導体素子４が作動した際において基体１と枠状絶縁体２の両者に熱が作用したとしても基体１と枠状絶縁体２との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子４を収納する空所の気密封止が常に完全となり、半導体素子４を安定かつ正常に作動させることが可能となる。
【００２６】
なお前記基体１は炭化珪素の量が６５重量％未満となると、言い換えれば銅の量が３５重量％を超えると、基体１の線熱膨張係数が枠状絶縁体２の線熱膨張係数に対して大きく相違することとなり、その結果、基体１に枠状絶縁体２を強固に取着させておくことができなくなってしまい、また炭化珪素の量が８０重量％を超える、言い換えれば銅の量が２０重量％未満となると基体１の熱伝導率が大きく劣化し、半導体素子４が作動時に多量の熱を発した場合、その熱を基体１を介して外部に完全に放散させることができなくなり、その結果、半導体素子４を高温として、半導体素子４に熱破壊を招来させたり、特性にばらつきが生じ安定に作動させることができなくなってしまう。従って、前記基体１は炭化珪素の量が６５乃至８０重量％、銅の量が２０乃至６５重量％の範囲に特定される。
【００２７】
また前記６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とから成る基体１は炭化珪素の表面に酸化物膜、例えばＳｉＯ2等の膜を０．０５μｍ乃至１μｍ程度の厚みに被着させておけば炭化珪素と銅との密着強度が大きく向上して基体１としての信頼性が大幅に向上する。従って前記基体１は表面に酸化物膜を０．０５μｍ乃至１μｍの厚みに被着させた炭化珪素と銅とで形成しておくことが好ましい。
【００２８】
前記炭化珪素の表面に酸化物膜を被着させる方法としては、例えば、炭化珪素の粉末を大気中で約１２００℃の温度で加熱することによって行われる。
【００２９】
更に、前記基体１は溶融させた銅に炭化珪素粉末を分散混入させて形成した場合、基体１のヤング率が銅のヤング率に依存する１００ＧＰａ程度の軟質なものとなり、その結果、基体１上に半導体素子４を載置させた後、基体１と半導体素子４に熱が作用して両者間に熱応力が発生したとしても、その熱応力は基体１を若干変形させることによって効率よく吸収され、半導体素子４が基体１より剥離したり、半導体素子４に割れやクラックを発生したりすることがなく、半導体素子４を常に正常かつ安定に作動させることができる。
【００３０】
かくして上述の半導体素子収納用パッケージによれば、基体１の半導体素子載置部１ａ上に半導体素子４をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子４の各電極をボンディングワイヤ７を介して所定の配線層６に接続させ、しかる後、前記枠状絶縁体２の上面に蓋体３をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、基体１、枠状絶縁体２及び蓋体３とから成る容器５内部に半導体素子４を気密に収容することによって製品としての半導体装置となる。
【００３１】
なお本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００３２】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、基体を６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とで形成し、熱伝導率を２７０Ｗ／ｍ・Ｋ以上の高いものとなしたことから、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体の半導体素子載置部平面方向に素早く広がらせるとともに基体の厚さ方向を良好に伝搬させて外部に効率よく確実に放散させることができ、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【００３３】
また本発明の半導体素子収納用パッケージによれば、基体を６５乃至８０重量％の炭化珪素と、２０乃至３５重量％の銅とで形成し、その線熱膨張係数を枠状絶縁体の線熱膨張係数（６ｐｐｍ／℃乃至８ｐｐｍ／℃：室温〜８００℃）に近似するものとなしたことから、基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収納する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・載置部
２・・・・・枠状絶縁体
３・・・・・蓋体
４・・・・・半導体素子
５・・・・・容器
６・・・・・配線層
７・・・・・ボンディングワイヤ
８・・・・・外部リードピン
Claims (3)
- 半導体素子が載置される載置部を有する基体と、該基体と前記半導体素子を収容する空所を構成する蓋体と、を備え、前記基体は、６５乃至８０重量％の炭化珪素と２０乃至３５重量％の銅とから成り、溶融した銅に炭化珪素粉末が分散混入されて成るものであることを特徴とする半導体素子収納用パッケージ。
- 前記蓋体は、前記基体上に枠状の絶縁体を介して取着されることを特徴とする請求項１に記載の半導体素子収納用パッケージ。
- 半導体素子と、半導体素子が載置される載置部を有する基体と、該基体と前記半導体素子を収容する空所を構成する蓋体と、を備え、前記基体は、６５乃至８０重量％の炭化珪素と２０乃至３５重量％の銅とから成り、溶融した銅に炭化珪素粉末が分散混入されて成るものであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371214A JP3752447B2 (ja) | 2001-12-05 | 2001-12-05 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371214A JP3752447B2 (ja) | 2001-12-05 | 2001-12-05 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174110A JP2003174110A (ja) | 2003-06-20 |
| JP3752447B2 true JP3752447B2 (ja) | 2006-03-08 |
Family
ID=19180291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371214A Expired - Fee Related JP3752447B2 (ja) | 2001-12-05 | 2001-12-05 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3752447B2 (ja) |
-
2001
- 2001-12-05 JP JP2001371214A patent/JP3752447B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003174110A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659306B2 (ja) | 半導体素子収納用パッケージ | |
| JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
| JP3971592B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659467B2 (ja) | 半導体素子収納用パッケージ | |
| JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659300B2 (ja) | 半導体素子収納用パッケージ | |
| JP3748399B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP4360568B2 (ja) | 半導体素子収納用パッケージ | |
| JP4360567B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659298B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659304B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659297B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003124376A (ja) | 半導体素子収納用パッケージ | |
| JP3981256B2 (ja) | 光半導体素子収納用パッケージ | |
| JP4548978B2 (ja) | 半導体素子収納用パッケージ | |
| JP2515660Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2003068911A (ja) | 半導体素子収納用パッケージ | |
| JP2003100931A (ja) | 半導体素子収納用パッケージ | |
| JP2003174109A (ja) | 半導体素子収納用パッケージ | |
| JP2003068904A (ja) | 半導体素子収納用パッケージ | |
| JP2003100934A (ja) | 半導体素子収納用パッケージ | |
| JPH08316353A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050531 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050801 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20051206 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20051212 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |