JP2003174109A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2003174109A
JP2003174109A JP2001370347A JP2001370347A JP2003174109A JP 2003174109 A JP2003174109 A JP 2003174109A JP 2001370347 A JP2001370347 A JP 2001370347A JP 2001370347 A JP2001370347 A JP 2001370347A JP 2003174109 A JP2003174109 A JP 2003174109A
Authority
JP
Japan
Prior art keywords
semiconductor element
weight
frame
shaped insulator
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001370347A
Other languages
English (en)
Inventor
Yoshihiro Basho
義博 芭蕉
Masaaki Iguchi
公明 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001370347A priority Critical patent/JP2003174109A/ja
Publication of JP2003174109A publication Critical patent/JP2003174109A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

(57)【要約】 【課題】半導体素子が作動時に発する熱を外部に効率よ
く放散することができず、半導体素子に熱破壊が発生す
る。 【解決手段】基体1と、配線層6を有する枠状絶縁体2
と、蓋体3とから成る半導体素子収納用パッケージであ
って、前記枠状絶縁体2は40〜46重量%の酸化珪素
と、25〜30重量%の酸化アルミニウムと、8〜13
重量%の酸化マグネシウムと、6〜9重量%の酸化亜鉛
と、8〜11重量%の酸化硼素から成る結晶性ガラスで
形成されており、かつ前記基体1は55乃至90重量%
の炭化珪素と、10乃至45重量%の銅とから成る。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明はLSI(大規模集積
回路素子)や光半導体素子等の半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。 【0002】 【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、上面に半導体素子が載置さ
れる載置部を有する銅−タングステン合金や銅−モリブ
デン合金等の金属材料からなる基体と、該基体の上面に
前記載置部を囲繞するようにして取着された酸化アルミ
ニウム質焼結体等の電気絶縁材料からなる枠状絶縁体
と、該枠状絶縁体の内周部から外周部にかけて被着導出
されているタングステン、モリブデン、マンガン等の高
融点金属からなる複数個の配線層と、前記枠状絶縁体の
上面に取着され、絶縁体の内側の穴を塞ぐ蓋体とから構
成されており、基体の半導体素子載置部に半導体素子を
接着剤を介して接着固定するとともに該半導体素子の各
電極をボンディングワイヤを介して枠状絶縁体に形成し
た配線層に電気的に接続し、しかる後、枠状絶縁体に蓋
体を該枠状絶縁体の内側の穴を塞ぐようにしてガラス、
樹脂、ロウ材等から成る封止材を介して接合させ、基体
と枠状絶縁体と蓋体とからなる容器内部に半導体素子を
気密に収容することによって製品としての半導体装置と
なる。 【0003】なお上述の半導体素子収納用パッケージに
おいては、半導体素子が載置される基体が銅−タングス
テン合金や銅−モリブデン合金等の金属材料で形成され
ており、該銅−タングステン合金や銅−モリブデン合金
等は熱伝導率が約180W/m・Kと高く熱伝導性に優
れていることから基体は半導体素子の作動時に発する熱
を良好に吸収するとともに大気中に良好に放散させるこ
とができ、これによって半導体素子を常に適温とし半導
体素子に熱破壊が発生したり、特性に熱劣化が発生した
りするのを有効に防止している。 【0004】また上述の半導体素子収納用パッケージの
基体として使用されている銅−タングステン合金や銅−
モリブデン合金はタングステン粉末やモリブデン粉末を
焼成して焼結多孔体を得、次に前記焼結多孔体の空孔内
に溶融させることによって製作されており、例えば、タ
ングステンから成る焼結多孔体に銅を含浸させる場合は
焼結多孔体が75乃至90重量%、銅が10乃至25重
量%の範囲に、モリブデンから成る焼結多孔体に銅を含
浸させる場合は焼結多孔体が80乃至90重量%、銅が
10乃至20重量%の範囲となっている。 【0005】 【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、枠状絶縁
体を形成する酸化アルミニウム質焼結体の比誘電率が9
〜10(室温、1MHz)と高いことから枠状絶縁体に
設けた配線層を伝わる電気信号の伝搬速度が遅く、その
ため信号の高速伝搬を要求する半導体素子は収容が不可
となる欠点を有していた。 【0006】またこの従来の半導体素子収納用パッケー
ジにおいては、枠状絶縁体に形成されている配線層はタ
ングステンやモリブデン、マンガン等の高融点金属材料
により形成されており、該タングステン等はその比電気
抵抗が5.4μΩ・cm(20℃)以上と高いことから
配線層に電気信号を伝搬させた場合、電気信号に大きな
減衰が生じ、電気信号を正確、かつ確実に伝搬させるこ
とができないという欠点も有していた。 【0007】更にこの従来の半導体素子収納用パッケー
ジにおいては、銅−タングステン合金あるいは銅−モリ
ブデン合金から成る基体の熱伝導率は最大でも約180
W/m・K程度であり、近時の高密度化、高集積化が大
きく進み、作動時に多量の熱を発する半導体素子を収容
した場合、半導体素子が作動時に発する熱は基体を介し
て外部に完全に放散させることができなくなり、その結
果、半導体素子が該素子自身の発する熱によって高温と
なり、半導体素子に熱破壊を招来させたり、特性にばら
つきを生じ安定に作動させることができないという欠点
も有していた。 【0008】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に高速駆動を行う半導体素子を収容
することができ、かつ収容する半導体素子を長期間にわ
たり正常、かつ安定に作動させることができる半導体素
子収納用パッケージを提供することにある。 【0009】 【課題を解決するための手段】本発明は、上面に半導体
素子が載置される載置部を有する基体と、前記基体上に
半導体素子載置部を囲繞するようにして取着され、半導
体素子の各電極が接続される配線層を有する枠状絶縁体
と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を
気密に封止する蓋体とから成る半導体素子収納用パッケ
ージであって、前記枠状絶縁体は40〜46重量%の酸
化珪素と、25〜30重量%の酸化アルミニウムと、8
〜13重量%の酸化マグネシウムと、6〜9重量%の酸
化亜鉛と、8〜11重量%の酸化硼素から成る結晶性ガ
ラスで形成されており、かつ前記基体は55乃至90重
量%の炭化珪素と、10乃至45重量%の銅とから成る
ことを特徴とするものである。 【0010】本発明の半導体素子収納用パッケージによ
れば、枠状絶縁体を40〜46重量%の酸化珪素と、2
5〜30重量%の酸化アルミニウムと、8〜13重量%
の酸化マグネシウムと、6〜9重量%の酸化亜鉛と、8
〜11重量%の酸化硼素から成る結晶性ガラスで形成
し、かかる結晶性ガラスの比誘電率が約5(室温、1M
Hz)と低いことから枠状絶縁体に設けた配線層を伝わ
る電気信号の伝搬速度を速いものとして信号の高速伝搬
を要求する半導体素子の収容が可能となる。 【0011】また本発明の半導体素子収納用パッケージ
によれば、枠状絶縁体を構成する結晶性ガラスの焼成温
度が850℃〜1050℃と低いことから枠状絶縁体と
同時焼成により形成される配線層を比電気抵抗が2.5
μΩ・cm(20℃)以下と低い銅や銀、金で形成する
ことができ、その結果、配線層に電気信号を伝搬させた
場合、電気信号に大きな減衰が生じることはなく、電気
信号を正確、かつ確実に伝搬させることが可能となる。 【0012】更に本発明の半導体素子収納用パッケージ
によれば、基体を55乃至90重量%の炭化珪素と、1
0乃至45重量%の銅とで形成し、熱伝導率を240W
/m・K以上の高いものとなしたことから、基体上に載
置される半導体素子が作動時に多量の熱を発したとして
もその熱は基体の半導体素子載置部平面方向に素早く広
がらせるとともに基体の厚さ方向を良好に伝搬させて外
部に効率よく確実に放散させることができ、これによっ
て半導体素子は常に適温となり、半導体素子を長期間に
わたり安定かつ正常に作動させることが可能となる。 【0013】また更に本発明の半導体素子収納用パッケ
ージによれば、基体を55乃至90重量%の炭化珪素
と、10乃至45重量%の銅とで形成し、その線熱膨張
係数を枠状絶縁体の線熱膨張係数(5ppm/℃乃至1
0ppm/℃:室温〜800℃)に近似するものとなし
たことから、基体上に枠状絶縁体を取着させる際や半導
体素子が作動した際等において基体と枠状絶縁体の両者
に熱が作用したとしても基体と枠状絶縁体との間には両
者の線熱膨張係数の相違に起因する大きな熱応力が発生
することはなく、これによって半導体素子を収納する空
所の気密封止が常に完全となり、半導体素子を安定かつ
正常に作動させることが可能となる。 【0014】 【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。図1は本発明の半導体素
子収納用パッケージの一実施例を示す断面図であり、図
1において、1は基体、2は枠状絶縁体、3は蓋体であ
る。この基体1と枠状絶縁体2と蓋体3とにより内部に
半導体素子4を気密に収容する容器5が構成される。 【0015】前記基体1はその上面に半導体素子4が載
置される載置部1aを有するとともに上面外周部に該基
体1の上面に設けた半導体素子4が載置される載置部1
aを囲繞するようにして枠状絶縁体2がロウ材やガラ
ス、樹脂等の接着剤を介して取着されている。 【0016】前記基体1は半導体素子4を支持する支持
部材として作用するとともに半導体素子4が作動時に発
する熱を良好に吸収するとともに大気中に効率よく放散
させ、半導体素子4を常に適温とする作用をなし、枠状
絶縁体2に囲まれた基体1の載置部1a上に半導体素子
4がガラス、樹脂、ロウ材等の接着剤を介して固定され
る。 【0017】なお前記基体1は炭化珪素と銅とから成
り、例えば溶融させた銅に平均粒径5μm程度の炭化珪
素粉末を分散混入させることによって、或いは炭化珪素
粉末を焼成して多孔体の焼結体を得、しかる後、焼結体
の空孔内に溶融させた銅を充填させることによって製作
されている。 【0018】また前記基体1の上面外周部には該基体1
の上面に設けた半導体素子4が載置される載置部1aを
囲繞するようにして枠状絶縁体2がロウ材やガラス、樹
脂等の接着剤を介して取着されており、基体1と枠状絶
縁体2とで半導体素子4を収容するための空所が内部に
形成される。 【0019】前記基体1に取着される枠状絶縁体2は結
晶性ガラスから成り、酸化珪素、酸化アルミニウム、酸
化マグネシウム等の原料粉末にアクリル樹脂を主成分と
するバインダー及び分散剤、可塑剤、有機溶媒を加えて
泥漿物を作るとともに該泥漿物をドクターブレード法や
カレンダーロール法を採用することによってグリーンシ
ート(生シート)となし、しかる後、前記グリーンシー
トに適当な打ち抜き加工を施すとともにこれを複数枚積
層し、約850℃〜1050℃の温度で焼成することに
よって製作される。 【0020】また前記枠状絶縁体2はその内周部から上
部にかけて導出する複数の配線層6が被着形成されてお
り、枠状絶縁体2の内周部に露出する配線層6の一端に
は半導体素子4の各電極がボンディングワイヤ7を介し
て電気的に接続され、また枠状絶縁体2の上面に導出さ
れた部位には外部電気回路と接続される外部リードピン
8が銀ロウ等のロウ材を介してロウ付け取着されてい
る。 【0021】前記配線層6は半導体素子4の各電極を外
部電気回路に接続する際の導電路として作用し、銅、
銀、金等の金属粉末により形成されている。 【0022】前記配線層6は銅、銀、金等の金属粉末に
適当な有機バインダー、溶剤等を添加混合して得られた
金属ペーストを枠状絶縁体2となるグリーンシートに予
め従来周知のスクリーン印刷法等の印刷法を用いること
により所定パターンに印刷塗布しておくことによって枠
状絶縁体2の内周部から上面にかけて被着形成される。 【0023】なお、前記配線層6は銅や銀からなる場
合、その露出表面に耐蝕性に優れる金属をメッキ法によ
り1μm〜20μmの厚みに被着させておくと、配線層
6の酸化腐蝕を有効に防止することができるとともに配
線層6とボンディングワイヤ7との接続及び配線層6へ
の外部リードピン8の取着を強固となすことができる。
従って、前記配線層6は銅や銀からなる場合、配線層6
の酸化腐蝕を防止し、配線層6とボンディングワイヤ7
及び外部リードピン8との取着を強固とするには配線層
6の露出表面に金等の耐蝕性に優れる金属を1μm〜2
0μmの厚みに被着させておくことが好ましい。 【0024】また前記枠状絶縁体2に被着した配線層6
にロウ付けされる外部リードピン8は鉄−ニッケル−コ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
半導体素子4の各電極を外部電気回路に電気的に接続す
る作用をなす。 【0025】前記外部リードピン8は、例えば、鉄−ニ
ッケル−コバルト合金等の金属から成るインゴット
(塊)に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって所定形状に形成される。 【0026】本発明においては、枠状絶縁体2を40〜
46重量%の酸化珪素と、25〜30重量%の酸化アル
ミニウムと、8〜13重量%の酸化マグネシウムと、6
〜9重量%の酸化亜鉛と、8〜11重量%の酸化硼素か
ら成る結晶性ガラス(線熱膨張係数:5ppm/℃〜1
0ppm/℃)で形成しておくことが重要である。 【0027】前記結晶性ガラスは焼成時にガーナイト
(ZnO・Al23)、コージェライト(2MgO・2
Al23)、スピネル型結晶相(MgO・Al23、Z
nO・Al23)等の結晶相を生成し、これらの結晶相
の生成によって枠状絶縁体2の強度が向上する。 【0028】また前記枠状絶縁体2を40〜46重量%
の酸化珪素と、25〜30重量%の酸化アルミニウム
と、8〜13重量%の酸化マグネシウムと、6〜9重量
%の酸化亜鉛と、8〜11重量%の酸化硼素から成る結
晶性ガラスで形成すると、枠状絶縁体2の比誘電率が約
5(室温、1MHz)と低い値になり、その結果、枠状
絶縁体2に設けた配線層6を伝わる電気信号の伝搬速度
を速いものとして信号の高速伝搬を要求する半導体素子
の収容が可能となる。 【0029】更に上述の結晶性ガラスはその焼成温度が
850〜1050℃と低いことから枠状絶縁体2と同時
焼成により形成される配線層6を比抵抗が2.5Ω・c
m(20℃)以下と低い銅や銀、金で形成することがで
き、その結果、配線層6に電気信号を伝搬させた場合、
電気信号に大きな減衰が生じることはなく、電気信号を
正確かつ確実に伝搬させることが可能となる。 【0030】前記40〜46重量%の酸化珪素と、25
〜30重量%の酸化アルミニウムと、8〜13重量%の
酸化マグネシウムと、6〜9重量%の酸化亜鉛と、8〜
11重量%の酸化硼素の結晶性ガラスから成る枠状絶縁
体2は所定量に秤量された酸化珪素、酸化アルミニウ
ム、酸化マグネシウム、酸化亜鉛、酸化硼素の各原料粉
末にアクリル樹脂を主成分とするバインダー及び分散
剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに該
泥漿物をドクターブレード法やカレンダーロール法を採
用することによってグリーンシート(生シート)とな
し、しかる後、前記グリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、約850℃〜1
050℃の温度で焼成することによって製作される。 【0031】なお、前記結晶性ガラスは、酸化珪素の量
が40重量%未満、或いは46重量%を超えると結晶性
ガラスの焼成温度が高いものとなって銅等の金属材料か
らなる配線層6と同時焼成するのが困難となる。従っ
て、酸化珪素の量は40〜47重量%の範囲に特定され
る。 【0032】また酸化アルミニウムの量が25重量%未
満、或いは30重量%を超えると結晶性ガラスの焼成温
度が高いものとなって銅等の金属材料からなる配線層6
と同時焼成するのが困難となる。従って、酸化アルミニ
ウムの量は25〜30重量%の範囲に特定される。 【0033】また酸化マグネシウムの量が8重量%未満
となると焼成によって結晶性ガラスからなる枠状絶縁体
2を製作する際、生成するコージェライト(2MgO・
2Al23)の量が少なくなって枠状絶縁体2の強度を
大きく向上させることができず、また13重量%を超え
ると結晶性ガラスの焼成温度が高いものとなって銅等の
金属材料からなる配線層6と同時焼成するのが困難とな
る。従って、酸化マグネシウムの量は8〜13重量%の
範囲に特定される。 【0034】また酸化亜鉛の量が6重量%未満となると
焼成によって結晶性ガラスからなる枠状絶縁体2を製作
する際、生成するガーナイト(ZnO・Al23)の量
が少なくなって枠状絶縁体2の強度を大きく向上させる
ことができず、また9重量%を超えると結晶性ガラスの
焼成温度が高いものとなって銅等の金属材料からなる配
線層6と同時焼成するのが困難となる。従って、酸化マ
グネシウムの量は6〜9重量%の範囲に特定される。 【0035】また酸化硼素の量が8重量%未満となると
焼成によって結晶性ガラスからなる枠状絶縁体2を製作
する際、生成するガーナイト(ZnO・Al23)、コ
ージェライト(2MgO・2Al23)、スピネル型結
晶相(MgO・Al23、ZnO・Al23)等の結晶
相が過剰に生成され、枠状絶縁体2が多孔質のものとな
ってパッケージの気密信頼性が大きく低下してしまい、
また11重量%を超えると耐薬品性が低下し,半導体素
子収納用パッケージとしての信頼性が低下してしまう。
従って、酸化硼素の量は8〜11重量%の範囲に特定さ
れる。 【0036】更に前記結晶性ガラスはその内部に無機物
フィラー、具体的にはアルミナ、シリカ、窒化珪素、窒
化アルミニウム等の粉末を外添加で10〜100重量部
添加含有させておくと機械的強度が大幅に向上し、外力
印加によって破損等を招来するのが有効に防止される。
従って、枠状絶縁体2の機械的強度を向上させ、外力印
加によって破損等を招来しないようにするには前記結晶
性ガラスに無機物フィラーを外添加で10〜100重量
部添加含有させて枠状絶縁体2を形成することが好まし
い。 【0037】前記無機物フィラーはその粒径を0.5μ
m〜5μmの範囲としておくとガラスセラミック焼結体
中に均一に分散させて枠状絶縁体2の機械的強度を均一
に向上させることができる。従って、前記無機物フィラ
ーはその粒径を0.5μm〜5μmの範囲としておくこ
とが好ましい。 【0038】また本発明においては、基体1を65乃至
95重量%の炭化珪素と、5乃至35重量%の銅とで形
成しておくことが重要である。 【0039】前記基体1を55乃至90重量%の炭化珪
素と、10乃至45重量%の銅とで形成しておくと基体
1の熱伝導率が240W/m・K以上の高いものとな
り、その結果、基体1上に載置される半導体素子4が作
動時に多量の熱を発したとしてもその熱は基体1の半導
体素子載置部1a平面方向に素早く広がらせるとともに
基体1の厚さ方向を良好に伝搬させて外部に効率よく確
実に放散させることができ、これによって半導体素子4
は常に適温となり、半導体素子4を長期間にわたり安定
かつ正常に作動させることが可能となる。 【0040】また上述の55乃至90重量%の炭化珪素
と、10乃至45重量%の銅とからなる基体1はその線
熱膨張係数が枠状絶縁体2の線熱膨張係数(5ppm/
℃乃至10ppm/℃:室温〜800℃)に近似する5
ppm/℃乃至10ppm/℃となり、その結果、基体
1上に枠状絶縁体2を取着させる際や半導体素子4が作
動した際において基体1と枠状絶縁体2の両者に熱が作
用したとしても基体1と枠状絶縁体2との間には両者の
線熱膨張係数の相違に起因する大きな熱応力が発生する
ことはなく、これによって半導体素子4を収納する空所
の気密封止が常に完全となり、半導体素子4を安定かつ
正常に作動させることが可能となる。 【0041】なお前記基体1は炭化珪素の量が55重量
%未満となると、言い換えれば銅の量が45重量%を超
えると、基体1の線熱膨張係数が枠状絶縁体2の線熱膨
張係数に対して大きく相違することとなり、その結果、
基体1に枠状絶縁体2を強固に取着させておくことがで
きなくなってしまい、また炭化珪素の量が90重量%を
超える、言い換えれば銅の量が10重量%未満となると
基体1の熱伝導率が大きく劣化し、半導体素子4が作動
時に多量の熱を発した場合、その熱を基体1を介して外
部に完全に放散させることができなくなり、その結果、
半導体素子4を高温として、半導体素子4に熱破壊を招
来させたり、特性にばらつきが生じ安定に作動させるこ
とができなくなってしまう。従って、前記基体1は炭化
珪素の量が55乃至90重量%、銅の量が10乃至45
重量%の範囲に特定される。 【0042】また前記55乃至90重量%の炭化珪素
と、10乃至45重量%の銅とから成る基体1は炭化珪
素の表面に酸化物膜、例えばSiO2等の膜を0.05
μm乃至1μm程度の厚みに被着させておけば炭化珪素
と銅との密着強度が大きく向上して基体1としての信頼
性が大幅に向上する。従って前記基体1は表面に酸化物
膜を0.05μm乃至1μmの厚みに被着させた炭化珪
素と銅とで形成しておくことが好ましい。 【0043】前記炭化珪素の表面に酸化物膜を被着させ
る方法としては、例えば、炭化珪素の粉末を大気中で約
1200℃の温度で加熱することによって行われる。 【0044】更に、前記基体1は溶融させた銅に炭化珪
素粉末を分散混入させて形成した場合、基体1のヤング
率が銅のヤング率に依存する100GPa程度の軟質な
ものとなり、その結果、基体1上に半導体素子4を載置
させた後、基体1と半導体素子4に熱が作用して両者間
に熱応力が発生したとしても、その熱応力は基体1を若
干変形させることによって効率よく吸収され、半導体素
子4が基体1より剥離したり、半導体素子4に割れやク
ラックを発生したりすることがなく、半導体素子4を常
に正常かつ安定に作動させることができる。 【0045】かくして上述の半導体素子収納用パッケー
ジによれば、基体1の半導体素子載置部1a上に半導体
素子4をガラス、樹脂、ロウ材等の接着剤を介して接着
固定するとともに該半導体素子4の各電極をボンディン
グワイヤ7を介して所定の配線層6に接続させ、しかる
後、前記枠状絶縁体2の上面に蓋体3をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、基体1、枠
状絶縁体2及び蓋体3とから成る容器5内部に半導体素
子4を気密に収容することによって製品としての半導体
装置となる。 【0046】なお本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。 【0047】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、枠状絶縁体を40〜46重量%の酸化珪素と、
25〜30重量%の酸化アルミニウムと、8〜13重量
%の酸化マグネシウムと、6〜9重量%の酸化亜鉛と、
8〜11重量%の酸化硼素から成る結晶性ガラスで形成
し、かかる結晶性ガラスの比誘電率が約5(室温、1M
Hz)と低いことから枠状絶縁体に設けた配線層を伝わ
る電気信号の伝搬速度を速いものとして信号の高速伝搬
を要求する半導体素子の収容が可能となる。 【0048】また本発明の半導体素子収納用パッケージ
によれば、枠状絶縁体を構成する結晶性ガラスの焼成温
度が850℃〜1050℃と低いことから枠状絶縁体と
同時焼成により形成される配線層を比電気抵抗が2.5
μΩ・cm(20℃)以下と低い銅や銀、金で形成する
ことができ、その結果、配線層に電気信号を伝搬させた
場合、電気信号に大きな減衰が生じることはなく、電気
信号を正確、かつ確実に伝搬させることが可能となる。 【0049】更に本発明の半導体素子収納用パッケージ
によれば、基体を55乃至90重量%の炭化珪素と、1
0乃至45重量%の銅とで形成し、熱伝導率を240W
/m・K以上の高いものとなしたことから、基体上に載
置される半導体素子が作動時に多量の熱を発したとして
もその熱は基体の半導体素子載置部平面方向に素早く広
がらせるとともに基体の厚さ方向を良好に伝搬させて外
部に効率よく確実に放散させることができ、これによっ
て半導体素子は常に適温となり、半導体素子を長期間に
わたり安定かつ正常に作動させることが可能となる。 【0050】また更に本発明の半導体素子収納用パッケ
ージによれば、基体55乃至90重量%の炭化珪素と、
10乃至45重量%の銅とで形成し、その線熱膨張係数
を枠状絶縁体の線熱膨張係数(5ppm/℃乃至10p
pm/℃:室温〜800℃)に近似するものとなしたこ
とから、基体上に枠状絶縁体を取着させる際や半導体素
子が作動した際等において基体と枠状絶縁体の両者に熱
が作用したとしても基体と枠状絶縁体との間には両者の
線熱膨張係数の相違に起因する大きな熱応力が発生する
ことはなく、これによって半導体素子を収納する空所の
気密封止が常に完全となり、半導体素子を安定かつ正常
に作動させることが可能となる。
【図面の簡単な説明】 【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。 【符号の説明】 1・・・・・基体 1a・・・・載置部 2・・・・・枠状絶縁体 3・・・・・蓋体 4・・・・・半導体素子 5・・・・・容器 6・・・・・配線層 7・・・・・ボンディングワイヤ 8・・・・・外部リードピン

Claims (1)

  1. 【特許請求の範囲】 【請求項1】上面に半導体素子が載置される載置部を有
    する基体と、前記基体上に半導体素子載置部を囲繞する
    ようにして取着され、半導体素子の各電極が接続される
    配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着
    され、枠状絶縁体の内側を気密に封止する蓋体とから成
    る半導体素子収納用パッケージであって、前記枠状絶縁
    体は40〜46重量%の酸化珪素と、25〜30重量%
    の酸化アルミニウムと、8〜13重量%の酸化マグネシ
    ウムと、6〜9重量%の酸化亜鉛と、8〜11重量%の
    酸化硼素から成る結晶性ガラスで形成されており、かつ
    前記基体は55乃至90重量%の炭化珪素と、10乃至
    45重量%の銅とから成ることを特徴とする半導体素子
    収納用パッケージ。
JP2001370347A 2001-12-04 2001-12-04 半導体素子収納用パッケージ Pending JP2003174109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001370347A JP2003174109A (ja) 2001-12-04 2001-12-04 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001370347A JP2003174109A (ja) 2001-12-04 2001-12-04 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2003174109A true JP2003174109A (ja) 2003-06-20

Family

ID=19179587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001370347A Pending JP2003174109A (ja) 2001-12-04 2001-12-04 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2003174109A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223997B2 (en) 2008-07-11 2012-07-17 H2O Audio, Inc. Waterproof enclosure for audio device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223997B2 (en) 2008-07-11 2012-07-17 H2O Audio, Inc. Waterproof enclosure for audio device
US9426560B2 (en) 2008-07-11 2016-08-23 Incipio, Llc Waterproof enclosure for audio device

Similar Documents

Publication Publication Date Title
JP2006060247A (ja) 放熱基体およびその製造方法
JP2000183253A (ja) 半導体素子収納用パッケージ
JP2003174109A (ja) 半導体素子収納用パッケージ
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP3748399B2 (ja) 半導体素子収納用パッケージ
JP3752447B2 (ja) 半導体素子収納用パッケージ
JP3792561B2 (ja) 半導体素子収納用パッケージ
JP2003100934A (ja) 半導体素子収納用パッケージ
JP2003124376A (ja) 半導体素子収納用パッケージ
JPH10209336A (ja) 半導体素子収納用パッケージ
JP3971592B2 (ja) 半導体素子収納用パッケージ
JP2003152128A (ja) 半導体素子収納用パッケージ
JP3659467B2 (ja) 半導体素子収納用パッケージ
JP2003100932A (ja) 半導体素子収納用パッケージ
JP2003068904A (ja) 半導体素子収納用パッケージ
JP2003007885A (ja) 半導体素子収納用パッケージ
JP3752440B2 (ja) 半導体素子収納用パッケージ
JP2003100935A (ja) 半導体素子収納用パッケージ
JP3638547B2 (ja) 半導体素子収納用パッケージ
JP2000183215A (ja) 半導体素子収納用パッケージ
JP2003137642A (ja) 半導体素子収納用パッケージ
JP2003068913A (ja) 半導体素子収納用パッケージ
JP2003110045A (ja) 半導体素子収納用パッケージ
JP2003249586A (ja) 半導体素子収納用パッケージ
JP2003142618A (ja) 半導体素子収納用パッケージ