JP3638547B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3638547B2 JP3638547B2 JP2001304836A JP2001304836A JP3638547B2 JP 3638547 B2 JP3638547 B2 JP 3638547B2 JP 2001304836 A JP2001304836 A JP 2001304836A JP 2001304836 A JP2001304836 A JP 2001304836A JP 3638547 B2 JP3638547 B2 JP 3638547B2
- Authority
- JP
- Japan
- Prior art keywords
- weight
- semiconductor element
- frame
- insulator
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明はLSI(大規模集積回路素子)や光半導体素子等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する銅−タングステン合金や銅−モリブデン合金等の金属材料からなる基体と、該基体の上面に前記載置部を囲繞するようにして取着された酸化アルミニウム質焼結体等の電気絶縁材料からなる枠状絶縁体と、該枠状絶縁体の内周部から外周部にかけて被着導出されているタングステン、モリブデン、マンガン等の高融点金属からなる複数個の配線層と、前記枠状絶縁体の上面に取着され、絶縁体の内側の穴を塞ぐ蓋体とから構成されており、基体の半導体素子載置部に半導体素子を接着剤を介して接着固定するとともに該半導体素子の各電極をボンディングワイヤを介して枠状絶縁体に形成した配線層に電気的に接続し、しかる後、枠状絶縁体に蓋体を該枠状絶縁体の内側の穴を塞ぐようにしてガラス、樹脂、ロウ材等から成る封止材を介して接合させ、基体と枠状絶縁体と蓋体とからなる容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。
【0003】
なお上述の半導体素子収納用パッケージにおいては、半導体素子が載置される基体が銅−タングステン合金や銅−モリブデン合金等の金属材料で形成されており、該銅−タングステン合金や銅−モリブデン合金等は熱伝導率が約180W/m・Kと高く熱伝導性に優れていることから基体は半導体素子の作動時に発する熱を良好に吸収するとともに大気中に良好に放散させることができ、これによって半導体素子を常に適温とし半導体素子に熱破壊が発生したり、特性に熱劣化が発生したりするのを有効に防止している。
【0004】
また上述の半導体素子収納用パッケージの基体として使用されている銅−タングステン合金や銅−モリブデン合金はタングステン粉末やモリブデン粉末を焼成して焼結多孔体を得、次に前記焼結多孔体の空孔内に溶融させることによって製作されており、例えば、タングステンから成る焼結多孔体に銅を含浸させる場合は焼結多孔体が75乃至90重量%、銅が10乃至25重量%の範囲に、モリブデンから成る焼結多孔体に銅を含浸させる場合は焼結多孔体が80乃至90重量%、銅が10乃至20重量%の範囲となっている。
【0005】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージにおいては、枠状絶縁体に形成されている配線層はタングステンやモリブデン、マンガン等の高融点金属材料により形成されており、該タングステン等はその比電気抵抗が5.4μΩ・cm(20℃)以上と高いことから配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じ、半導体素子と外部電気回路との間で電気信号を正確、かつ確実に入出力させることができないという欠点を有していた。
【0006】
またこの従来の半導体素子収納用パッケージにおいては、銅−タングステン合金あるいは銅−モリブデン合金から成る基体の熱伝導率は最大でも約180W/m・K程度であり、近時の高密度化、高集積化が大きく進み、作動時に多量の熱を発する半導体素子を収容した場合、半導体素子が作動時に発する熱は基体を介して外部に完全に放散させることができなくなり、その結果、半導体素子が該素子自身の発する熱によって高温となり、半導体素子に熱破壊を招来させたり、特性にばらつきを生じ安定に作動させることができないという欠点も有していた。
【0007】
本発明は上記欠点に鑑み案出されたもので、その目的は内部に収容する半導体素子に外部電気回路から供給される電気信号を正確に入力することができ、同時に半導体素子が出力する電気信号を外部電気回路に正確に供給することができる半導体素子収納用パッケージを提供することにある。
【0008】
【課題を解決するための手段】
本発明は、上面に半導体素子が載置される載置部を有する基体と、前記基体上に半導体素子載置部を囲繞するようにして取着され、半導体素子の各電極が接続される配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を気密に封止する蓋体とから成る半導体素子収納用パッケージであって、前記枠状絶縁体はSi成分がSiO2に換算して25〜80重量%、Ba成分がBaOに換算して15〜70重量%、B成分がB2O3に換算して1.5〜5重量%、Al成分がAl2O3に換算して1〜30重量%、Ca成分がCaOに換算して0重量%を超えて30重量%以下含まれる焼結体で形成されており、かつ前記基体はタングステンと銅とから成り、タングステンが35乃至65重量%、銅が35乃至65重量%から成る中間層の上下両面にタングステンが70乃至90重量%、銅が10至30重量%から成る上下層を配した3層構造を有していることを特徴とするものである。
【0009】
また本発明は、上面に半導体素子が載置される載置部を有する基体と、前記基体上に半導体素子載置部を囲繞するようにして取着され、半導体素子の各電極が接続される配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を気密に封止する蓋体とから成る半導体素子収納用パッケージであって、前記枠状絶縁体はSi成分がSiO2に換算して25〜80重量%、Ba成分がBaOに換算して15〜70重量%、B成分がB2O3に換算して1.5〜5重量%、Al成分がAl2O3に換算して1〜30重量%、Ca成分がCaOに換算して0重量%を超えて30重量%以下含まれる焼結体で形成されており、かつ前記基体はモリブデンと銅とから成り、モリブデンが40乃至60重量%、銅が40乃至60重量%から成る中間層の上下両面にモリブデンが65乃至85重量%、銅が15乃至35重量%から成る上下層を配した3層構造を有していることを特徴とするものである。
【0010】
本発明の半導体素子収納用パッケージによれば、枠状絶縁体をSi成分がSiO2に換算して25〜80重量%、Ba成分がBaOに換算して15〜70重量%、B成分がB2O3に換算して1.5〜5重量%、Al成分がAl2O3に換算して1〜30重量%、Ca成分がCaOに換算して0重量%を超えて30重量%以下含まれる焼結体の焼成温度が800℃〜1000℃と低いことから枠状絶縁体と同時焼成により形成される配線層を比電気抵抗が2.5μΩ・cm(20℃)以下と低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
【0011】
また本発明の半導体素子収納用パッケージによれば、基体をタングステンが35乃至65重量%、銅が35乃至65重量%から成る中間層の上下両面にタングステンが70乃至90重量%、銅が10至30重量%から成る上下層を配した3層構造、またはモリブデンが40乃至60重量%、銅が40乃至60重量%から成る中間層の上下両面にモリブデンが65乃至85重量%、銅が15乃至35重量%から成る上下層を配した3層構造となしたことから基体の中間層の熱伝導率を250W/m・K以上の高いものとし、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体の上層を介して前記中間層に伝達されると同時に該中間層平面方向に素早く広がらせるとともに該中間層、下層を順次介して外部に効率よく確実に放散させることができ、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【0012】
更に本発明の半導体素子収納用パッケージによれば、基体をタングステンが35乃至65重量%、銅が35乃至65重量%から成る中間層の上下両面にタングステンが70乃至90重量%、銅が10至30重量%から成る上下層を配した3層構造、またはモリブデンが40乃至60重量%、銅が40乃至60重量%から成る中間層の上下両面にモリブデンが65乃至85重量%、銅が15乃至35重量%から成る上下層を配した3層構造となし、線熱膨張係数が大きい中間層を線熱膨張係数の小さい上下層で挟み込むことにより基体全体の線熱膨張係数を枠状絶縁体の線熱膨張係数(6〜8ppm/℃)に近似させることができ、その結果、基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収納する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【0013】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。
図1は本発明の半導体素子収納用パッケージの一実施例を示す断面図であり、図1において、1は基体、2は枠状絶縁体、3は蓋体である。この基体1と枠状絶縁体2と蓋体3とにより内部に半導体素子4を気密に収容する容器5が構成される。
【0014】
前記基体1はその上面に半導体素子4が載置される載置部1aを有するとともに上面外周部に該基体1の上面に設けた半導体素子4が載置される載置部1aを囲繞するようにして枠状絶縁体2がロウ材やガラス、樹脂等の接着剤を介して取着されている。
【0015】
前記基体1は半導体素子4を支持する支持部材として作用するとともに半導体素子4が作動時に発する熱を良好に吸収するとともに大気中に効率よく放散させ、半導体素子4を常に適温とする作用をなし、枠状絶縁体2に囲まれた基体1の載置部1a上に半導体素子4がガラス、樹脂、ロウ材等の接着剤を介して固定される。
【0016】
なお前記基体1はタングステンと銅とから成り、タングステン粉末を焼成して得られる焼結多孔体の空孔内に溶融させた銅を含浸させることによって製作されている。
【0017】
また前記基体1の上面外周部には該基体1の上面に設けた半導体素子4が載置される載置部1aを囲繞するようにして枠状絶縁体2がロウ材やガラス、樹脂等の接着剤を介して取着されており、基体1と枠状絶縁体2とで半導体素子4を収容するための空所が内部に形成される。
【0018】
前記基体1に取着される枠状絶縁体2はSiO2、BaO、B2O3、Al2O3、CaO等の原料粉末にアクリル樹脂を主成分とするバインダー及び分散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法を採用することによってグリーンシート(生シート)となし、しかる後、前記グリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約800℃〜1000℃の温度で焼成することによって製作される。
【0019】
また前記枠状絶縁体2はその内周部から上部にかけて導出する複数の配線層6が被着形成されており、枠状絶縁体2の内周部に露出する配線層6の一端には半導体素子4の各電極がボンディングワイヤ7を介して電気的に接続され、また枠状絶縁体2の上面に導出された部位には外部電気回路と接続される外部リードピン8が銀ロウ等のロウ材を介してロウ付け取着されている。
【0020】
前記配線層6は半導体素子4の各電極を外部電気回路に接続する際の導電路として作用し、銅、銀、金等の金属粉末により形成されている。
【0021】
前記配線層6は銅、銀、金等の金属粉末に適当な有機バインダー、溶剤等を添加混合して得られた金属ペーストを枠状絶縁体2となるグリーンシートに予め従来周知のスクリーン印刷法等の印刷法を用いることにより所定パターンに印刷塗布しておくことによって枠状絶縁体2の内周部から上面にかけて被着形成される。
【0022】
なお、前記配線層6は銅や銀からなる場合、その露出表面に耐蝕性に優れる金属をメッキ法により1μm〜20μmの厚みに被着させておくと、配線層6の酸化腐蝕を有効に防止することができるとともに配線層6とボンディングワイヤ7との接続及び配線層6への外部リードピン8の取着を強固となすことができる。従って、前記配線層6は銅や銀からなる場合、配線層6の酸化腐蝕を防止し、配線層6とボンディングワイヤ7及び外部リードピン8との取着を強固とするには配線層6の露出表面に金等の耐蝕性に優れる金属を1μm〜20μmの厚みに被着させておくことが好ましい。
【0023】
また前記枠状絶縁体2に被着した配線層6にロウ付けされる外部リードピン8は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、半導体素子4の各電極を外部電気回路に電気的に接続する作用をなす。
【0024】
前記外部リードピン8は、例えば、鉄−ニッケル−コバルト合金等の金属から成るインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことによって所定形状に形成される。
【0025】
本発明においては、枠状絶縁体2をSi成分がSiO2に換算して25〜80重量%、Ba成分がBaOに換算して15〜70重量%、B成分がB2O3に換算して1.5〜5重量%、Al成分がAl2O3に換算して1〜30重量%、Ca成分がCaOに換算して0重量%を超えて30重量%以下含まれる焼結体で形成しておくことが重要である。
【0026】
前記枠状絶縁体2をSi成分がSiO2に換算して25〜80重量%、Ba成分がBaOに換算して15〜70重量%、B成分がB2O3に換算して1.5〜5重量%、Al成分がAl2O3に換算して1〜30重量%、Ca成分がCaOに換算して0重量%を超えて30重量%以下含まれる焼結体で形成すると、該焼結体の焼成温度は800〜1000℃と低いことから枠状絶縁体2と同時焼成により形成される配線層6を比抵抗が2.5Ω・cm(20℃)以下と低い銅や銀、金で形成することができ、その結果、配線層6に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確かつ確実に伝搬させることが可能となる。
【0027】
前記焼結体から成る枠状絶縁体2は所定量に秤量されたSiO2、BaO、B2O3、Al2O3、CaOの各原料粉末にアクリル樹脂を主成分とするバインダー及び分散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法を採用することによってグリーンシート(生シート)となし、しかる後、前記グリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約800℃〜1000℃の温度で焼成することによって製作される。
【0028】
なお、前記枠状絶縁体2を構成する焼結体は、SiO2が25重量%未満であると誘電損失が大きくなって配線層6を伝搬する電気信号に減衰や遅延を招来してしまい、また80重量%を超えると枠状絶縁体2の機械的強度が大きく低下してしまうと同時に焼成温度が高いものとなって銅等の金属材料からなる配線層6と同時焼成するのが困難となる。従って、SiO2の量は25〜80重量%の範囲に特定される。
【0029】
また前記枠状絶縁体2を構成する焼結体は、BaOが15重量%未満であると焼成温度が高いものとなって銅等の金属材料からなる配線層6と同時焼成するのが困難となる。また70重量%を超えると誘電損失が大きくなって配線層6を伝搬する電気信号に減衰や遅延を招来してしまう。従って、BaOの量は15〜70重量%の範囲に特定される。
【0030】
更に前記枠状絶縁体2を構成する焼結体は、B2O3が1.5重量%未満となると焼成温度が高いものとなって銅等の金属材料からなる配線層6と同時焼成するのが困難となり、また5重量%を超えると枠状絶縁体2の機械的強度が大きく低下してしまう。従って、B2O3の量は1.5〜5重量%の範囲に特定される。 また更に前記枠状絶縁体2を構成する焼結体は、Al2O3が1重量%未満となると焼成温度が高いものとなって銅等の金属材料からなる配線層6と同時焼成するのが困難となり、また30重量%を超えると誘電損失が大きくなって配線層6を伝搬する電気信号に減衰や遅延を招来してしまう。従って、Al2O3の量は1〜30重量%の範囲に特定される。
【0031】
更にまた前記枠状絶縁体2を構成する焼結体は、CaOが含有されない時には線熱膨張係数が半導体素子の線熱膨張係数に近似させた基体1の線熱膨張係数に対して大きく相違し、基体1に枠状絶縁体2を強固に取着させることができなくなり、また30重量%を超えると焼成温度が高いものとなって銅等の金属材料からなる配線層6と同時焼成するのが困難となる。従って、CaOの量は0重量%を超えて30重量%以下の範囲に特定される。
【0032】
また本発明においては、前記基体1をタングステンが35乃至65重量%、銅が35乃至65重量%から成る中間層1cの上下両面にタングステンが70乃至90重量%、銅が10至30重量%から成る上下層1b、1dを配した3層構造としておくことが重要である。
【0033】
前記基体1をタングステンが35乃至65重量%、銅が35乃至65重量%から成る中間層1cの上下両面にタングステンが70乃至90重量%、銅が10至30重量%から成る上下層1b、1dを配した3層構造としたことから基体1の中間層1cの熱伝導率を250W/m・K以上の高いものとし、基体1上に載置される半導体素子4が作動時に多量の熱を発したとしてもその熱は基体1の半導体素子載置部1aである上層1bを介して前記中間層1cに伝達されると同時に該中間層1c平面方向に素早く広がらせるとともに該中間層1c、下層1dを順次介して外部に効率よく確実に放散させることができ、これによって半導体素子4は常に適温となり、半導体素子4を長期間にわたり安定かつ正常に作動させることが可能となる。
【0034】
また前記基体1はタングステンが35乃至65重量%、銅が35乃至65重量%から成る中間層1cの上下両面にタングステンが70乃至90重量%、銅が10至30重量%から成る上下層1b、1dを配した3層構造となし、線熱膨張係数が大きい中間層1cを線熱膨張係数の小さい上下層1b、1dで挟み込み基体1全体の線熱膨張係数を枠状絶縁体2の線熱膨張係数(6〜8ppm/℃)に近似させたことから、基体1上に枠状絶縁体2を取着させる際や半導体素子4が作動した際において基体1と枠状絶縁体2の両者に熱が作用したとしても基体1と枠状絶縁体2との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子4を収納する空所の気密封止が常に完全となり、半導体素子4を安定かつ正常に作動させることが可能となる。
【0035】
なお前記基体1はその上下層1b、1dのタングステンの量が70重量%未満の場合、或いは90重量%を超えた場合、基体1の線熱膨張係数が枠状絶縁体2の線熱膨張係数に対して大きく相違することとなり、その結果、基体1に枠状絶縁体2を強固に取着させておくことができなくなってしまう。従って、前記基体1の上下層1b、1dはそれを形成するタングステンの量は70乃至90重量%の範囲に特定される。
【0036】
また前記中間層1cのタングステンの量が35重量%未満となると、言い換えれば銅が65重量%を超えると、基体1の線熱膨張係数が枠状絶縁体2の線熱膨張係数に対して大きく相違して基体1に枠状絶縁体2を強固に取着させておくことができなくなってしまい、またタングステンの量が65重量%を超えると、言い換えれば銅が35重量%未満となると中間層1cの熱伝導率を250W/m・K以上の高いものと成すことができず、半導体素子4が作動時に多量の熱を発した場合、その熱を基体1を介して外部に完全に放散させることができなくなり、その結果、半導体素子4を高温として、半導体素子4に熱破壊を招来させたり、特性にばらつきが生じ安定に作動させることができなくなってしまう。従って、前記基体1の中間層1cはタングステンが35乃至65重量%、銅が35乃至65重量%に特定される。
【0037】
更に前記上下層1b、1dはその組成、厚みを略同一に形成しておくと上層1bと中間層1cの間に発生する応力と、下層1dと中間層1cとの間に発生する応力が相殺されて基体1の平坦度が良好となり、その結果、基体1に枠状絶縁体2を極めて強固に接合させることができ、容器5の気密封止の信頼性をより確実なものとして、容器5内部に収納する半導体素子4の作動信頼性を安定、確実なものと成すことができる。
【0038】
また更に前記上下層1b、1dと中間層1cの厚みは前記上下層1b、1dの厚みをX、中間層1cの厚みをYとした場合、0.25Y≦X≦0.5Yの範囲としておくと基体1を介して半導体素子4の発する熱をより良好に外部に放散することができる。前記上下層1b、1dの厚みをX、中間層1cの厚みをYとした場合、0.5Y<Xとなると250W/m・K以上の高熱伝導率である中間層1cが薄くなり半導体素子4の発する熱を外部に効率よく放散させることができなくなる危険性があり、0.25Y>Xとなると線熱膨張係数の大きな中間層1cの基体1全体に及ぼす影響が大きくなり、基体1の線熱膨張係数を前記枠状絶縁体2の線熱膨張係数と近似させることが困難となる危険性があることから、前記上下層1b、1dと中間層1cの厚みは前記上下層1b、1dの厚みをX、中間層1cの厚みをYとした場合、0.25Y≦X≦0.5Yの範囲が望ましい。
【0039】
なお前記3層構造の基体1は、中間層1cとなる所定量のタングステン焼結体に所定量の銅を含浸させた所定厚みの板体と、上下層1b、1dとなる所定量のタングステン焼結体に所定量の銅を含浸させた所定厚みの板体とを準備し、前記中間層1cとなる板体の上下を上下層となる板体で挟み込んだ後、銅の溶融温度(1083℃)より20℃程度高い温度にて真空中もしくは中性、還元雰囲気中で加圧しながら積層することによって製作される。
【0040】
かくして上述の半導体素子収納用パッケージによれば、基体1の半導体素子載置部1a上に半導体素子4をガラス、樹脂、ロウ材等の接着剤を介して接着固定するとともに該半導体素子4の各電極をボンディングワイヤ7を介して所定の配線層6に接続させ、しかる後、前記枠状絶縁体2の上面に蓋体3をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、基体1、枠状絶縁体2及び蓋体3とから成る容器5内部に半導体素子4を気密に収容することによって製品としての半導体装置となる。
【0041】
次に本発明の他の実施例について説明する。
【0042】
上述の半導体素子収納用パッケージでは基体1をタングステンが35乃至65重量%、銅が35乃至65重量%から成る中間層1cの上下両面にタングステンが70乃至90重量%、銅が10至30重量%から成る上下層1b、1dを配した3層構造としたが、これをモリブデンが40乃至60重量%、銅が40乃至60重量%から成る中間層1cの上下両面にモリブデンが65乃至85重量%、銅が15乃至35重量%から成る上下層1b、1dを配した3層構造としてもよい。
【0043】
前記基体1をモリブデンが40乃至60重量%、銅が40乃至60重量%から成る中間層1cの上下両面にモリブデンが65乃至85重量%、銅が15乃至35重量%から成る上下層1b、1dを配した3層構造とした場合、基体1の中間層1cの熱伝導率を250W/m・K以上の高いものとし、基体1上に載置される半導体素子4が作動時に多量の熱を発したとしてもその熱は基体1の半導体素子載置部1aである上層1bを介して前記中間層1cに伝達されると同時に該中間層1c平面方向に素早く広がらせるとともに該中間層1c、下層1dを順次介して外部に効率よく確実に放散させることができ、これによって半導体素子4は常に適温となり、半導体素子4を長期間にわたり安定かつ正常に作動させることが可能となる。
【0044】
また前記モリブデンが40乃至60重量%、銅が40乃至60重量%から成る中間層1cの上下両面にモリブデンが65乃至85重量%、銅が15乃至35重量%から成る上下層1b、1dを配した3層構造の基体1は線熱膨張係数が大きい中間層1cを線熱膨張係数の小さい上下層1b、1dで挟み込み基体1全体の線熱膨張係数を枠状絶縁体2の線熱膨張係数(6〜8ppm/℃)に近似させたことから基体1上に枠状絶縁体2を取着させる際や半導体素子4が作動した際において基体1と枠状絶縁体2の両者に熱が作用したとしても基体1と枠状絶縁体2との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子4を収納する空所の気密封止が常に完全となり、半導体素子4を安定かつ正常に作動させることが可能となる。
【0045】
なお前記基体1はその上下層1b、1dのモリブデンの量が65重量%未満の場合、或いは85重量%を超えた場合、基体1の線熱膨張係数が枠状絶縁体2の線熱膨張係数に対して大きく相違することとなり、その結果、基体1に枠状絶縁体2を強固に取着させておくことができなくなってしまう。従って、前記基体1の上下層1b、1dはそれを形成するモリブデンの量は65乃至85重量%の範囲に特定される。
【0046】
また前記中間層1cのモリブデンの量が40重量%未満となると、言い換えれば銅が60重量%を超えると、基体1の線熱膨張係数が枠状絶縁体2の線熱膨張係数に対して大きく相違して、基体1に枠状絶縁体2を強固に取着させておくことができなくなってしまい、またモリブデンの量が60重量%を超えると、言い換えれば銅が40重量%未満となると中間層1cの熱伝導率を250W/m・K以上の高いものと成すことができず、半導体素子4が作動時に多量の熱を発した場合、その熱を基体1を介して外部に完全に放散させることができなくなり、その結果、半導体素子4を高温として、半導体素子4に熱破壊を招来させたり、特性にばらつきが生じ安定に作動させることができなくなってしまう。従って、前記基体1の中間層1cはモリブデンが40乃至60重量%、銅が40乃至60重量%に特定される。
【0047】
更に前記上下層1b、1dはその組成、厚みを略同一に形成しておくと上層1bと中間層1cの間に発生する応力と、下層1dと中間層1cとの間に発生する応力が相殺されて、基体1の平坦度が良好となり、その結果、基体1に枠状絶縁体2を極めて強固に接合させることができ、容器5の気密封止の信頼性をより確実なものとして、容器5内部に収納する半導体素子4の作動信頼性を安定、確実なものと成すことができる。
【0048】
また更に前記上下層1b、1dと中間層1cの厚みは前記上下層1b、1dの厚みをX、中間層1cの厚みをYとした場合、0.25Y≦X≦0.5Yの範囲としておくと基体1を介して半導体素子4の発する熱をより良好に外部に放散することができる。前記上下層1b、1dの厚みをX、中間層1cの厚みをYとした場合、0.5Y<Xとなると250W/m・K以上の高熱伝導率である中間層1cが薄くなり半導体素子4の発する熱を外部に効率よく放散させることができなくなる危険性があり、0.25Y>Xとなると線熱膨張係数の大きな中間層1cの基体1全体に及ぼす影響が大きくなり、基体1の線熱膨張係数を前記枠状絶縁体2の線熱膨張係数と近似させることが困難となる危険性があることから、前記上下層1b、1dと中間層1cの厚みは前記上下層1b、1dの厚みをX、中間層1cの厚みをYとした場合、0.25Y≦X≦0.5Yの範囲が望ましい。
【0049】
なお前記3層構造の基体1は、中間層1cとなる所定量のモリブデン焼結体に所定量の銅を含浸させた所定厚みの板体と、上下層1b、1dとなる所定量のモリブデン焼結体に所定量の銅を含浸させた所定厚みの板体とを準備し、前記中間層となる板体の上下を上下層となる板体で挟み込んだ後、銅の溶融温度(1083℃)より20℃程度高い温度にて真空中もしくは中性、還元雰囲気中で加圧しながら積層することによって製作される。
【0050】
また、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0051】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、枠状絶縁体をSi成分がSiO2に換算して25〜80重量%、Ba成分がBaOに換算して15〜70重量%、B成分がB2O3に換算して1.5〜5重量%、Al成分がAl2O3に換算して1〜30重量%、Ca成分がCaOに換算して0重量%を超えて30重量%以下含まれる焼結体の焼成温度が800℃〜1000℃と低いことから枠状絶縁体と同時焼成により形成される配線層を比電気抵抗が2.5μΩ・cm(20℃)以下と低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じることはなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
【0052】
また本発明の半導体素子収納用パッケージによれば、基体をタングステンが35乃至65重量%、銅が35乃至65重量%から成る中間層の上下両面にタングステンが70乃至90重量%、銅が10至30重量%から成る上下層を配した3層構造、またはモリブデンが40乃至60重量%、銅が40乃至60重量%から成る中間層の上下両面にモリブデンが65乃至85重量%、銅が15乃至35重量%から成る上下層を配した3層構造となしたことから基体の中間層の熱伝導率を250W/m・K以上の高いものとし、基体上に載置される半導体素子が作動時に多量の熱を発したとしてもその熱は基体の上層を介して前記中間層に伝達されると同時に該中間層平面方向に素早く広がらせるとともに該中間層、下層を順次介して外部に効率よく確実に放散させることができ、これによって半導体素子は常に適温となり、半導体素子を長期間にわたり安定かつ正常に作動させることが可能となる。
【0053】
更に本発明の半導体素子収納用パッケージによれば、基体をタングステンが35乃至65重量%、銅が35乃至65重量%から成る中間層の上下両面にタングステンが70乃至90重量%、銅が10至30重量%から成る上下層を配した3層構造、またはモリブデンが40乃至60重量%、銅が40乃至60重量%から成る中間層の上下両面にモリブデンが65乃至85重量%、銅が15乃至35重量%から成る上下層を配した3層構造となし、線熱膨張係数が大きい中間層を線熱膨張係数の小さい上下層で挟み込むことにより基体全体の線熱膨張係数を枠状絶縁体の線熱膨張係数(6〜8ppm/℃)に近似させることができ、その結果、基体上に枠状絶縁体を取着させる際や半導体素子が作動した際等において基体と枠状絶縁体の両者に熱が作用したとしても基体と枠状絶縁体との間には両者の線熱膨張係数の相違に起因する大きな熱応力が発生することはなく、これによって半導体素子を収納する空所の気密封止が常に完全となり、半導体素子を安定かつ正常に作動させることが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【符号の説明】
1・・・・・基体
1a・・・・載置部
1b・・・・上層
1c・・・・中間層
1d・・・・下層
2・・・・・枠状絶縁体
3・・・・・蓋体
4・・・・・半導体素子
5・・・・・容器
6・・・・・配線層
7・・・・・ボンディングワイヤ
8・・・・・外部リードピン
Claims (2)
- 上面に半導体素子が載置される載置部を有する基体と、前記基体上に半導体素子載置部を囲繞するようにして取着され、半導体素子の各電極が接続される配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を気密に封止する蓋体とから成る半導体素子収納用パッケージであって、前記枠状絶縁体はSi成分がSiO2に換算して25〜80重量%、Ba成分がBaOに換算して15〜70重量%、B成分がB2O3に換算して1.5〜5重量%、Al成分がAl2O3に換算して1〜30重量%、Ca成分がCaOに換算して0重量%を超えて30重量%以下含まれる焼結体で形成されており、かつ前記基体はタングステンと銅とから成り、タングステンが35乃至65重量%、銅が35乃至65重量%から成る中間層の上下両面にタングステンが70乃至90重量%、銅が10至30重量%から成る上下層を配した3層構造を有していることを特徴とする半導体素子収納用パッケージ。
- 上面に半導体素子が載置される載置部を有する基体と、前記基体上に半導体素子載置部を囲繞するようにして取着され、半導体素子の各電極が接続される配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を気密に封止する蓋体とから成る半導体素子収納用パッケージであって、前記枠状絶縁体はSi成分がSiO2に換算して25〜80重量%、Ba成分がBaOに換算して15〜70重量%、B成分がB2O3に換算して1.5〜5重量%、Al成分がAl2O3に換算して1〜30重量%、Ca成分がCaOに換算して0重量%を超えて30重量%以下含まれる焼結体で形成されており、かつ前記基体はモリブデンと銅とから成り、モリブデンが40乃至60重量%、銅が40乃至60重量%から成る中間層の上下両面にモリブデンが65乃至85重量%、銅が15乃至35重量%から成る上下層を配した3層構造を有していることを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001304836A JP3638547B2 (ja) | 2001-10-01 | 2001-10-01 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001304836A JP3638547B2 (ja) | 2001-10-01 | 2001-10-01 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003110066A JP2003110066A (ja) | 2003-04-11 |
JP3638547B2 true JP3638547B2 (ja) | 2005-04-13 |
Family
ID=19124707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001304836A Expired - Fee Related JP3638547B2 (ja) | 2001-10-01 | 2001-10-01 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3638547B2 (ja) |
-
2001
- 2001-10-01 JP JP2001304836A patent/JP3638547B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003110066A (ja) | 2003-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3638547B2 (ja) | 半導体素子収納用パッケージ | |
JP2006060247A (ja) | 放熱基体およびその製造方法 | |
JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
JP3659306B2 (ja) | 半導体素子収納用パッケージ | |
JP2000183253A (ja) | 半導体素子収納用パッケージ | |
JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
JP3748399B2 (ja) | 半導体素子収納用パッケージ | |
JP4562319B2 (ja) | 半導体素子収納用パッケージ | |
JP2003037204A (ja) | 半導体素子収納用パッケージ | |
JP3659300B2 (ja) | 半導体素子収納用パッケージ | |
JP4360567B2 (ja) | 半導体素子収納用パッケージ | |
JP2740608B2 (ja) | 半導体素子収納用パッケージ | |
JP3659305B2 (ja) | 半導体素子収納用パッケージ | |
JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
JP3659298B2 (ja) | 半導体素子収納用パッケージ | |
JP3659304B2 (ja) | 半導体素子収納用パッケージ | |
JP2003007885A (ja) | 半導体素子収納用パッケージ | |
JP2003068904A (ja) | 半導体素子収納用パッケージ | |
JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
JP3659301B2 (ja) | 半導体素子収納用パッケージ | |
JP2003100932A (ja) | 半導体素子収納用パッケージ | |
JP2003124376A (ja) | 半導体素子収納用パッケージ | |
JP2003037230A (ja) | 半導体素子収納用パッケージ | |
JP2003100930A (ja) | 半導体素子収納用パッケージ | |
JP2003068918A (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040408 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20041224 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041228 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050111 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110121 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120121 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |