JP2003007885A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2003007885A JP2003007885A JP2001193760A JP2001193760A JP2003007885A JP 2003007885 A JP2003007885 A JP 2003007885A JP 2001193760 A JP2001193760 A JP 2001193760A JP 2001193760 A JP2001193760 A JP 2001193760A JP 2003007885 A JP2003007885 A JP 2003007885A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- frame
- shaped insulator
- tungsten
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】電気信号の伝搬速度が遅く、かつ半導体素子が
作動時に発する熱を外部に効率よく放出することができ
ない。 【解決手段】半導体素子４が載置される載置部１ａを有
する基体１と、半導体素子載置部１ａを囲繞するように
して取着され、半導体素子４の各電極が接続される配線
層６を有する枠状絶縁体２と、枠状絶縁体２上に取着さ
れる蓋体３とから成る半導体素子収納用パッケージであ
って、前記枠状絶縁体２は比誘電率が７以下、熱膨張係
数が４ｐｐｍ／℃〜８ｐｐｍ／℃のガラスセラミックス
焼結体で、配線層６は比電気抵抗が２．５μΩ・ｃｍ以
下の金属材料で、基体１は平均粒径が５０μｍ乃至１０
０μｍで、粒径２５μｍ以下の粒子を含有しないタング
ステン粉末から成る焼結多孔体に銅を含浸させて形成さ
れているとともにタングステンから成る焼結多孔体が７
０乃至９５重量％、銅が５乃至３０重量％である。
作動時に発する熱を外部に効率よく放出することができ
ない。 【解決手段】半導体素子４が載置される載置部１ａを有
する基体１と、半導体素子載置部１ａを囲繞するように
して取着され、半導体素子４の各電極が接続される配線
層６を有する枠状絶縁体２と、枠状絶縁体２上に取着さ
れる蓋体３とから成る半導体素子収納用パッケージであ
って、前記枠状絶縁体２は比誘電率が７以下、熱膨張係
数が４ｐｐｍ／℃〜８ｐｐｍ／℃のガラスセラミックス
焼結体で、配線層６は比電気抵抗が２．５μΩ・ｃｍ以
下の金属材料で、基体１は平均粒径が５０μｍ乃至１０
０μｍで、粒径２５μｍ以下の粒子を含有しないタング
ステン粉末から成る焼結多孔体に銅を含浸させて形成さ
れているとともにタングステンから成る焼結多孔体が７
０乃至９５重量％、銅が５乃至３０重量％である。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＬＳＩ（大規模集積
回路素子）や光半導体素子等の半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。 【０００２】 【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、上面に半導体素子が載置さ
れる載置部を有する銅−タングステン合金等の金属材料
からなる基体と、該基体の上面に前記載置部を囲繞する
ようにして取着された酸化アルミニウム質焼結体等の電
気絶縁材料からなる枠状絶縁体と、該枠状絶縁体の内周
部から外周部にかけて被着導出されているタングステ
ン、モリブデン、マンガン等の高融点金属からなる複数
個の配線層と、前記枠状絶縁体の上面に取着され、枠状
絶縁体の内側の穴を塞ぐ蓋体とから構成されており、基
体の半導体素子載置部に半導体素子を接着剤を介して接
着固定するとともに該半導体素子の各電極をボンディン
グワイヤを介して枠状絶縁体に形成した配線層に電気的
に接続し、しかる後、枠状絶縁体に蓋体を該枠状絶縁体
の内側の穴を塞ぐようにしてガラス、樹脂、ロウ材等か
ら封止材を介して接合させ、基体と枠状絶縁体と蓋体と
からなる容器内部に半導体素子を気密に収容することに
よって製品としての半導体装置となる。 【０００３】なお上述の半導体素子収納用パッケージに
おいては、半導体素子が載置される基体が銅−タングス
テン合金等の金属材料で形成されており、該銅−タング
ステン合金等は熱伝導率が高く、熱伝導性に優れている
ことから基体は半導体素子の作動時に発する熱を良好に
吸収するとともに大気中に良好に放散させることがで
き、これによって半導体素子を常に適温とし半導体素子
に熱破壊が発生したり、特性に熱劣化が発生したりする
のを有効に防止している。 【０００４】また上述の半導体素子収納用パッケージの
基体として使用されている銅−タングステン合金は銅と
タングステンの比率を制御することによって線熱膨張係
数が決定され、例えば、線熱膨張係数が約６ｐｐｍ／℃
の銅−タングステン合金からなる基体を作成する場合に
は、銅を１０重量％、タングステンを９０重量％とし、
また線熱膨張係数が約７．５ｐｐｍ／℃の銅−タングス
テン合金からなる基体を作成する場合には、銅を２５重
量％、タングステンを７５重量％とすればよい。 【０００５】更に前記銅−タングステン合金は一般に平
均粒径が１μｍ乃至４０μｍのタングステン粉末を焼成
して焼結多孔体を得、次に前記タングステンから成る焼
結多孔体の空孔内に溶融させた銅を含浸させることによ
って製作されている（特公平５−３８４５７号公報参
照）。 【０００６】 【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、基体が平
均粒径１μｍ乃至４０μｍのタングステン粉末を焼成し
て焼結多孔体を得るとともに該焼結多孔体の空孔内に溶
融させた銅を含浸させることによって形成されており、
平均粒径の１/２以下の粒径の粒子が１０％程度含まれ
ているためにこの粒径の小さな粉末が粒径の大きな粉末
間に入り込んで得られるタングステンから成る焼結多孔
体の空孔は細く狭いものとなり、その結果、空孔内に含
浸される熱伝導が良好な銅もその線幅が細く狭いものと
なって基体の熱伝導率は線熱膨張係数が約６ｐｐｍ／℃
の銅−タングステン合金からなる基体（銅：１０重量
％、タングステン：９０重量％）の場合は約２００Ｗ／
ｍ・Ｋ、線熱膨張係数が約７．５ｐｐｍ／℃の銅−タン
グステン合金からなる基体（銅：２５重量％、タングス
テン：７５重量％）の場合は約２８５Ｗ／ｍ・Ｋ程度で
あった。 【０００７】そのためこの従来の半導体素子収納用パッ
ケージ内に近時の高密度化、高集積化が大きく進み、作
動時に多量の熱を発する半導体素子を収容した場合、半
導体素子が作動時に発する熱は基体を介して外部に完全
に放出させることができなくなり、その結果、半導体素
子が該素子自身の発する熱によって高温となり、半導体
素子に熱破壊を招来させたり、特性にばらつきを生じ安
定に作動させることができないという欠点を有してい
た。 【０００８】またこの従来の半導体素子収納用パッケー
ジにおいては、枠状絶縁体を形成する酸化アルミニウム
質焼結体の比誘電率が９〜１０（室温、１ＭＨｚ）と高
いことから枠状絶縁体に設けた配線層を伝わる電気信号
の伝搬速度が遅く、そのため信号の高速伝搬を要求する
半導体素子は収容が不可となる欠点を有していた。 【０００９】更にこの従来の半導体素子収納用パッケー
ジにおいては、枠状絶縁体に形成されている配線層はタ
ングステンやモリブデン、マンガン等の高融点金属材料
により形成されており、該タングステン等はその比電気
抵抗が５．４μΩ・ｃｍ（２０℃）以上と高いことから
配線層に電気信号を伝搬させた場合、電気信号に大きな
減衰が生じ、電気信号を正確、かつ確実に伝搬させるこ
とができないという欠点も有していた。 【００１０】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に高速駆動を行う半導体素子を収容
することができ、かつ収容する半導体素子を長期間にわ
たり正常、かつ安定に作動させることができる半導体素
子収納用パッケージを提供することにある。 【００１１】 【課題を解決するための手段】本発明は、上面に半導体
素子が載置される載置部を有する基体と、前記基体上に
半導体素子載置部を囲繞するようにして取着され、半導
体素子の各電極が接続される配線層を有する枠状絶縁体
と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を
気密に封止する蓋体とから成る半導体素子収納用パッケ
ージであって、前記枠状絶縁体は比誘電率が７以下、熱
膨張係数が４ｐｐｍ／℃〜８ｐｐｍ／℃のガラスセラミ
ックス焼結体で、配線層は比電気抵抗が２．５μΩ・ｃ
ｍ以下の金属材料で、基体は平均粒径が５０μｍ乃至１
００μｍで、粒径２５μｍ以下の粒子を含有しないタン
グステン粉末から成る焼結多孔体に銅を含浸させて形成
されているとともにタングステンから成る焼結多孔体が
７０乃至９５重量％、銅が５乃至３０重量％であること
を特徴とするものである。 【００１２】本発明の半導体素子収納用パッケージによ
れば、枠状絶縁体を比誘電率が７以下のガラスセラミッ
クス焼結体で形成したことから枠状絶縁体に設けた配線
層を伝わる電気信号の伝搬速度を速いものとして信号の
高速伝搬を要求する半導体素子の収容が可能となる。 【００１３】また本発明の半導体素子収納用パッケージ
によれば、枠状絶縁体を低温焼成（約８００℃〜９００
℃）が可能なガラスセラミックス焼結体で形成したこと
から枠状絶縁体と同時焼成により形成される配線層を比
電気抵抗が２．５μΩ・ｃｍ以下と低い銅や銀、金で形
成することができ、その結果、配線層に電気信号を伝搬
させた場合、電気信号に大きな減衰が生じることはな
く、電気信号を正確、かつ確実に伝搬させることが可能
となる。更に本発明の半導体素子収納用パッケージによ
れば、基体を平均粒径が５０μｍ乃至１００μｍで、２
５μｍ以下の粒子を含有しないタングステン粉末を焼成
して焼結多孔体を得るとともに該タングステンから成る
焼結多孔体の空孔内に銅を含浸させて製作したことから
基体の熱伝導率を従来品に比べ１５％以上改善した高い
ものとなすことができ、その結果、基体上に載置される
半導体素子が作動時に多量の熱を発したとしてもその熱
は基体を介して外部に効率よく放散され、これによって
半導体素子は常に適温となり、半導体素子を長期間にわ
たり安定かつ正常に作動させることが可能となる。 【００１４】また更に本発明の半導体素子収納用パッケ
ージによれば、基体を構成するタングステンから成る焼
結多孔体を７０乃至９５重量％、銅を５乃至３０重量％
の範囲としたことから基体の線熱膨張係数をガラスセラ
ミックス焼結体から成る枠状絶縁体の線熱膨張係数に近
似させることができ、その結果、基体上に枠状絶縁体を
取着させる際や半導体素子が作動した際等において基体
と枠状絶縁体の両者に熱が作用したとしても基体と枠状
絶縁体との間には両者の線熱膨張係数の相違に起因する
大きな熱応力が発生することはなく、これによって半導
体素子を収容する空所の気密封止が常に完全となり、半
導体素子を安定かつ正常に作動させることが可能とな
る。 【００１５】 【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。 【００１６】図１は、本発明の半導体素子収納用パッケ
ージの一実施例を示す断面図であり、図１において、１
は基体、２は枠状絶縁体、３は蓋体である。この基体１
と枠状絶縁体２と蓋体３とにより内部に半導体素子４を
気密に収容する容器５が構成される。 【００１７】前記基体１はその上面に半導体素子４が載
置される載置部１ａを有するとともに上面外周部に該基
体１の上面に設けた半導体素子４が載置される載置部１
ａを囲繞するようにして枠状絶縁体２がロウ材やガラ
ス、樹脂等の接着剤を介して取着されている。 【００１８】前記基体１は半導体素子４を支持する支持
部材として作用するとともに半導体素子４が作動時に発
する熱を良好に吸収するとともに大気中に効率よく放散
させ、半導体素子４を常に適温とする作用をなし、枠状
絶縁体２に囲まれた基体１の載置部１ａ上に半導体素子
４がガラス、樹脂、ロウ材等の接着剤を介して固定され
る。 【００１９】なお前記基体１はタングステンと銅とから
成り、タングステン粉末を焼成して得られる焼結多孔体
の空孔内に溶融させた銅を含浸させることによって製作
されている。 【００２０】また前記基体１の上面外周部には該基体１
の上面に設けた半導体素子４が載置される載置部１ａを
囲繞するようにして枠状絶縁体２がロウ材やガラス、樹
脂等の接着剤を介して取着されており、基体１と枠状絶
縁体２とで半導体素子４を収容するための空所が内部に
形成される。 【００２１】前記基体１に取着される枠状絶縁体２はガ
ラスセラミックス焼結体から成り、具体的には、 １）硼珪酸ガラスにアルミナもしくはムライトを添加し
てなる原料粉末より製作されるガラスセラミックス焼結
体（比誘電率５〜６） ２）コージライト系結晶化ガラスにアルミナもしくはム
ライトを添加して成る原料粉末より製作されるガラスセ
ラミックス焼結体（比誘電率５〜６） ３）ムライト系結晶化ガラスにアルミナもしくはムライ
トを添加して成る原料粉末より製作されるガラスセラミ
ックス焼結体（比誘電率５〜６）等で形成されている。 【００２２】前記枠状絶縁体２は、例えば、硼珪酸ガラ
スにアルミナもしくはムライトを添加してなる原料粉末
より製作されるガラスセラミックス焼結体から成る場
合、原料粉末の組成が重量比で７２〜７６％のシリカ、
１５〜１７％の酸化硼素、２〜４％の酸化アルミニウ
ム、１．５％以下の酸化マグネシウム、１．１〜１．４
％の酸化ジルコニウム、酸化ナトリウム、酸化カリウム
及び酸化リチウムの合計量２．０〜３．０％から成る硼
珪酸ガラス粉末にアルミナ、石英及びコージェライトの
各粉末とアクリル樹脂を主成分とするバインダー及び分
散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに
該泥漿物をドクターブレード法やカレンダーロール法を
採用することによってグリーンシート（生シート）とな
し、しかる後、前記グリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、約８００℃〜９
００℃の温度で焼成することによって製作される。 【００２３】また前記枠状絶縁体２はその内周部から上
部にかけて導出する複数の配線層６が被着形成されてお
り、枠状絶縁体２の内周部に露出する配線層６の一端に
は半導体素子４の各電極がボンディングワイヤ７を介し
て電気的に接続され、また枠状絶縁体２の上面に導出さ
れた部位には外部電気回路と接続される外部リードピン
８が銀ロウ等のロウ材を介してロウ付け取着されてい
る。 【００２４】前記配線層６は半導体素子４の各電極を外
部電気回路に接続する際の導電路として作用し、銅、
銀、金等の金属粉末により形成されている。 【００２５】前記配線層６は銅、銀、金等の金属粉末に
適当な有機バインダー、溶剤等を添加混合して得られた
金属ペーストを枠状絶縁体２となるグリーンシートに予
め従来周知のスクリーン印刷法等の印刷法を用いること
により所定パターンに印刷塗布しておくことによって枠
状絶縁体２の内周部から上面にかけて被着形成される。 【００２６】前記配線層６を形成する銅、銀、金等はそ
の融点が約１０００℃と低いものの枠状絶縁体２を構成
するガラスセラミックス焼結体の焼成温度が低いことか
ら枠状絶縁体２に所定パターンに被着形成することが可
能となる。 【００２７】また前記配線層６を形成する銅や銀、金等
はその比電気抵抗が２．５μΩ・ｃｍ以下と低いことか
ら配線層６を介して容器内部に収容する半導体素子４と
外部電気回路との間に電気信号の出し入れをしたとして
も配線層６において電気信号が大きく減衰することはな
く、その結果、半導体素子４に正確、かつ確実な駆動を
行わせることができる。 【００２８】更に前記配線層６は、該配線層６の被着さ
れている枠状絶縁体２の比誘電率が７以下（室温、１Ｍ
Ｈｚ）、好適には５．５〜６と低いことから配線層６を
伝わる電気信号の伝搬速度が速いものとなり、その結
果、配線層６を介して容器内部に収容する半導体素子４
と外部電気回路との間に電気信号の出し入れをしたとし
ても、電気信号の伝搬に遅延を生じることなく、半導体
素子４に正確、かつ確実に電気信号を出し入れすること
ができる。 【００２９】なお、前記配線層６は銅や銀からなる場
合、その露出表面に耐蝕性に優れる金属をメッキ法によ
り１μｍ〜２０μｍの厚みに被着させておくと、配線層
６の酸化腐蝕を有効に防止することができるとともに配
線層６とボンディングワイヤ７との接続及び配線層６へ
の外部リードピン８の取着を強固となすことができる。
従って、前記配線層６は銅や銀からなる場合、配線層６
の酸化腐蝕を防止し、配線層６とボンディングワイヤ７
及び外部リードピン８との取着を強固とするには配線層
６の露出表面に金等の耐蝕性に優れる金属を１μｍ〜２
０μｍの厚みに被着させておくことが好ましい。 【００３０】また前記枠状絶縁体２に被着した配線層６
にロウ付けされる外部リードピン８は鉄−ニッケル−コ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
半導体素子の各電極を外部電気回路に電気的に接続する
作用をなす。 【００３１】前記外部リードピン８は、例えば、鉄−ニ
ッケル−コバルト合金等の金属から成るインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって所定形状に形成される。 【００３２】かくして上述の半導体素子収納用パッケー
ジによれば、基体１の半導体素子載置部１ａ上に半導体
素子４をガラス、樹脂、ロウ材等の接着剤を介して接着
固定するとともに該半導体素子４の各電極をボンディン
グワイヤ７を介して所定の配線層６に接続させ、しかる
後、前記枠状絶縁体２の上面に蓋体３をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、基体１、枠
状絶縁体２及び蓋体３とから成る容器５内部に半導体素
子４を気密に収容することによって製品としての半導体
装置となる。 【００３３】本発明の半導体素子収納用パッケージにお
いては、基体１を平均粒径が５０μｍ乃至１００μｍ
で、粒径２５μｍ以下の粒子を含有しないタングステン
粉末を焼成して得られる焼結多孔体の空孔内に溶融させ
た銅を含浸させることによって製作しておくことが重要
である。 【００３４】このように平均粒径が５０μｍ乃至１００
μｍで、粒径２５μｍ以下の粒子を含有しないタングス
テン粉末を焼成して得られる焼結多孔体は粒径の小さい
粉末が粒径の大きな粉末間に入り込んで空孔を小さくす
ることはなく、その結果、タングステンから成る焼結多
孔体の空孔を大きなものとするとともに該空孔内に含浸
される熱伝導が良好な銅の線幅も広いものとなり、これ
によって基体１の熱伝導率を極めて高い値となすことが
可能となる。 【００３５】なお、前記タングステン粉末を焼成して得
られる焼結多孔体はタングステン粉末の平均粒径が５０
μｍ未満となると形成される空孔が細く、狭いものとな
って基体１の熱伝導率を大幅に向上させることができ
ず、また１００μｍを越えると基体１の表面に大きな凹
凸が形成され半導体素子４を基体１の載置部１ａに強固
に取着固定する事ができなくなってしまう。従って、前
記タングステンから成る焼結多孔体は平均粒径が５０μ
ｍ乃至１００μｍのタングステン粉末を焼成することに
よって形成されたものに限定される。 【００３６】また前記平均粒径が５０μｍ乃至１００μ
ｍのタングステン粉末を焼成して得られる焼結多孔体は
粒径が２５μｍ以下のものが含有されているとこの粒径
の小さなタングステン粉末が粒径の大きなタングステン
粉末間に入り込んで空孔を細く狭いものにしてしまい基
体１の熱伝導率を小さいものとなしてしまう。従って、
前記タングステンから成る焼結多孔体は平均粒径が５０
μｍ乃至１００μｍのタングステン粉末を焼成して形成
する際、その中に含まれている粒径２５μｍ以下の粉末
を除去しておく必要がある。この粒径２５μｍ以下の粉
末が含有されないようにするにはタングステン粉末を粗
さの異なる複数のメッシュを用いて調整し、粒径２５μ
ｍ以下のものを除去することによって行われる。 【００３７】更に本発明の半導体素子収納用パッケージ
においては、基体１を構成するタングステンから成る焼
結多孔体を７０乃至９５重量％、銅を５乃至３０重量％
の範囲としておくことが重要である。 【００３８】前記タングステンからなる焼結多孔体を７
０乃至９５重量％、銅を５乃至３０重量％の範囲として
おくと基体１の線熱膨張係数を５ｐｐｍ／℃乃至８ｐｐ
ｍ／℃（室温〜８００℃）の任意の値として、ガラスセ
ラミックス焼結体から成る枠状絶縁体２の線熱膨張係数
（４ｐｐｍ／℃〜８ｐｐｍ／℃）に近似させることが可
能となり、その結果、基体１上に枠状絶縁体２を取着さ
せる際や半導体素子４が作動した際において基体１と枠
状絶縁体２の両者に熱が作用したとしても基体１と枠状
絶縁体２との間には両者の線熱膨張係数差に起因する大
きな熱応力が発生することはなく、これによって半導体
素子４と収容する容器５の気密封止が常に完全となり、
半導体素子４を安定かつ正常に作動させることが可能と
なる。 【００３９】なお前記基体１はタングステンから成る焼
結多孔体が７０重量％未満、銅が３０重量％を超えた場
合、或いはタングステンから成る焼結多孔体が９５重量
％を超え、銅が５重量％未満である場合、基体１の線熱
膨張係数が枠状絶縁体２の線熱膨張係数に対して大きく
相違することとなり、その結果、基体１に枠状絶縁体２
を強固に取着させておくことができなくなってしまう。
従って、前記基体１はそれを形成するタングステンから
成る焼結多孔体の量は７０乃至９５重量％の範囲に、銅
は５乃至３０重量％の範囲にそれぞれ特定される。次に
本発明の作用効果を下記に示す実験例に基づき説明す
る。 【００４０】［実験例］まず、銅と、平均粒径が５０μ
ｍ、７５μｍ、１００μｍで粒径２５μｍ以下のものを
含有しないタングステン粉末と、平均粒径が５μｍで
２．５μｍ以下の粒子を１０重量％含有するタングステ
ン粉末とを準備する。 【００４１】次に上記銅およびタングステン粉末を表１
に示す値に秤量するとともに１ｔ／ｃｍ3の圧力で成形
し、該成形体を１５００℃の温度で焼成して各種の焼結
多孔体を得る。 【００４２】次に前記タングステンから成る各種の焼結
多孔体の空孔内に１２００℃の温度で溶融させた銅を含
浸させ、これによって銅−タングステン合金から成る評
価用基体を製作する。 【００４３】最後に前記各種の評価用基体をＪＩＳ Ｒ
１６１１に規定のファインセラミックスのレーザフラッ
シュ法による熱拡散率・比熱容量・熱伝導率試験方法に
基づき評価用基体の熱拡散率と熱容量を求め、これらの
値に評価基体の密度を積算することによって熱伝導率
（Ｗ／ｍ・Ｋ）を、またＴＭＡ法（Ｔｈｅｒｍｏｍｅｃ
ｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ）により評価用基体
を昇温させながら各温度に対する評価基体の伸び量を測
定し、その値を温度上昇幅値で除算することによって線
熱膨張係数（ｐｐｍ／℃）を測定する。 【００４４】その結果を表１および図２に示す。 【００４５】 【表１】【００４６】表１および図２から判るようにいずれの評
価用基体においても銅とタングステンの比率が同じもの
は線熱膨張係数が略同じ値を示しているのに対し、熱伝
導率は平均粒径が５０μｍ、７５μｍ、１００μｍで粒
径２５μｍ以下のものを含有しないタングステン粉末を
用いた評価用基体（試料No.１〜１８：本発明品）のも
のは平均粒径が５μｍで２．５μｍ以下の粒子を１０重
量％含有するタングステン粉末を用いた評価用基体（試
料No.１９〜２４：従来品）よりも１５％以上高い値を
示し熱伝導率が大きく改善されていることが判る。 【００４７】よって本発明品では、半導体素子が作動時
に多量の熱を発した際、その熱を基体を介して外部に効
率よく放散させることができ、半導体素子を常に適温と
して長期間にわたり安定かつ正常に作動させることが可
能となる。 【００４８】なお、本発明は上述の実施例、実験例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。 【００４９】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、枠状絶縁体を比誘電率が７以下のガラスセラミ
ックス焼結体で形成したことから枠状絶縁体に設けた配
線層を伝わる電気信号の伝搬速度を速いものとして信号
の高速伝搬を要求する半導体素子の収容が可能となる。 【００５０】また本発明の半導体素子収納用パッケージ
によれば、枠状絶縁体を低温焼成（約８００℃〜９００
℃）が可能なガラスセラミックス焼結体で形成したこと
から枠状絶縁体と同時焼成により形成される配線層を比
電気抵抗が２．５μΩ・ｃｍ以下と低い銅や銀、金で形
成することができ、その結果、配線層に電気信号を伝搬
させた場合、電気信号に大きな減衰が生じることはな
く、電気信号を正確、かつ確実に伝搬させることが可能
となる。 【００５１】更に本発明の半導体素子収納用パッケージ
によれば、基体を平均粒径が５０μｍ乃至１００μｍ
で、粒径２５μｍ以下の粒子を含有しないタングステン
粉末を焼成して焼結多孔体を得るとともに該タングステ
ンから成る焼結多孔体の空孔内に銅を含浸させて製作し
たことから基体の熱伝導率を従来品に比べ１５％以上改
善した高いものとなすことができ、その結果、基体上に
載置される半導体素子が作動時に多量の熱を発したとし
てもその熱は基体を介して外部に効率よく放散され、こ
れによって半導体素子は常に適温となり、半導体素子を
長期間にわたり安定かつ正常に作動させることが可能と
なる。 【００５２】また更に本発明の半導体素子収納用パッケ
ージによれば、基体を構成するタングステンから成る焼
結多孔体を７０乃至９５重量％、銅を５乃至３０重量％
の範囲としたことから基体の線熱膨張係数をガラスセラ
ミックス焼結体から成る枠状絶縁体の線熱膨張係数に近
似させることができ、その結果、基体上に枠状絶縁体を
取着させる際や半導体素子が作動した際等において基体
と枠状絶縁体の両者に熱が作用したとしても基体と枠状
絶縁体との間には両者の線熱膨張係数の相違に起因する
大きな熱応力が発生することはなく、これによって半導
体素子を収容する空所の気密封止が常に完全となり、半
導体素子を安定かつ正常に作動させることが可能とな
る。
回路素子）や光半導体素子等の半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。 【０００２】 【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、上面に半導体素子が載置さ
れる載置部を有する銅−タングステン合金等の金属材料
からなる基体と、該基体の上面に前記載置部を囲繞する
ようにして取着された酸化アルミニウム質焼結体等の電
気絶縁材料からなる枠状絶縁体と、該枠状絶縁体の内周
部から外周部にかけて被着導出されているタングステ
ン、モリブデン、マンガン等の高融点金属からなる複数
個の配線層と、前記枠状絶縁体の上面に取着され、枠状
絶縁体の内側の穴を塞ぐ蓋体とから構成されており、基
体の半導体素子載置部に半導体素子を接着剤を介して接
着固定するとともに該半導体素子の各電極をボンディン
グワイヤを介して枠状絶縁体に形成した配線層に電気的
に接続し、しかる後、枠状絶縁体に蓋体を該枠状絶縁体
の内側の穴を塞ぐようにしてガラス、樹脂、ロウ材等か
ら封止材を介して接合させ、基体と枠状絶縁体と蓋体と
からなる容器内部に半導体素子を気密に収容することに
よって製品としての半導体装置となる。 【０００３】なお上述の半導体素子収納用パッケージに
おいては、半導体素子が載置される基体が銅−タングス
テン合金等の金属材料で形成されており、該銅−タング
ステン合金等は熱伝導率が高く、熱伝導性に優れている
ことから基体は半導体素子の作動時に発する熱を良好に
吸収するとともに大気中に良好に放散させることがで
き、これによって半導体素子を常に適温とし半導体素子
に熱破壊が発生したり、特性に熱劣化が発生したりする
のを有効に防止している。 【０００４】また上述の半導体素子収納用パッケージの
基体として使用されている銅−タングステン合金は銅と
タングステンの比率を制御することによって線熱膨張係
数が決定され、例えば、線熱膨張係数が約６ｐｐｍ／℃
の銅−タングステン合金からなる基体を作成する場合に
は、銅を１０重量％、タングステンを９０重量％とし、
また線熱膨張係数が約７．５ｐｐｍ／℃の銅−タングス
テン合金からなる基体を作成する場合には、銅を２５重
量％、タングステンを７５重量％とすればよい。 【０００５】更に前記銅−タングステン合金は一般に平
均粒径が１μｍ乃至４０μｍのタングステン粉末を焼成
して焼結多孔体を得、次に前記タングステンから成る焼
結多孔体の空孔内に溶融させた銅を含浸させることによ
って製作されている（特公平５−３８４５７号公報参
照）。 【０００６】 【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、基体が平
均粒径１μｍ乃至４０μｍのタングステン粉末を焼成し
て焼結多孔体を得るとともに該焼結多孔体の空孔内に溶
融させた銅を含浸させることによって形成されており、
平均粒径の１/２以下の粒径の粒子が１０％程度含まれ
ているためにこの粒径の小さな粉末が粒径の大きな粉末
間に入り込んで得られるタングステンから成る焼結多孔
体の空孔は細く狭いものとなり、その結果、空孔内に含
浸される熱伝導が良好な銅もその線幅が細く狭いものと
なって基体の熱伝導率は線熱膨張係数が約６ｐｐｍ／℃
の銅−タングステン合金からなる基体（銅：１０重量
％、タングステン：９０重量％）の場合は約２００Ｗ／
ｍ・Ｋ、線熱膨張係数が約７．５ｐｐｍ／℃の銅−タン
グステン合金からなる基体（銅：２５重量％、タングス
テン：７５重量％）の場合は約２８５Ｗ／ｍ・Ｋ程度で
あった。 【０００７】そのためこの従来の半導体素子収納用パッ
ケージ内に近時の高密度化、高集積化が大きく進み、作
動時に多量の熱を発する半導体素子を収容した場合、半
導体素子が作動時に発する熱は基体を介して外部に完全
に放出させることができなくなり、その結果、半導体素
子が該素子自身の発する熱によって高温となり、半導体
素子に熱破壊を招来させたり、特性にばらつきを生じ安
定に作動させることができないという欠点を有してい
た。 【０００８】またこの従来の半導体素子収納用パッケー
ジにおいては、枠状絶縁体を形成する酸化アルミニウム
質焼結体の比誘電率が９〜１０（室温、１ＭＨｚ）と高
いことから枠状絶縁体に設けた配線層を伝わる電気信号
の伝搬速度が遅く、そのため信号の高速伝搬を要求する
半導体素子は収容が不可となる欠点を有していた。 【０００９】更にこの従来の半導体素子収納用パッケー
ジにおいては、枠状絶縁体に形成されている配線層はタ
ングステンやモリブデン、マンガン等の高融点金属材料
により形成されており、該タングステン等はその比電気
抵抗が５．４μΩ・ｃｍ（２０℃）以上と高いことから
配線層に電気信号を伝搬させた場合、電気信号に大きな
減衰が生じ、電気信号を正確、かつ確実に伝搬させるこ
とができないという欠点も有していた。 【００１０】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に高速駆動を行う半導体素子を収容
することができ、かつ収容する半導体素子を長期間にわ
たり正常、かつ安定に作動させることができる半導体素
子収納用パッケージを提供することにある。 【００１１】 【課題を解決するための手段】本発明は、上面に半導体
素子が載置される載置部を有する基体と、前記基体上に
半導体素子載置部を囲繞するようにして取着され、半導
体素子の各電極が接続される配線層を有する枠状絶縁体
と、前記枠状絶縁体上に取着され、枠状絶縁体の内側を
気密に封止する蓋体とから成る半導体素子収納用パッケ
ージであって、前記枠状絶縁体は比誘電率が７以下、熱
膨張係数が４ｐｐｍ／℃〜８ｐｐｍ／℃のガラスセラミ
ックス焼結体で、配線層は比電気抵抗が２．５μΩ・ｃ
ｍ以下の金属材料で、基体は平均粒径が５０μｍ乃至１
００μｍで、粒径２５μｍ以下の粒子を含有しないタン
グステン粉末から成る焼結多孔体に銅を含浸させて形成
されているとともにタングステンから成る焼結多孔体が
７０乃至９５重量％、銅が５乃至３０重量％であること
を特徴とするものである。 【００１２】本発明の半導体素子収納用パッケージによ
れば、枠状絶縁体を比誘電率が７以下のガラスセラミッ
クス焼結体で形成したことから枠状絶縁体に設けた配線
層を伝わる電気信号の伝搬速度を速いものとして信号の
高速伝搬を要求する半導体素子の収容が可能となる。 【００１３】また本発明の半導体素子収納用パッケージ
によれば、枠状絶縁体を低温焼成（約８００℃〜９００
℃）が可能なガラスセラミックス焼結体で形成したこと
から枠状絶縁体と同時焼成により形成される配線層を比
電気抵抗が２．５μΩ・ｃｍ以下と低い銅や銀、金で形
成することができ、その結果、配線層に電気信号を伝搬
させた場合、電気信号に大きな減衰が生じることはな
く、電気信号を正確、かつ確実に伝搬させることが可能
となる。更に本発明の半導体素子収納用パッケージによ
れば、基体を平均粒径が５０μｍ乃至１００μｍで、２
５μｍ以下の粒子を含有しないタングステン粉末を焼成
して焼結多孔体を得るとともに該タングステンから成る
焼結多孔体の空孔内に銅を含浸させて製作したことから
基体の熱伝導率を従来品に比べ１５％以上改善した高い
ものとなすことができ、その結果、基体上に載置される
半導体素子が作動時に多量の熱を発したとしてもその熱
は基体を介して外部に効率よく放散され、これによって
半導体素子は常に適温となり、半導体素子を長期間にわ
たり安定かつ正常に作動させることが可能となる。 【００１４】また更に本発明の半導体素子収納用パッケ
ージによれば、基体を構成するタングステンから成る焼
結多孔体を７０乃至９５重量％、銅を５乃至３０重量％
の範囲としたことから基体の線熱膨張係数をガラスセラ
ミックス焼結体から成る枠状絶縁体の線熱膨張係数に近
似させることができ、その結果、基体上に枠状絶縁体を
取着させる際や半導体素子が作動した際等において基体
と枠状絶縁体の両者に熱が作用したとしても基体と枠状
絶縁体との間には両者の線熱膨張係数の相違に起因する
大きな熱応力が発生することはなく、これによって半導
体素子を収容する空所の気密封止が常に完全となり、半
導体素子を安定かつ正常に作動させることが可能とな
る。 【００１５】 【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。 【００１６】図１は、本発明の半導体素子収納用パッケ
ージの一実施例を示す断面図であり、図１において、１
は基体、２は枠状絶縁体、３は蓋体である。この基体１
と枠状絶縁体２と蓋体３とにより内部に半導体素子４を
気密に収容する容器５が構成される。 【００１７】前記基体１はその上面に半導体素子４が載
置される載置部１ａを有するとともに上面外周部に該基
体１の上面に設けた半導体素子４が載置される載置部１
ａを囲繞するようにして枠状絶縁体２がロウ材やガラ
ス、樹脂等の接着剤を介して取着されている。 【００１８】前記基体１は半導体素子４を支持する支持
部材として作用するとともに半導体素子４が作動時に発
する熱を良好に吸収するとともに大気中に効率よく放散
させ、半導体素子４を常に適温とする作用をなし、枠状
絶縁体２に囲まれた基体１の載置部１ａ上に半導体素子
４がガラス、樹脂、ロウ材等の接着剤を介して固定され
る。 【００１９】なお前記基体１はタングステンと銅とから
成り、タングステン粉末を焼成して得られる焼結多孔体
の空孔内に溶融させた銅を含浸させることによって製作
されている。 【００２０】また前記基体１の上面外周部には該基体１
の上面に設けた半導体素子４が載置される載置部１ａを
囲繞するようにして枠状絶縁体２がロウ材やガラス、樹
脂等の接着剤を介して取着されており、基体１と枠状絶
縁体２とで半導体素子４を収容するための空所が内部に
形成される。 【００２１】前記基体１に取着される枠状絶縁体２はガ
ラスセラミックス焼結体から成り、具体的には、 １）硼珪酸ガラスにアルミナもしくはムライトを添加し
てなる原料粉末より製作されるガラスセラミックス焼結
体（比誘電率５〜６） ２）コージライト系結晶化ガラスにアルミナもしくはム
ライトを添加して成る原料粉末より製作されるガラスセ
ラミックス焼結体（比誘電率５〜６） ３）ムライト系結晶化ガラスにアルミナもしくはムライ
トを添加して成る原料粉末より製作されるガラスセラミ
ックス焼結体（比誘電率５〜６）等で形成されている。 【００２２】前記枠状絶縁体２は、例えば、硼珪酸ガラ
スにアルミナもしくはムライトを添加してなる原料粉末
より製作されるガラスセラミックス焼結体から成る場
合、原料粉末の組成が重量比で７２〜７６％のシリカ、
１５〜１７％の酸化硼素、２〜４％の酸化アルミニウ
ム、１．５％以下の酸化マグネシウム、１．１〜１．４
％の酸化ジルコニウム、酸化ナトリウム、酸化カリウム
及び酸化リチウムの合計量２．０〜３．０％から成る硼
珪酸ガラス粉末にアルミナ、石英及びコージェライトの
各粉末とアクリル樹脂を主成分とするバインダー及び分
散剤、可塑剤、有機溶媒を加えて泥漿物を作るとともに
該泥漿物をドクターブレード法やカレンダーロール法を
採用することによってグリーンシート（生シート）とな
し、しかる後、前記グリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、約８００℃〜９
００℃の温度で焼成することによって製作される。 【００２３】また前記枠状絶縁体２はその内周部から上
部にかけて導出する複数の配線層６が被着形成されてお
り、枠状絶縁体２の内周部に露出する配線層６の一端に
は半導体素子４の各電極がボンディングワイヤ７を介し
て電気的に接続され、また枠状絶縁体２の上面に導出さ
れた部位には外部電気回路と接続される外部リードピン
８が銀ロウ等のロウ材を介してロウ付け取着されてい
る。 【００２４】前記配線層６は半導体素子４の各電極を外
部電気回路に接続する際の導電路として作用し、銅、
銀、金等の金属粉末により形成されている。 【００２５】前記配線層６は銅、銀、金等の金属粉末に
適当な有機バインダー、溶剤等を添加混合して得られた
金属ペーストを枠状絶縁体２となるグリーンシートに予
め従来周知のスクリーン印刷法等の印刷法を用いること
により所定パターンに印刷塗布しておくことによって枠
状絶縁体２の内周部から上面にかけて被着形成される。 【００２６】前記配線層６を形成する銅、銀、金等はそ
の融点が約１０００℃と低いものの枠状絶縁体２を構成
するガラスセラミックス焼結体の焼成温度が低いことか
ら枠状絶縁体２に所定パターンに被着形成することが可
能となる。 【００２７】また前記配線層６を形成する銅や銀、金等
はその比電気抵抗が２．５μΩ・ｃｍ以下と低いことか
ら配線層６を介して容器内部に収容する半導体素子４と
外部電気回路との間に電気信号の出し入れをしたとして
も配線層６において電気信号が大きく減衰することはな
く、その結果、半導体素子４に正確、かつ確実な駆動を
行わせることができる。 【００２８】更に前記配線層６は、該配線層６の被着さ
れている枠状絶縁体２の比誘電率が７以下（室温、１Ｍ
Ｈｚ）、好適には５．５〜６と低いことから配線層６を
伝わる電気信号の伝搬速度が速いものとなり、その結
果、配線層６を介して容器内部に収容する半導体素子４
と外部電気回路との間に電気信号の出し入れをしたとし
ても、電気信号の伝搬に遅延を生じることなく、半導体
素子４に正確、かつ確実に電気信号を出し入れすること
ができる。 【００２９】なお、前記配線層６は銅や銀からなる場
合、その露出表面に耐蝕性に優れる金属をメッキ法によ
り１μｍ〜２０μｍの厚みに被着させておくと、配線層
６の酸化腐蝕を有効に防止することができるとともに配
線層６とボンディングワイヤ７との接続及び配線層６へ
の外部リードピン８の取着を強固となすことができる。
従って、前記配線層６は銅や銀からなる場合、配線層６
の酸化腐蝕を防止し、配線層６とボンディングワイヤ７
及び外部リードピン８との取着を強固とするには配線層
６の露出表面に金等の耐蝕性に優れる金属を１μｍ〜２
０μｍの厚みに被着させておくことが好ましい。 【００３０】また前記枠状絶縁体２に被着した配線層６
にロウ付けされる外部リードピン８は鉄−ニッケル−コ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
半導体素子の各電極を外部電気回路に電気的に接続する
作用をなす。 【００３１】前記外部リードピン８は、例えば、鉄−ニ
ッケル−コバルト合金等の金属から成るインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって所定形状に形成される。 【００３２】かくして上述の半導体素子収納用パッケー
ジによれば、基体１の半導体素子載置部１ａ上に半導体
素子４をガラス、樹脂、ロウ材等の接着剤を介して接着
固定するとともに該半導体素子４の各電極をボンディン
グワイヤ７を介して所定の配線層６に接続させ、しかる
後、前記枠状絶縁体２の上面に蓋体３をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、基体１、枠
状絶縁体２及び蓋体３とから成る容器５内部に半導体素
子４を気密に収容することによって製品としての半導体
装置となる。 【００３３】本発明の半導体素子収納用パッケージにお
いては、基体１を平均粒径が５０μｍ乃至１００μｍ
で、粒径２５μｍ以下の粒子を含有しないタングステン
粉末を焼成して得られる焼結多孔体の空孔内に溶融させ
た銅を含浸させることによって製作しておくことが重要
である。 【００３４】このように平均粒径が５０μｍ乃至１００
μｍで、粒径２５μｍ以下の粒子を含有しないタングス
テン粉末を焼成して得られる焼結多孔体は粒径の小さい
粉末が粒径の大きな粉末間に入り込んで空孔を小さくす
ることはなく、その結果、タングステンから成る焼結多
孔体の空孔を大きなものとするとともに該空孔内に含浸
される熱伝導が良好な銅の線幅も広いものとなり、これ
によって基体１の熱伝導率を極めて高い値となすことが
可能となる。 【００３５】なお、前記タングステン粉末を焼成して得
られる焼結多孔体はタングステン粉末の平均粒径が５０
μｍ未満となると形成される空孔が細く、狭いものとな
って基体１の熱伝導率を大幅に向上させることができ
ず、また１００μｍを越えると基体１の表面に大きな凹
凸が形成され半導体素子４を基体１の載置部１ａに強固
に取着固定する事ができなくなってしまう。従って、前
記タングステンから成る焼結多孔体は平均粒径が５０μ
ｍ乃至１００μｍのタングステン粉末を焼成することに
よって形成されたものに限定される。 【００３６】また前記平均粒径が５０μｍ乃至１００μ
ｍのタングステン粉末を焼成して得られる焼結多孔体は
粒径が２５μｍ以下のものが含有されているとこの粒径
の小さなタングステン粉末が粒径の大きなタングステン
粉末間に入り込んで空孔を細く狭いものにしてしまい基
体１の熱伝導率を小さいものとなしてしまう。従って、
前記タングステンから成る焼結多孔体は平均粒径が５０
μｍ乃至１００μｍのタングステン粉末を焼成して形成
する際、その中に含まれている粒径２５μｍ以下の粉末
を除去しておく必要がある。この粒径２５μｍ以下の粉
末が含有されないようにするにはタングステン粉末を粗
さの異なる複数のメッシュを用いて調整し、粒径２５μ
ｍ以下のものを除去することによって行われる。 【００３７】更に本発明の半導体素子収納用パッケージ
においては、基体１を構成するタングステンから成る焼
結多孔体を７０乃至９５重量％、銅を５乃至３０重量％
の範囲としておくことが重要である。 【００３８】前記タングステンからなる焼結多孔体を７
０乃至９５重量％、銅を５乃至３０重量％の範囲として
おくと基体１の線熱膨張係数を５ｐｐｍ／℃乃至８ｐｐ
ｍ／℃（室温〜８００℃）の任意の値として、ガラスセ
ラミックス焼結体から成る枠状絶縁体２の線熱膨張係数
（４ｐｐｍ／℃〜８ｐｐｍ／℃）に近似させることが可
能となり、その結果、基体１上に枠状絶縁体２を取着さ
せる際や半導体素子４が作動した際において基体１と枠
状絶縁体２の両者に熱が作用したとしても基体１と枠状
絶縁体２との間には両者の線熱膨張係数差に起因する大
きな熱応力が発生することはなく、これによって半導体
素子４と収容する容器５の気密封止が常に完全となり、
半導体素子４を安定かつ正常に作動させることが可能と
なる。 【００３９】なお前記基体１はタングステンから成る焼
結多孔体が７０重量％未満、銅が３０重量％を超えた場
合、或いはタングステンから成る焼結多孔体が９５重量
％を超え、銅が５重量％未満である場合、基体１の線熱
膨張係数が枠状絶縁体２の線熱膨張係数に対して大きく
相違することとなり、その結果、基体１に枠状絶縁体２
を強固に取着させておくことができなくなってしまう。
従って、前記基体１はそれを形成するタングステンから
成る焼結多孔体の量は７０乃至９５重量％の範囲に、銅
は５乃至３０重量％の範囲にそれぞれ特定される。次に
本発明の作用効果を下記に示す実験例に基づき説明す
る。 【００４０】［実験例］まず、銅と、平均粒径が５０μ
ｍ、７５μｍ、１００μｍで粒径２５μｍ以下のものを
含有しないタングステン粉末と、平均粒径が５μｍで
２．５μｍ以下の粒子を１０重量％含有するタングステ
ン粉末とを準備する。 【００４１】次に上記銅およびタングステン粉末を表１
に示す値に秤量するとともに１ｔ／ｃｍ3の圧力で成形
し、該成形体を１５００℃の温度で焼成して各種の焼結
多孔体を得る。 【００４２】次に前記タングステンから成る各種の焼結
多孔体の空孔内に１２００℃の温度で溶融させた銅を含
浸させ、これによって銅−タングステン合金から成る評
価用基体を製作する。 【００４３】最後に前記各種の評価用基体をＪＩＳ Ｒ
１６１１に規定のファインセラミックスのレーザフラッ
シュ法による熱拡散率・比熱容量・熱伝導率試験方法に
基づき評価用基体の熱拡散率と熱容量を求め、これらの
値に評価基体の密度を積算することによって熱伝導率
（Ｗ／ｍ・Ｋ）を、またＴＭＡ法（Ｔｈｅｒｍｏｍｅｃ
ｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ）により評価用基体
を昇温させながら各温度に対する評価基体の伸び量を測
定し、その値を温度上昇幅値で除算することによって線
熱膨張係数（ｐｐｍ／℃）を測定する。 【００４４】その結果を表１および図２に示す。 【００４５】 【表１】【００４６】表１および図２から判るようにいずれの評
価用基体においても銅とタングステンの比率が同じもの
は線熱膨張係数が略同じ値を示しているのに対し、熱伝
導率は平均粒径が５０μｍ、７５μｍ、１００μｍで粒
径２５μｍ以下のものを含有しないタングステン粉末を
用いた評価用基体（試料No.１〜１８：本発明品）のも
のは平均粒径が５μｍで２．５μｍ以下の粒子を１０重
量％含有するタングステン粉末を用いた評価用基体（試
料No.１９〜２４：従来品）よりも１５％以上高い値を
示し熱伝導率が大きく改善されていることが判る。 【００４７】よって本発明品では、半導体素子が作動時
に多量の熱を発した際、その熱を基体を介して外部に効
率よく放散させることができ、半導体素子を常に適温と
して長期間にわたり安定かつ正常に作動させることが可
能となる。 【００４８】なお、本発明は上述の実施例、実験例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。 【００４９】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、枠状絶縁体を比誘電率が７以下のガラスセラミ
ックス焼結体で形成したことから枠状絶縁体に設けた配
線層を伝わる電気信号の伝搬速度を速いものとして信号
の高速伝搬を要求する半導体素子の収容が可能となる。 【００５０】また本発明の半導体素子収納用パッケージ
によれば、枠状絶縁体を低温焼成（約８００℃〜９００
℃）が可能なガラスセラミックス焼結体で形成したこと
から枠状絶縁体と同時焼成により形成される配線層を比
電気抵抗が２．５μΩ・ｃｍ以下と低い銅や銀、金で形
成することができ、その結果、配線層に電気信号を伝搬
させた場合、電気信号に大きな減衰が生じることはな
く、電気信号を正確、かつ確実に伝搬させることが可能
となる。 【００５１】更に本発明の半導体素子収納用パッケージ
によれば、基体を平均粒径が５０μｍ乃至１００μｍ
で、粒径２５μｍ以下の粒子を含有しないタングステン
粉末を焼成して焼結多孔体を得るとともに該タングステ
ンから成る焼結多孔体の空孔内に銅を含浸させて製作し
たことから基体の熱伝導率を従来品に比べ１５％以上改
善した高いものとなすことができ、その結果、基体上に
載置される半導体素子が作動時に多量の熱を発したとし
てもその熱は基体を介して外部に効率よく放散され、こ
れによって半導体素子は常に適温となり、半導体素子を
長期間にわたり安定かつ正常に作動させることが可能と
なる。 【００５２】また更に本発明の半導体素子収納用パッケ
ージによれば、基体を構成するタングステンから成る焼
結多孔体を７０乃至９５重量％、銅を５乃至３０重量％
の範囲としたことから基体の線熱膨張係数をガラスセラ
ミックス焼結体から成る枠状絶縁体の線熱膨張係数に近
似させることができ、その結果、基体上に枠状絶縁体を
取着させる際や半導体素子が作動した際等において基体
と枠状絶縁体の両者に熱が作用したとしても基体と枠状
絶縁体との間には両者の線熱膨張係数の相違に起因する
大きな熱応力が発生することはなく、これによって半導
体素子を収容する空所の気密封止が常に完全となり、半
導体素子を安定かつ正常に作動させることが可能とな
る。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。 【図２】本発明の半導体素子収納用パッケージに用いる
基体の特性図である。 【符号の説明】 １・・・・基体 １ａ・・・載置部 ２・・・・枠状絶縁体 ３・・・・蓋体 ４・・・・半導体素子 ５・・・・容器 ６・・・・配線層
例を示す断面図である。 【図２】本発明の半導体素子収納用パッケージに用いる
基体の特性図である。 【符号の説明】 １・・・・基体 １ａ・・・載置部 ２・・・・枠状絶縁体 ３・・・・蓋体 ４・・・・半導体素子 ５・・・・容器 ６・・・・配線層
【手続補正書】
【提出日】平成１３年８月２３日（２００１．８．２
３） 【手続補正１】 【補正対象書類名】明細書 【補正対象項目名】００２２ 【補正方法】変更 【補正内容】 【００２２】前記枠状絶縁体２は、例えば、硼珪酸ガラ
スにアルミナもしくはムライトを添加してなる原料粉末
より製作されるガラスセラミックス焼結体から成る場
合、原料粉末の組成が重量比で７２〜７６％のシリカ、
１５〜１７％の酸化硼素、２〜４％の酸化アルミニウ
ム、１．５％以下の酸化マグネシウム、１．１〜１．４
％の酸化ジルコニウム、酸化ナトリウム、酸化カリウム
及び酸化リチウムの合計量２．０〜３．０％から成る硼
珪酸ガラス粉末にアルミナもしくはムライトの各粉末と
アクリル樹脂を主成分とするバインダー及び分散剤、可
塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿物
をドクターブレード法やカレンダーロール法を採用する
ことによってグリーンシート（生シート）となし、しか
る後、前記グリーンシートに適当な打ち抜き加工を施す
とともにこれを複数枚積層し、約８００℃〜９００℃の
温度で焼成することによって製作される。
３） 【手続補正１】 【補正対象書類名】明細書 【補正対象項目名】００２２ 【補正方法】変更 【補正内容】 【００２２】前記枠状絶縁体２は、例えば、硼珪酸ガラ
スにアルミナもしくはムライトを添加してなる原料粉末
より製作されるガラスセラミックス焼結体から成る場
合、原料粉末の組成が重量比で７２〜７６％のシリカ、
１５〜１７％の酸化硼素、２〜４％の酸化アルミニウ
ム、１．５％以下の酸化マグネシウム、１．１〜１．４
％の酸化ジルコニウム、酸化ナトリウム、酸化カリウム
及び酸化リチウムの合計量２．０〜３．０％から成る硼
珪酸ガラス粉末にアルミナもしくはムライトの各粉末と
アクリル樹脂を主成分とするバインダー及び分散剤、可
塑剤、有機溶媒を加えて泥漿物を作るとともに該泥漿物
をドクターブレード法やカレンダーロール法を採用する
ことによってグリーンシート（生シート）となし、しか
る後、前記グリーンシートに適当な打ち抜き加工を施す
とともにこれを複数枚積層し、約８００℃〜９００℃の
温度で焼成することによって製作される。
Claims (1)
- 【特許請求の範囲】 【請求項１】上面に半導体素子が載置される載置部を有
する基体と、前記基体上に半導体素子載置部を囲繞する
ようにして取着され、半導体素子の各電極が接続される
配線層を有する枠状絶縁体と、前記枠状絶縁体上に取着
され、枠状絶縁体の内側を気密に封止する蓋体とから成
る半導体素子収納用パッケージであって、前記枠状絶縁
体は比誘電率が７以下、熱膨張係数が４ｐｐｍ／℃〜８
ｐｐｍ／℃のガラスセラミックス焼結体で、配線層は電
気抵抗率が２．５μΩ・ｃｍ以下の金属材料で、基体は
平均粒径が５０μｍ乃至１００μｍで、粒径２５μｍ以
下の粒子を含有しないタングステン粉末から成る焼結多
孔体に銅を含浸させて形成されているとともにタングス
テンから成る焼結多孔体が７０乃至９５重量％、銅が５
乃至３０重量％であることを特徴とする半導体素子収納
用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001193760A JP2003007885A (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001193760A JP2003007885A (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007885A true JP2003007885A (ja) | 2003-01-10 |
Family
ID=19031983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001193760A Pending JP2003007885A (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007885A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016122723A (ja) * | 2014-12-25 | 2016-07-07 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
| DE102008002620B4 (de) | 2007-06-25 | 2018-06-14 | Denso Corporation | Kraftstoffeinspritzsteuereinrichtung einer Dieselmaschine |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0363939U (ja) * | 1989-10-26 | 1991-06-21 | ||
| JPH06181265A (ja) * | 1992-12-15 | 1994-06-28 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH06181267A (ja) * | 1992-12-15 | 1994-06-28 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH10209313A (ja) * | 1997-01-21 | 1998-08-07 | Kyocera Corp | 電子部品収納用パッケージ |
| JPH10209336A (ja) * | 1997-01-21 | 1998-08-07 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH11284112A (ja) * | 1998-01-29 | 1999-10-15 | New Japan Radio Co Ltd | ヒートシンク及びその製造方法 |
| JP2000252385A (ja) * | 1999-02-26 | 2000-09-14 | Kyocera Corp | 半導体素子収納用パッケ−ジ |
-
2001
- 2001-06-26 JP JP2001193760A patent/JP2003007885A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0363939U (ja) * | 1989-10-26 | 1991-06-21 | ||
| JPH06181265A (ja) * | 1992-12-15 | 1994-06-28 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH06181267A (ja) * | 1992-12-15 | 1994-06-28 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH10209313A (ja) * | 1997-01-21 | 1998-08-07 | Kyocera Corp | 電子部品収納用パッケージ |
| JPH10209336A (ja) * | 1997-01-21 | 1998-08-07 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH11284112A (ja) * | 1998-01-29 | 1999-10-15 | New Japan Radio Co Ltd | ヒートシンク及びその製造方法 |
| JP2000252385A (ja) * | 1999-02-26 | 2000-09-14 | Kyocera Corp | 半導体素子収納用パッケ−ジ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008002620B4 (de) | 2007-06-25 | 2018-06-14 | Denso Corporation | Kraftstoffeinspritzsteuereinrichtung einer Dieselmaschine |
| JP2016122723A (ja) * | 2014-12-25 | 2016-07-07 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003007885A (ja) | 半導体素子収納用パッケージ | |
| JP2003007889A (ja) | 半導体素子収納用パッケージ | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP3628280B2 (ja) | 半導体素子収納用パッケージ | |
| JP3748399B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003124376A (ja) | 半導体素子収納用パッケージ | |
| JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003068904A (ja) | 半導体素子収納用パッケージ | |
| JP3638547B2 (ja) | 半導体素子収納用パッケージ | |
| JPH10209336A (ja) | 半導体素子収納用パッケージ | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003007932A (ja) | 半導体素子収納用パッケージ | |
| JP2003110045A (ja) | 半導体素子収納用パッケージ | |
| JP2003174109A (ja) | 半導体素子収納用パッケージ | |
| JP4548978B2 (ja) | 半導体素子収納用パッケージ | |
| JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
| JP3981256B2 (ja) | 光半導体素子収納用パッケージ | |
| JP2003007890A (ja) | 半導体素子収納用パッケージ | |
| JP2003037230A (ja) | 半導体素子収納用パッケージ | |
| JP2003008132A (ja) | 光半導体素子収納用パッケージ | |
| JP2003008130A (ja) | 光半導体素子収納用パッケージ | |
| JP2003037202A (ja) | 半導体素子収納用パッケージ | |
| JP2003100967A (ja) | 高熱伝導性基体 | |
| JP2003100934A (ja) | 半導体素子収納用パッケージ | |
| JP2003105476A (ja) | 高熱伝導性基体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100824 |