JPH10209313A - 電子部品収納用パッケージ - Google Patents
電子部品収納用パッケージInfo
- Publication number
- JPH10209313A JPH10209313A JP9008751A JP875197A JPH10209313A JP H10209313 A JPH10209313 A JP H10209313A JP 9008751 A JP9008751 A JP 9008751A JP 875197 A JP875197 A JP 875197A JP H10209313 A JPH10209313 A JP H10209313A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring layer
- insulating base
- metal
- metal frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】高速駆動をする電子部品を収容することができ
ず、また内部に収容する電子部品を長期間にわたり正
常、かつ安定に作動させることができない。 【解決手段】電子部品３が接続される配線層５を有し、
上面に金属枠体９がロウ材１０を介しロウ付けされた絶
縁基体１と、金属製蓋体２とから成り、絶縁基体１にロ
ウ付けされた金属枠体９に金属製蓋体２を取着すること
によって内部に電子部品３を収容するようになした電子
部品収納用パッケージであって、前記絶縁基体１は比誘
電率が７以下のガラスセラミックス焼結体で、配線層５
は銅、銀、金の少なくとも１種で形成されており、かつ
前記金属枠体９を絶縁基体１にロウ付けするロウ材１０
は融点が５００℃以下であるとともに金属枠体９の幅が
０．２ｍｍ〜０．５ｍｍ、厚みが０．５ｍｍ〜１ｍｍ、
厚み／幅≧１である。
ず、また内部に収容する電子部品を長期間にわたり正
常、かつ安定に作動させることができない。 【解決手段】電子部品３が接続される配線層５を有し、
上面に金属枠体９がロウ材１０を介しロウ付けされた絶
縁基体１と、金属製蓋体２とから成り、絶縁基体１にロ
ウ付けされた金属枠体９に金属製蓋体２を取着すること
によって内部に電子部品３を収容するようになした電子
部品収納用パッケージであって、前記絶縁基体１は比誘
電率が７以下のガラスセラミックス焼結体で、配線層５
は銅、銀、金の少なくとも１種で形成されており、かつ
前記金属枠体９を絶縁基体１にロウ付けするロウ材１０
は融点が５００℃以下であるとともに金属枠体９の幅が
０．２ｍｍ〜０．５ｍｍ、厚みが０．５ｍｍ〜１ｍｍ、
厚み／幅≧１である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子や表面
波素子等の電子部品を収容する電子部品収納用パッケー
ジに関するものである。
波素子等の電子部品を収容する電子部品収納用パッケー
ジに関するものである。
【０００２】
【従来の技術】従来、電子部品、例えば半導体素子を収
容するためのパッケージは、一般に、酸化アルミニウム
質焼結体等の電気絶縁材料から成り、その上面中央部に
半導体素子を収容するための凹部及び該凹部周辺より外
周端にかけて導出された、タングステン、モリブデン、
マンガン等の高融点金属材料から成る配線層を有する絶
縁基体と、金属製蓋体とから構成されており、絶縁基体
の凹部底面に半導体素子を取着収容するとともに該半導
体素子の各電極をボンディングワイヤを介して配線層に
接続し、しかる後、絶縁基体上面に金属製蓋体を取着さ
せ、絶縁基体と金属製蓋体とから成る容器内部に半導体
素子を気密に収容することによって最終製品としての半
導体装置となる。
容するためのパッケージは、一般に、酸化アルミニウム
質焼結体等の電気絶縁材料から成り、その上面中央部に
半導体素子を収容するための凹部及び該凹部周辺より外
周端にかけて導出された、タングステン、モリブデン、
マンガン等の高融点金属材料から成る配線層を有する絶
縁基体と、金属製蓋体とから構成されており、絶縁基体
の凹部底面に半導体素子を取着収容するとともに該半導
体素子の各電極をボンディングワイヤを介して配線層に
接続し、しかる後、絶縁基体上面に金属製蓋体を取着さ
せ、絶縁基体と金属製蓋体とから成る容器内部に半導体
素子を気密に収容することによって最終製品としての半
導体装置となる。
【０００３】なお、前記絶縁基体はその上面に鉄ーニッ
ケルーコバルト合金や鉄ーニッケル合金等の金属材料か
ら成り、幅が１．５ｍｍ〜２ｍｍ 、厚みが１ｍｍ〜
１．５ｍｍ、厚み／幅＜１の金属枠体が予め取着されて
おり、該金属枠体に金属製蓋体をシームウエルド等によ
り溶接することによって金属製蓋体は絶縁基体に取着さ
れる。
ケルーコバルト合金や鉄ーニッケル合金等の金属材料か
ら成り、幅が１．５ｍｍ〜２ｍｍ 、厚みが１ｍｍ〜
１．５ｍｍ、厚み／幅＜１の金属枠体が予め取着されて
おり、該金属枠体に金属製蓋体をシームウエルド等によ
り溶接することによって金属製蓋体は絶縁基体に取着さ
れる。
【０００４】また、前記金属枠体の絶縁基体への取着は
絶縁基体の上面に予め枠状の金属層を被着させておき、
該枠状の金属層に金属枠体を銀ロウ等のロウ材を介しロ
ウ付けすることによって行われる。
絶縁基体の上面に予め枠状の金属層を被着させておき、
該枠状の金属層に金属枠体を銀ロウ等のロウ材を介しロ
ウ付けすることによって行われる。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の電子部品収納用パッケージにおいては、絶縁基体を
形成する酸化アルミニウム質焼結体の比誘電率が９〜１
０（室温１ＭＨｚ）と高いことから絶縁基体に設けた配
線層を伝わる電気信号の伝搬速度が遅く、そのため電気
信号の高速伝搬を要求する半導体素子や表面波素子等の
電子部品はその収容が不可となる欠点を有していた。
来の電子部品収納用パッケージにおいては、絶縁基体を
形成する酸化アルミニウム質焼結体の比誘電率が９〜１
０（室温１ＭＨｚ）と高いことから絶縁基体に設けた配
線層を伝わる電気信号の伝搬速度が遅く、そのため電気
信号の高速伝搬を要求する半導体素子や表面波素子等の
電子部品はその収容が不可となる欠点を有していた。
【０００６】また前記絶縁基体に形成されている配線層
はタングステンやモリブデン、マンガン等の高融点金属
材料により形成されており、該タングステン等はその電
気抵抗率が５．４μΩ・ｃｍ（２０℃）以上と高いこと
から配線層に電気信号を伝搬させた場合、電気信号に大
きな減衰を生じ、電気信号を正確、かつ確実に伝搬させ
ることができないという欠点も有していた。
はタングステンやモリブデン、マンガン等の高融点金属
材料により形成されており、該タングステン等はその電
気抵抗率が５．４μΩ・ｃｍ（２０℃）以上と高いこと
から配線層に電気信号を伝搬させた場合、電気信号に大
きな減衰を生じ、電気信号を正確、かつ確実に伝搬させ
ることができないという欠点も有していた。
【０００７】そこで上記欠点を解消するために金属枠体
が取着されている絶縁基体を酸化アルミニウム質焼結体
で形成するのに代えて比誘電率が低く、かつ低温焼成が
でき、配線層として銅や銀、金等の電気抵抗率が低い金
属材料で形成することができるガラスセラミックス焼結
体で形成することが提案されている。
が取着されている絶縁基体を酸化アルミニウム質焼結体
で形成するのに代えて比誘電率が低く、かつ低温焼成が
でき、配線層として銅や銀、金等の電気抵抗率が低い金
属材料で形成することができるガラスセラミックス焼結
体で形成することが提案されている。
【０００８】かかる絶縁基体をガラスセラミックス焼結
体で形成した電子部品収納用パッケージは、ガラスセラ
ミックス焼結体の比誘電率が７以下（室温１ＭＨｚ）と
低いことから絶縁基体に設けた配線層を伝わる電気信号
の伝搬速度を速いものとして信号の高速伝搬を要求する
電子部品の収容が可能となる。
体で形成した電子部品収納用パッケージは、ガラスセラ
ミックス焼結体の比誘電率が７以下（室温１ＭＨｚ）と
低いことから絶縁基体に設けた配線層を伝わる電気信号
の伝搬速度を速いものとして信号の高速伝搬を要求する
電子部品の収容が可能となる。
【０００９】また前記ガラスセラミックス焼結体は低温
焼成（約８００℃〜９００℃）が可能であることからガ
ラスセラミックス焼結体と同時焼成によって配線層を形
成する際、配線層に電気抵抗率が低い銅や銀、金を使用
することができ、その結果、配線層に電気信号を伝搬さ
せた場合、電気信号に大きな減衰を生じることなく、電
気信号を正確、かつ確実に伝搬させることが可能とな
る。
焼成（約８００℃〜９００℃）が可能であることからガ
ラスセラミックス焼結体と同時焼成によって配線層を形
成する際、配線層に電気抵抗率が低い銅や銀、金を使用
することができ、その結果、配線層に電気信号を伝搬さ
せた場合、電気信号に大きな減衰を生じることなく、電
気信号を正確、かつ確実に伝搬させることが可能とな
る。
【００１０】しかしながら、前記絶縁基体をガラスセラ
ミックス焼結体で形成した電子部品収納用パッケージ
は、ガラスセラミックス焼結体の熱膨張係数が約５×１
０-6／℃であり、金属枠体を構成する鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金の熱膨張係数（約６×１
０-6／℃）と若干相違すること及びガラスセラミックス
焼結体は脆弱であり熱衝撃に弱いこと等から金属枠体に
金属製蓋体をシームウエルド等により溶接し取着させる
際、絶縁基体の金属枠体が取着されている局部に絶縁基
体と金属枠体の熱膨張係数の相違に起因する熱応力や熱
衝撃が作用すると絶縁基体にクラックや割れ等が発生し
てしまい、その結果、絶縁基体と金属製蓋体とから成る
容器の気密封止が破れ、内部に収容する電子部品を長期
間にわたって正常、かつ安定に作動させることができな
いという欠点が誘発される。
ミックス焼結体で形成した電子部品収納用パッケージ
は、ガラスセラミックス焼結体の熱膨張係数が約５×１
０-6／℃であり、金属枠体を構成する鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金の熱膨張係数（約６×１
０-6／℃）と若干相違すること及びガラスセラミックス
焼結体は脆弱であり熱衝撃に弱いこと等から金属枠体に
金属製蓋体をシームウエルド等により溶接し取着させる
際、絶縁基体の金属枠体が取着されている局部に絶縁基
体と金属枠体の熱膨張係数の相違に起因する熱応力や熱
衝撃が作用すると絶縁基体にクラックや割れ等が発生し
てしまい、その結果、絶縁基体と金属製蓋体とから成る
容器の気密封止が破れ、内部に収容する電子部品を長期
間にわたって正常、かつ安定に作動させることができな
いという欠点が誘発される。
【００１１】本発明は上記諸欠点に鑑み案出されたもの
で、その目的は内部に信号の高速伝搬を要求する電子部
品を収容することができ、かつ収容する電子部品を長期
間にわたり正常、かつ安定に作動させることができる電
子部品収納用パッケージを提供することにある。
で、その目的は内部に信号の高速伝搬を要求する電子部
品を収容することができ、かつ収容する電子部品を長期
間にわたり正常、かつ安定に作動させることができる電
子部品収納用パッケージを提供することにある。
【００１２】
【課題を対決するための手段】本発明は、電子部品が接
続される配線層を有し、上面に金属枠体がロウ材を介し
ロウ付けされた絶縁基体と、金属製蓋体とから成り、絶
縁基体にロウ付けされた金属枠体に金属製蓋体を取着す
ることによって内部に電子部品を収容するようになした
電子部品収納用パッケージであって、前記絶縁基体は比
誘電率が７以下（室温１ＭＨｚ）のガラスセラミックス
焼結体で、配線層は銅、銀、金の少なくとも１種で形成
されており、かつ前記金属枠体を絶縁基体にロウ付けす
るロウ材は融点が５００℃以下であるとともに金属枠体
の幅が０．２ｍｍ〜０．５ｍｍ、厚みが０．５ｍｍ〜１
ｍｍ、厚み／幅≧１であることを特徴とするものであ
る。
続される配線層を有し、上面に金属枠体がロウ材を介し
ロウ付けされた絶縁基体と、金属製蓋体とから成り、絶
縁基体にロウ付けされた金属枠体に金属製蓋体を取着す
ることによって内部に電子部品を収容するようになした
電子部品収納用パッケージであって、前記絶縁基体は比
誘電率が７以下（室温１ＭＨｚ）のガラスセラミックス
焼結体で、配線層は銅、銀、金の少なくとも１種で形成
されており、かつ前記金属枠体を絶縁基体にロウ付けす
るロウ材は融点が５００℃以下であるとともに金属枠体
の幅が０．２ｍｍ〜０．５ｍｍ、厚みが０．５ｍｍ〜１
ｍｍ、厚み／幅≧１であることを特徴とするものであ
る。
【００１３】本発明の電子部品収納用パッケージによれ
ば、絶縁基体を比誘電率が７以下（室温１ＭＨｚ）のガ
ラスセラミックス焼結体で形成したことから、絶縁基体
に設けた配線層を伝わる電気信号の伝搬速度を速いもの
として信号の高速伝搬を要求する電子部品の収容が可能
となる。
ば、絶縁基体を比誘電率が７以下（室温１ＭＨｚ）のガ
ラスセラミックス焼結体で形成したことから、絶縁基体
に設けた配線層を伝わる電気信号の伝搬速度を速いもの
として信号の高速伝搬を要求する電子部品の収容が可能
となる。
【００１４】また本発明の電子部品収納用パッケージに
よれば、絶縁基体を低温焼成（約８００℃〜９００℃）
が可能なガラスセラミックス焼結体で形成したことか
ら、絶縁基体と同時焼成により形成される配線層を電気
抵抗率が低い銅や銀、金で形成することができ、その結
果、配線層に電気信号を伝搬させた場合、電気信号に大
きな減衰を生じることなく、電気信号を正確、かつ確実
に伝搬させることも可能となる。
よれば、絶縁基体を低温焼成（約８００℃〜９００℃）
が可能なガラスセラミックス焼結体で形成したことか
ら、絶縁基体と同時焼成により形成される配線層を電気
抵抗率が低い銅や銀、金で形成することができ、その結
果、配線層に電気信号を伝搬させた場合、電気信号に大
きな減衰を生じることなく、電気信号を正確、かつ確実
に伝搬させることも可能となる。
【００１５】更に本発明の電子部品収納用パッケージに
よれば、金属製蓋体がシームウエルド法等の溶接により
取着される金属枠体の幅を０．２ｍｍ〜０．５ｍｍと
し、絶縁基体と金属枠体の接合面積を狭くするとともに
厚みを０．５ｍｍ〜１ｍｍ、厚み／幅≧１とし、金属枠
体の変形による応力吸収を可能としたことから、金属枠
体に金属製蓋体をシームウエルド等の溶接により取着さ
せる際、絶縁基体と金属枠体との間に発生する熱応力は
その大きさが小さなものとなるとともに発生した熱応力
は金属枠体を若干変形させることによって金属枠体に完
全に吸収されることとなり、その結果、絶縁基体に大き
な熱応力や熱衝撃が作用し、絶縁基体にクラックや割れ
等を発生することはなく、絶縁基体と金属製蓋体とから
成る容器内部の気密封止を完全として内部に収容する電
子部品を長期間にわたり正常、かつ安定に作動させるこ
ともできる。
よれば、金属製蓋体がシームウエルド法等の溶接により
取着される金属枠体の幅を０．２ｍｍ〜０．５ｍｍと
し、絶縁基体と金属枠体の接合面積を狭くするとともに
厚みを０．５ｍｍ〜１ｍｍ、厚み／幅≧１とし、金属枠
体の変形による応力吸収を可能としたことから、金属枠
体に金属製蓋体をシームウエルド等の溶接により取着さ
せる際、絶縁基体と金属枠体との間に発生する熱応力は
その大きさが小さなものとなるとともに発生した熱応力
は金属枠体を若干変形させることによって金属枠体に完
全に吸収されることとなり、その結果、絶縁基体に大き
な熱応力や熱衝撃が作用し、絶縁基体にクラックや割れ
等を発生することはなく、絶縁基体と金属製蓋体とから
成る容器内部の気密封止を完全として内部に収容する電
子部品を長期間にわたり正常、かつ安定に作動させるこ
ともできる。
【００１６】また更に本発明の電子部品収納用パッケー
ジによれば、前記金属枠体を絶縁基体にロウ付けするロ
ウ材の融点を５００℃以下としたことから絶縁基体に金
属枠体をロウ付けにより取着する際、ロウ付けの温度に
よって絶縁基体が軟化変形し、絶縁基体に設けた配線層
に断線等を招来することもなく、その結果、絶縁基体に
設けた配線層を介して内部に収容する電子部品を所定の
外部電気回路に確実、強固に電気的接続することができ
る。
ジによれば、前記金属枠体を絶縁基体にロウ付けするロ
ウ材の融点を５００℃以下としたことから絶縁基体に金
属枠体をロウ付けにより取着する際、ロウ付けの温度に
よって絶縁基体が軟化変形し、絶縁基体に設けた配線層
に断線等を招来することもなく、その結果、絶縁基体に
設けた配線層を介して内部に収容する電子部品を所定の
外部電気回路に確実、強固に電気的接続することができ
る。
【００１７】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図１は本発明の電子部品収納用パッケ
ージを半導体素子を収容するパッケージに適用した場合
の一実施例を示し、１は絶縁基体、２は金属製蓋体であ
る。この絶縁基体１と蓋体２とで半導体素子３を収容す
るための容器４が構成される。
詳細に説明する。図１は本発明の電子部品収納用パッケ
ージを半導体素子を収容するパッケージに適用した場合
の一実施例を示し、１は絶縁基体、２は金属製蓋体であ
る。この絶縁基体１と蓋体２とで半導体素子３を収容す
るための容器４が構成される。
【００１８】前記絶縁基体１は、その上面中央部に半導
体素子３が搭載収容される凹部１ａが設けてあり、該凹
部１ａ底面には半導体素子３がロウ材、ガラス、樹脂等
の接着剤を介して搭載固定される。
体素子３が搭載収容される凹部１ａが設けてあり、該凹
部１ａ底面には半導体素子３がロウ材、ガラス、樹脂等
の接着剤を介して搭載固定される。
【００１９】前記絶縁基体１は、比誘電率が７以下（室
温１ＭＨｚ）のガラスセラミックス焼結体、好適には比
誘電率が５〜６．５（室温１ＭＨｚ）のガラスセラミッ
クス焼結体から成り、具体的には、 １）硼珪酸ガラスにアルミナ（Ａｌ2 Ｏ3 ）もしくはム
ライト（３Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）を添加して成る原
料粉末より製作されるガラスセラミックス焼結体（比誘
電率５〜６） ２）コージライト系結晶化ガラスにアルミナ（Ａｌ2 Ｏ
3 ）もしくはムライト（３Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）を
添加して成る原料粉末より製作されるガラスセラミック
ス焼結体（比誘電率５〜６） ３）ムライト系結晶化ガラスにアルミナ（Ａｌ2 Ｏ3 ）
もしくはムライト（３Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）を添加
して成る原料粉末より製作されるガラスセラミックス焼
結体（比誘電率５〜６）等で形成されている。
温１ＭＨｚ）のガラスセラミックス焼結体、好適には比
誘電率が５〜６．５（室温１ＭＨｚ）のガラスセラミッ
クス焼結体から成り、具体的には、 １）硼珪酸ガラスにアルミナ（Ａｌ2 Ｏ3 ）もしくはム
ライト（３Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）を添加して成る原
料粉末より製作されるガラスセラミックス焼結体（比誘
電率５〜６） ２）コージライト系結晶化ガラスにアルミナ（Ａｌ2 Ｏ
3 ）もしくはムライト（３Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）を
添加して成る原料粉末より製作されるガラスセラミック
ス焼結体（比誘電率５〜６） ３）ムライト系結晶化ガラスにアルミナ（Ａｌ2 Ｏ3 ）
もしくはムライト（３Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）を添加
して成る原料粉末より製作されるガラスセラミックス焼
結体（比誘電率５〜６）等で形成されている。
【００２０】なお、前記絶縁基体１は、例えば、硼珪酸
ガラスにアルミナ（Ａｌ2 Ｏ3 ）もしくはムライト（３
Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）を添加して成る原料粉末より
製作されるガラスセラミックス焼結体から成る場合、原
料粉末の組成が重量比で７２〜７６％のシリカ（ＳｉＯ
2 ）、１５〜１７％の酸化硼素（Ｂ2 Ｏ3 ）、２〜４％
の酸化アルミニウム（Ａｌ2 Ｏ3 ）、１．５％以下の酸
化マグネシウム（ＭｇＯ）、１．１〜１．４％の酸化ジ
ルコニウム（ＺｒＯ2 ）、酸化ナトリウム（Ｎａ
2 Ｏ）、酸化カリウム（Ｋ2 Ｏ）及び酸化リチウム（Ｌ
ｉ2 Ｏ）の合計量が２．０〜３．０％から成る硼珪酸ガ
ラス粉末にアルミナ（Ａｌ2 Ｏ3 ）、石英（ＳｉＯ2 ）
及びコージライト（２ＭｇＯ・２Ａｌ2 Ｏ3 ・５ＳｉＯ
2 ）の各粉末とアクリル樹脂を主成分とするバインダー
及び分散剤、可塑剤、有機溶媒を加えて泥漿物を作ると
ともに該泥漿物をドクターブレード法やカレンダロール
法を採用することによってグリーンシート（生シート）
となし、しかる後、前記グリーンシートに適当な打ち抜
き加工を施すとともにこれを複数枚積層し、約８００〜
９００℃の温度で焼成することによって製作される。
ガラスにアルミナ（Ａｌ2 Ｏ3 ）もしくはムライト（３
Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）を添加して成る原料粉末より
製作されるガラスセラミックス焼結体から成る場合、原
料粉末の組成が重量比で７２〜７６％のシリカ（ＳｉＯ
2 ）、１５〜１７％の酸化硼素（Ｂ2 Ｏ3 ）、２〜４％
の酸化アルミニウム（Ａｌ2 Ｏ3 ）、１．５％以下の酸
化マグネシウム（ＭｇＯ）、１．１〜１．４％の酸化ジ
ルコニウム（ＺｒＯ2 ）、酸化ナトリウム（Ｎａ
2 Ｏ）、酸化カリウム（Ｋ2 Ｏ）及び酸化リチウム（Ｌ
ｉ2 Ｏ）の合計量が２．０〜３．０％から成る硼珪酸ガ
ラス粉末にアルミナ（Ａｌ2 Ｏ3 ）、石英（ＳｉＯ2 ）
及びコージライト（２ＭｇＯ・２Ａｌ2 Ｏ3 ・５ＳｉＯ
2 ）の各粉末とアクリル樹脂を主成分とするバインダー
及び分散剤、可塑剤、有機溶媒を加えて泥漿物を作ると
ともに該泥漿物をドクターブレード法やカレンダロール
法を採用することによってグリーンシート（生シート）
となし、しかる後、前記グリーンシートに適当な打ち抜
き加工を施すとともにこれを複数枚積層し、約８００〜
９００℃の温度で焼成することによって製作される。
【００２１】また前記絶縁基体１は凹部１ａ周辺から外
周端にかけて複数の配線層５が被着形成されており、該
配線層５の凹部１ａ周辺部には半導体素子３の各電極が
ボンディングワイヤ６を介して電気的に接続され、また
外周端に導出した部位には外部電気回路と接続される外
部リード端子７がロウ材を介し取着されている。
周端にかけて複数の配線層５が被着形成されており、該
配線層５の凹部１ａ周辺部には半導体素子３の各電極が
ボンディングワイヤ６を介して電気的に接続され、また
外周端に導出した部位には外部電気回路と接続される外
部リード端子７がロウ材を介し取着されている。
【００２２】前記配線層５は例えば、銅、銀、金等の電
気抵抗率が２．５μΩ・ｃｍ以下の金属材料から成り、
銅等の粉末に適当な有機溶剤、溶媒を添加混合して得た
銅ペーストを絶縁基体１となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことよって絶縁基体１の凹部１ａ周辺から外
周端にかけて被着形成される。この場合、前記配線層５
を形成する銅、銀、金等の金属材料はその融点が約１０
００℃と低いものの絶縁基体１を構成するガラスセラミ
ックス焼結体の焼成温度が約８００℃〜９００℃程度と
低いことから絶縁基体１と同時焼成によって絶縁基体１
に所定パターンに被着形成することが可能となる。
気抵抗率が２．５μΩ・ｃｍ以下の金属材料から成り、
銅等の粉末に適当な有機溶剤、溶媒を添加混合して得た
銅ペーストを絶縁基体１となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことよって絶縁基体１の凹部１ａ周辺から外
周端にかけて被着形成される。この場合、前記配線層５
を形成する銅、銀、金等の金属材料はその融点が約１０
００℃と低いものの絶縁基体１を構成するガラスセラミ
ックス焼結体の焼成温度が約８００℃〜９００℃程度と
低いことから絶縁基体１と同時焼成によって絶縁基体１
に所定パターンに被着形成することが可能となる。
【００２３】また前記配線層５はその電気抵抗率が２．
５μΩ・ｃｍ以下と低いことから配線層５を介して容器
４内部に収容する半導体素子３と外部電気回路との間に
電気信号の出し入れをしたとしても、配線層５において
電気信号が大きく減衰することはなく、その結果、半導
体素子３に正確、かつ確実な駆動を行わせることができ
る。
５μΩ・ｃｍ以下と低いことから配線層５を介して容器
４内部に収容する半導体素子３と外部電気回路との間に
電気信号の出し入れをしたとしても、配線層５において
電気信号が大きく減衰することはなく、その結果、半導
体素子３に正確、かつ確実な駆動を行わせることができ
る。
【００２４】更に前記配線層５は、該配線層５の被着形
成されている絶縁基体１の比誘電率が７以下（室温１Ｍ
Ｈｚ）と低いことから配線層５を伝わる電気信号の伝搬
速度が速いものとなり、その結果、配線層５を介して容
器４内部に収容する半導体素子３と外部電気回路との間
に電気信号の出し入れをしたとしても、電気信号の伝搬
に遅延を生じることなく、半導体素子３に正確、かつ確
実に電気信号を出し入れすることも可能となる。
成されている絶縁基体１の比誘電率が７以下（室温１Ｍ
Ｈｚ）と低いことから配線層５を伝わる電気信号の伝搬
速度が速いものとなり、その結果、配線層５を介して容
器４内部に収容する半導体素子３と外部電気回路との間
に電気信号の出し入れをしたとしても、電気信号の伝搬
に遅延を生じることなく、半導体素子３に正確、かつ確
実に電気信号を出し入れすることも可能となる。
【００２５】なお、前記配線層５は銅や銀から成る場
合、その露出表面に耐蝕性に優れる金等をメッキ法によ
り１．０μｍ〜２０μｍの厚みに被着させておくと、配
線層２の酸化腐食を有効に防止することができるととも
に配線層５とボンディングワイヤ６との接続及び配線層
５への外部リード端子７の取着強固となすことができ
る。従って、前記配線層５は銅や銀から成る場合、配線
層５の酸化腐食を防止し、配線層５とボンディングワイ
ヤ６及び外部リード端子７との取着を強固とするには配
線層５の露出表面に金等の耐蝕性に優れる金属を１．０
μｍ〜２０μｍの厚みに被着させておくことが好まし
い。
合、その露出表面に耐蝕性に優れる金等をメッキ法によ
り１．０μｍ〜２０μｍの厚みに被着させておくと、配
線層２の酸化腐食を有効に防止することができるととも
に配線層５とボンディングワイヤ６との接続及び配線層
５への外部リード端子７の取着強固となすことができ
る。従って、前記配線層５は銅や銀から成る場合、配線
層５の酸化腐食を防止し、配線層５とボンディングワイ
ヤ６及び外部リード端子７との取着を強固とするには配
線層５の露出表面に金等の耐蝕性に優れる金属を１．０
μｍ〜２０μｍの厚みに被着させておくことが好まし
い。
【００２６】また前記絶縁基体１に被着した配線層５に
ロウ付けされる外部リード端子７は内部に収容する半導
体素子３を外部電気回路に接続する作用をなし、外部リ
ード端子７を外部電気回路に接続することによって内部
に収容される半導体素子３は配線層５及び外部リード端
子７を介して外部電気回路に電気的に接続されることと
なる。
ロウ付けされる外部リード端子７は内部に収容する半導
体素子３を外部電気回路に接続する作用をなし、外部リ
ード端子７を外部電気回路に接続することによって内部
に収容される半導体素子３は配線層５及び外部リード端
子７を介して外部電気回路に電気的に接続されることと
なる。
【００２７】前記外部リード端子７は例えば、鉄ーニッ
ケルーコバルト合金や鉄ーニッケル合金等の金属材料か
ら成り、鉄ーニッケルーコバルト合金等のインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用し、所定の形状に形成することによって
製作される。
ケルーコバルト合金や鉄ーニッケル合金等の金属材料か
ら成り、鉄ーニッケルーコバルト合金等のインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用し、所定の形状に形成することによって
製作される。
【００２８】前記外部リード端子７を配線層５にロウ付
けするロウ材は例えば、１０重量％乃至５０重量％のイ
ンジウムまたは錫と、１０重量％乃至７０重量％の銀
と、１０重量％乃至７５重量％のアンチモンと、１０重
量％以下の銅とから成る合金（融点４００℃）や、８８
重量％の金と、１２重量％のゲルマニウムとの共晶合金
（融点３６０℃）等の融点が５００℃以下の金属材料が
好適に使用され、融点が５００℃以下のロウ材を使用す
ると絶縁基体１に被着させた配線層５に外部リード端子
７をロウ付けする際、ロウ材を加熱溶融させる熱によっ
て絶縁基体１が大きく変形し、絶縁基体１に被着させた
配線層５に断線等が招来するのを有効に防止することが
できる。従って、外部リード端子７を配線層５にロウ付
けする際、ロウ材としては融点が５００℃以下のもの、
具体的には１０重量％乃至５０重量％のインジウムまた
は錫と、１０重量％乃至７０重量％の銀と、１０重量％
乃至７５重量％のアンチモンと、１０重量％以下の銅と
から成る合金（融点４００℃）や、８８重量％の金と、
１２重量％のゲルマニウムとの共晶合金（融点３６０
℃）等を使用することが好ましい。
けするロウ材は例えば、１０重量％乃至５０重量％のイ
ンジウムまたは錫と、１０重量％乃至７０重量％の銀
と、１０重量％乃至７５重量％のアンチモンと、１０重
量％以下の銅とから成る合金（融点４００℃）や、８８
重量％の金と、１２重量％のゲルマニウムとの共晶合金
（融点３６０℃）等の融点が５００℃以下の金属材料が
好適に使用され、融点が５００℃以下のロウ材を使用す
ると絶縁基体１に被着させた配線層５に外部リード端子
７をロウ付けする際、ロウ材を加熱溶融させる熱によっ
て絶縁基体１が大きく変形し、絶縁基体１に被着させた
配線層５に断線等が招来するのを有効に防止することが
できる。従って、外部リード端子７を配線層５にロウ付
けする際、ロウ材としては融点が５００℃以下のもの、
具体的には１０重量％乃至５０重量％のインジウムまた
は錫と、１０重量％乃至７０重量％の銀と、１０重量％
乃至７５重量％のアンチモンと、１０重量％以下の銅と
から成る合金（融点４００℃）や、８８重量％の金と、
１２重量％のゲルマニウムとの共晶合金（融点３６０
℃）等を使用することが好ましい。
【００２９】前記絶縁基体１はまたその上面に枠状の金
属層８が被着形成されており、該金属層８上には金属枠
体９がロウ材１０を介してロウ付けされている。
属層８が被着形成されており、該金属層８上には金属枠
体９がロウ材１０を介してロウ付けされている。
【００３０】前記絶縁基体１上面の金属層８は金属枠体
９を絶縁基体１にロウ付けする際の下地金属層として作
用し、銅、銀、金等の金属材料から成り，前述の配線層
５と同様の方法によって絶縁基体１の上面に枠状に被着
形成される。
９を絶縁基体１にロウ付けする際の下地金属層として作
用し、銅、銀、金等の金属材料から成り，前述の配線層
５と同様の方法によって絶縁基体１の上面に枠状に被着
形成される。
【００３１】また前記枠状の金属層８にロウ材１０を介
してロウ付けされる金属枠体９は金属製蓋体２を絶縁基
体１に取着する際の下地金属部材として作用し、金属枠
体９に金属製蓋体２をシームウエルト法等により溶接す
ることによって金属製蓋体２は絶縁基体１上に取着され
る。
してロウ付けされる金属枠体９は金属製蓋体２を絶縁基
体１に取着する際の下地金属部材として作用し、金属枠
体９に金属製蓋体２をシームウエルト法等により溶接す
ることによって金属製蓋体２は絶縁基体１上に取着され
る。
【００３２】前記金属枠体９は例えば、鉄ーニッケルー
コバルト合金や鉄ーニッケル合金等の金属材料から成
り、その幅（Ｗ）が０．２ｍｍ〜０．５ｍｍ、厚み
（Ｔ）が０．５ｍｍ〜１ｍｍで、かつ厚み（Ｔ）／幅
（Ｗ）≧１となっている。
コバルト合金や鉄ーニッケル合金等の金属材料から成
り、その幅（Ｗ）が０．２ｍｍ〜０．５ｍｍ、厚み
（Ｔ）が０．５ｍｍ〜１ｍｍで、かつ厚み（Ｔ）／幅
（Ｗ）≧１となっている。
【００３３】前記金属枠体９はその幅（Ｗ）を０．２ｍ
ｍ〜０．５ｍｍとし、金属枠体９と絶縁基体１との接合
面積を狭いものにしたこと及び厚み（Ｔ）を０．５ｍｍ
〜１ｍｍ、厚み（Ｔ）／幅（Ｗ）≧１とし、金属枠体９
に変形による応力吸収を可能としたことから、金属枠体
９に金属製蓋体２をシームウエルド等の溶接により取着
させる際、絶縁基体１と金属枠体９との間に発生する熱
応力はその大きさが小さなものとなるとともに発生した
熱応力は金属枠体９を若干変形させることによって金属
枠体９に完全に吸収されることとなり、その結果、絶縁
基体１に大きな熱応力や熱衝撃が作用し、絶縁基体１に
クラックや割れ等を発生することはなく、絶縁基体１と
金属製蓋体２とから成る容器４内部の気密封止を完全と
して内部に収容する半導体素子３を長期間にわたり正
常、かつ安定に作動させることができる。
ｍ〜０．５ｍｍとし、金属枠体９と絶縁基体１との接合
面積を狭いものにしたこと及び厚み（Ｔ）を０．５ｍｍ
〜１ｍｍ、厚み（Ｔ）／幅（Ｗ）≧１とし、金属枠体９
に変形による応力吸収を可能としたことから、金属枠体
９に金属製蓋体２をシームウエルド等の溶接により取着
させる際、絶縁基体１と金属枠体９との間に発生する熱
応力はその大きさが小さなものとなるとともに発生した
熱応力は金属枠体９を若干変形させることによって金属
枠体９に完全に吸収されることとなり、その結果、絶縁
基体１に大きな熱応力や熱衝撃が作用し、絶縁基体１に
クラックや割れ等を発生することはなく、絶縁基体１と
金属製蓋体２とから成る容器４内部の気密封止を完全と
して内部に収容する半導体素子３を長期間にわたり正
常、かつ安定に作動させることができる。
【００３４】なお、前記金属枠体９はその幅が０．２ｍ
ｍ未満であると金属枠体９の絶縁基体１への取着強度が
劣化し、金属枠体９を介して金属製蓋体２を絶縁基体１
に強固に取着することができなくなり、また０．５ｍｍ
を超えると金属枠体９と絶縁基体１の熱膨張係数の相違
に起因する熱応力によって絶縁基体１にクラックや割れ
等が発生してしまう。従って、前記金属枠体９はその幅
が０．２ｍｍ〜０．５ｍｍの範囲に特定される。
ｍ未満であると金属枠体９の絶縁基体１への取着強度が
劣化し、金属枠体９を介して金属製蓋体２を絶縁基体１
に強固に取着することができなくなり、また０．５ｍｍ
を超えると金属枠体９と絶縁基体１の熱膨張係数の相違
に起因する熱応力によって絶縁基体１にクラックや割れ
等が発生してしまう。従って、前記金属枠体９はその幅
が０．２ｍｍ〜０．５ｍｍの範囲に特定される。
【００３５】また前記金属枠体９はその厚みが０．５ｍ
ｍ未満となり、かつ厚み（Ｔ）／幅（Ｗ）＜１となると
金属枠体９に変形による応力吸収能が付与されず、また
厚みが１ｍｍを超え、厚み（Ｔ）／幅（Ｗ）≧１となる
と金属枠体９が金属製蓋体２を溶接する際の圧力によっ
て大きく変形してしまう。従って、前記金属枠体９はそ
の厚みが０．５ｍｍ〜１ｍｍの範囲に、かつ厚み（Ｔ）
／幅（Ｗ）≧１に特定される。
ｍ未満となり、かつ厚み（Ｔ）／幅（Ｗ）＜１となると
金属枠体９に変形による応力吸収能が付与されず、また
厚みが１ｍｍを超え、厚み（Ｔ）／幅（Ｗ）≧１となる
と金属枠体９が金属製蓋体２を溶接する際の圧力によっ
て大きく変形してしまう。従って、前記金属枠体９はそ
の厚みが０．５ｍｍ〜１ｍｍの範囲に、かつ厚み（Ｔ）
／幅（Ｗ）≧１に特定される。
【００３６】更に前記金属枠体９を絶縁基体１上面に形
成した枠状の金属層８にロウ付けするロウ材９は融点が
５００℃以下の金属材料からなり、具体的には１０重量
％乃至５０重量％のインジウムまたは錫と、１０重量％
乃至７０重量％の銀と、１０重量％乃至７５重量％のア
ンチモンと、１０重量％以下の銅とから成る合金（融点
４００℃）や、８８重量％の金と、１２重量％のゲルマ
ニウムとの共晶合金（融点３６０℃）等が好適に使用さ
れる。
成した枠状の金属層８にロウ付けするロウ材９は融点が
５００℃以下の金属材料からなり、具体的には１０重量
％乃至５０重量％のインジウムまたは錫と、１０重量％
乃至７０重量％の銀と、１０重量％乃至７５重量％のア
ンチモンと、１０重量％以下の銅とから成る合金（融点
４００℃）や、８８重量％の金と、１２重量％のゲルマ
ニウムとの共晶合金（融点３６０℃）等が好適に使用さ
れる。
【００３７】前記ロウ材９の融点を５００℃以下の温度
に特定するのは、絶縁基体１に被着させた金属層８に金
属枠体９をロウ付けする際、ロウ材１０を加熱溶融させ
る熱によって絶縁基体１が大きく変形し、絶縁基体１に
被着させた配線層５に断線等が招来するのを有効に防止
するためであり、かかる融点が５００℃以下のロウ材を
使用するとロウ付け時、絶縁基体１に大きな変形を発生
することはなく、絶縁基体１に被着させた配線層５に断
線等を招来することはない。かくして、上述のパッケー
ジによれば、絶縁基体１の凹部１ａ底面に半導体素子３
をガラス、樹脂、ロウ材等の接着剤を介して搭載固定す
るとともに半導体素子３の各電極を配線層５にボンディ
ングワイヤ６を介して電気的に接続し、しかる後、絶縁
基体１の上面に被着させた金属枠体９に金属製蓋体２を
シームウエルド法等の溶接によって取着させ、絶縁基体
１と金属製蓋体２とから成る容器４内部に半導体素子３
を気密に収容することによって製品としての半導体装置
が完成する。
に特定するのは、絶縁基体１に被着させた金属層８に金
属枠体９をロウ付けする際、ロウ材１０を加熱溶融させ
る熱によって絶縁基体１が大きく変形し、絶縁基体１に
被着させた配線層５に断線等が招来するのを有効に防止
するためであり、かかる融点が５００℃以下のロウ材を
使用するとロウ付け時、絶縁基体１に大きな変形を発生
することはなく、絶縁基体１に被着させた配線層５に断
線等を招来することはない。かくして、上述のパッケー
ジによれば、絶縁基体１の凹部１ａ底面に半導体素子３
をガラス、樹脂、ロウ材等の接着剤を介して搭載固定す
るとともに半導体素子３の各電極を配線層５にボンディ
ングワイヤ６を介して電気的に接続し、しかる後、絶縁
基体１の上面に被着させた金属枠体９に金属製蓋体２を
シームウエルド法等の溶接によって取着させ、絶縁基体
１と金属製蓋体２とから成る容器４内部に半導体素子３
を気密に収容することによって製品としての半導体装置
が完成する。
【００３８】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例におい
ては電子部品として半導体素子を収容するパッケージを
例に挙げて説明したが、表面波素子等の他の電子部品を
収容するパッケージであってもよい。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例におい
ては電子部品として半導体素子を収容するパッケージを
例に挙げて説明したが、表面波素子等の他の電子部品を
収容するパッケージであってもよい。
【００３９】
【発明の効果】本発明の電子部品収納用パッケージによ
れば、絶縁基体を比誘電率が７以下（室温１ＭＨｚ）の
ガラスセラミックス焼結体で形成したことから、絶縁基
体に設けた配線層を伝わる電気信号の伝搬速度を速いも
のとして信号の高速伝搬を要求する電子部品の収容が可
能となる。
れば、絶縁基体を比誘電率が７以下（室温１ＭＨｚ）の
ガラスセラミックス焼結体で形成したことから、絶縁基
体に設けた配線層を伝わる電気信号の伝搬速度を速いも
のとして信号の高速伝搬を要求する電子部品の収容が可
能となる。
【００４０】また本発明の電子部品収納用パッケージに
よれば、絶縁基体を低温焼成（約８００℃〜９００℃）
が可能なガラスセラミックス焼結体で形成したことか
ら、絶縁基体と同時焼成により形成される配線層を電気
抵抗率が低い銅や銀、金で形成することができ、その結
果、配線層に電気信号を伝搬させた場合、電気信号に大
きな減衰を生じることなく、電気信号を正確、かつ確実
に伝搬させることも可能となる。
よれば、絶縁基体を低温焼成（約８００℃〜９００℃）
が可能なガラスセラミックス焼結体で形成したことか
ら、絶縁基体と同時焼成により形成される配線層を電気
抵抗率が低い銅や銀、金で形成することができ、その結
果、配線層に電気信号を伝搬させた場合、電気信号に大
きな減衰を生じることなく、電気信号を正確、かつ確実
に伝搬させることも可能となる。
【００４１】更に本発明の電子部品収納用パッケージに
よれば、金属製蓋体がシームウエルド法等の溶接により
取着される金属枠体の幅を０．２ｍｍ〜０．５ｍｍと
し、絶縁基体と金属枠体の接合面積を狭くするとともに
厚みを０．５ｍｍ〜１ｍｍ、厚み／幅≧１とし、金属枠
体の変形による応力吸収を可能としたことから、金属枠
体に金属製蓋体をシームウエルド等の溶接により取着さ
せる際、絶縁基体と金属枠体との間に発生する熱応力は
その大きさが小さなものとなるとともに発生した熱応力
は金属枠体を若干変形させることによって金属枠体に完
全に吸収されることとなり、その結果、絶縁基体に大き
な熱応力や熱衝撃が作用し、絶縁基体にクラックや割れ
等を発生することはなく、絶縁基体と金属製蓋体とから
成る容器内部の気密封止を完全として内部に収容する電
子部品を長期間にわたり正常、かつ安定に作動させるこ
ともできる。
よれば、金属製蓋体がシームウエルド法等の溶接により
取着される金属枠体の幅を０．２ｍｍ〜０．５ｍｍと
し、絶縁基体と金属枠体の接合面積を狭くするとともに
厚みを０．５ｍｍ〜１ｍｍ、厚み／幅≧１とし、金属枠
体の変形による応力吸収を可能としたことから、金属枠
体に金属製蓋体をシームウエルド等の溶接により取着さ
せる際、絶縁基体と金属枠体との間に発生する熱応力は
その大きさが小さなものとなるとともに発生した熱応力
は金属枠体を若干変形させることによって金属枠体に完
全に吸収されることとなり、その結果、絶縁基体に大き
な熱応力や熱衝撃が作用し、絶縁基体にクラックや割れ
等を発生することはなく、絶縁基体と金属製蓋体とから
成る容器内部の気密封止を完全として内部に収容する電
子部品を長期間にわたり正常、かつ安定に作動させるこ
ともできる。
【００４２】また更に本発明の電子部品収納用パッケー
ジによれば、前記金属枠体を絶縁基体にロウ付けするロ
ウ材の融点を５００℃以下としたことから絶縁基体に金
属枠体をロウ付けにより取着する際、ロウ付けの温度に
よって絶縁基体が軟化変形し、絶縁基体に設けた配線層
に断線等を招来することもなく、その結果、絶縁基体に
設けた配線層を介して内部に収容する電子部品を所定の
外部電気回路に確実、強固に電気的接続することができ
る。
ジによれば、前記金属枠体を絶縁基体にロウ付けするロ
ウ材の融点を５００℃以下としたことから絶縁基体に金
属枠体をロウ付けにより取着する際、ロウ付けの温度に
よって絶縁基体が軟化変形し、絶縁基体に設けた配線層
に断線等を招来することもなく、その結果、絶縁基体に
設けた配線層を介して内部に収容する電子部品を所定の
外部電気回路に確実、強固に電気的接続することができ
る。
【図１】本発明の電子部品収納用パッケージの一実施例
を示す断面図である。
を示す断面図である。
１・・・・・・・・・絶縁基体 ２・・・・・・・・・金属製蓋体 ３・・・・・・・・・半導体素子 ４・・・・・・・・・容器 ５・・・・・・・・・配線層 ８・・・・・・・・・枠状の金属層 ９・・・・・・・・・金属枠体 １０・・・・・・・・ロウ材
Claims (3)
- 【請求項１】電子部品が接続される配線層を有し、上面
に金属枠体がロウ材を介しロウ付けされた絶縁基体と、
金属製蓋体とから成り、絶縁基体にロウ付けされた金属
枠体に金属製蓋体を取着することによって内部に電子部
品を収容するようになした電子部品収納用パッケージで
あって、前記絶縁基体は比誘電率が７以下のガラスセラ
ミックス焼結体で、配線層は銅、銀、金の少なくとも１
種で形成されており、かつ前記金属枠体を絶縁基体にロ
ウ付けするロウ材は融点が５００℃以下であるとともに
金属枠体の幅が０．２ｍｍ〜０．５ｍｍ、厚みが０．５
ｍｍ〜１ｍｍ、厚み／幅≧１であることを特徴とする電
子部品収納用パッケージ。 - 【請求項２】前記ロウ材は、１０重量％乃至５０重量％
のインジウムまたは錫と、１０重量％乃至７０重量％の
銀と、１０重量％乃至７５重量％のアンチモンと、１０
重量％以下の銅とから成る合金により形成されているこ
とを特徴とする請求項１記載の電子部品収納用パッケー
ジ。 - 【請求項３】前記ロウ材は、８８重量％の金と、１２重
量％のゲルマニウムとの共晶合金から成ることを特徴と
する請求項１記載の電子部品収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00875197A JP3398294B2 (ja) | 1997-01-21 | 1997-01-21 | 電子部品収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00875197A JP3398294B2 (ja) | 1997-01-21 | 1997-01-21 | 電子部品収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209313A true JPH10209313A (ja) | 1998-08-07 |
| JP3398294B2 JP3398294B2 (ja) | 2003-04-21 |
Family
ID=11701642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00875197A Expired - Fee Related JP3398294B2 (ja) | 1997-01-21 | 1997-01-21 | 電子部品収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3398294B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007889A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2003007885A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2010214396A (ja) * | 2009-03-14 | 2010-09-30 | Tanaka Kikinzoku Kogyo Kk | 半田付け用ＡｕＧｅ合金球 |
| KR20170032618A (ko) * | 2015-09-15 | 2017-03-23 | 주식회사 아모센스 | 통신용 증폭 반도체 패키지 |
-
1997
- 1997-01-21 JP JP00875197A patent/JP3398294B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007889A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2003007885A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP4562319B2 (ja) * | 2001-06-26 | 2010-10-13 | 京セラ株式会社 | 半導体素子収納用パッケージ |
| JP2010214396A (ja) * | 2009-03-14 | 2010-09-30 | Tanaka Kikinzoku Kogyo Kk | 半田付け用ＡｕＧｅ合金球 |
| KR20170032618A (ko) * | 2015-09-15 | 2017-03-23 | 주식회사 아모센스 | 통신용 증폭 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3398294B2 (ja) | 2003-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3398294B2 (ja) | 電子部品収納用パッケージ | |
| JP2784131B2 (ja) | 光半導体素子収納用パッケージ | |
| JPH10209336A (ja) | 半導体素子収納用パッケージ | |
| JP3318453B2 (ja) | 電子部品収納用パッケージ | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740608B2 (ja) | 半導体素子収納用パッケージ | |
| JP3318452B2 (ja) | 電子部品収納用パッケージ | |
| JP2740605B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2514908Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2004179361A (ja) | 蓋部材およびそれを用いた電子部品収納用容器 | |
| JPH06169025A (ja) | 半導体素子収納用パッケージ | |
| JP2763476B2 (ja) | 配線基板及びその製造方法 | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP2783735B2 (ja) | 半導体素子収納用パッケージ | |
| JP3481840B2 (ja) | 光半導体素子収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JP3570852B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740606B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2717727B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08204047A (ja) | 電子部品収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001237336A (ja) | 半導体素子収納用パッケージ | |
| JPH11233661A (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |