JP2763476B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法Info
- Publication number
- JP2763476B2 JP2763476B2 JP5123974A JP12397493A JP2763476B2 JP 2763476 B2 JP2763476 B2 JP 2763476B2 JP 5123974 A JP5123974 A JP 5123974A JP 12397493 A JP12397493 A JP 12397493A JP 2763476 B2 JP2763476 B2 JP 2763476B2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- wiring layer
- lead terminal
- brazing material
- sintered body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structure Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子収納用パッケ
ージや混成集積回路基板等に使用される配線基板に関す
るものである。
ージや混成集積回路基板等に使用される配線基板に関す
るものである。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは絶縁基体に被着させたメタラ
イズ配線層に外部リード端子を取着して成る配線基板と
蓋体とから構成されており、具体的には酸化アルミニウ
ム質焼結体等の電気絶縁材料から成り、その上面の略中
央部に半導体素子を収容するための凹部を有し、且つ該
凹部周辺から下面にかけて導出されたタングステン、モ
リブデン、マンガン等の高融点金属粉末から成るメタラ
イズ配線層を有する絶縁基体と、半導体素子を外部電気
回路に電気的に接続するために前記メタライズ配線層に
溶融温度が約８００℃の銀ロウ材を介し取着されたコバ
ール金属もしくは４２アロイからなる外部リード端子
と、酸化アルミニウム質焼結体等の電気絶縁材料から成
る蓋体とで形成されている。
体素子収納用パッケージは絶縁基体に被着させたメタラ
イズ配線層に外部リード端子を取着して成る配線基板と
蓋体とから構成されており、具体的には酸化アルミニウ
ム質焼結体等の電気絶縁材料から成り、その上面の略中
央部に半導体素子を収容するための凹部を有し、且つ該
凹部周辺から下面にかけて導出されたタングステン、モ
リブデン、マンガン等の高融点金属粉末から成るメタラ
イズ配線層を有する絶縁基体と、半導体素子を外部電気
回路に電気的に接続するために前記メタライズ配線層に
溶融温度が約８００℃の銀ロウ材を介し取着されたコバ
ール金属もしくは４２アロイからなる外部リード端子
と、酸化アルミニウム質焼結体等の電気絶縁材料から成
る蓋体とで形成されている。
【０００３】かかる半導体素子収納用パッケージは配線
基板の絶縁基体に設けた凹部底面に半導体素子を接着剤
を介して取着固定し、半導体素子の各電極とメタライズ
配線層とをボンディングワイヤを介して電気的に接続す
るとともに絶縁基体の上面に蓋体をガラス、樹脂、ロウ
材等から成る封止材により接合させ、半導体素子を気密
に封止することによって製品としての半導体装置とな
る。
基板の絶縁基体に設けた凹部底面に半導体素子を接着剤
を介して取着固定し、半導体素子の各電極とメタライズ
配線層とをボンディングワイヤを介して電気的に接続す
るとともに絶縁基体の上面に蓋体をガラス、樹脂、ロウ
材等から成る封止材により接合させ、半導体素子を気密
に封止することによって製品としての半導体装置とな
る。
【０００４】しかしながら、近時、半導体素子は高密度
化、高速化が急激に進み、該半導体素子を上記従来の半
導体素子収納用パッケージに収容した場合、半導体素子
収納用パッケージに使用される配線基板の絶縁基体を構
成する酸化アルミニウム質焼結体の誘電率が９〜１０
（室温１ＭＨｚ）と高いため、絶縁基体に設けたメタラ
イズ配線層を伝わる電気信号の伝播速度が遅く、そのた
め信号の高速伝播を要求する半導体素子はその収容が不
可となるという欠点を有していた。
化、高速化が急激に進み、該半導体素子を上記従来の半
導体素子収納用パッケージに収容した場合、半導体素子
収納用パッケージに使用される配線基板の絶縁基体を構
成する酸化アルミニウム質焼結体の誘電率が９〜１０
（室温１ＭＨｚ）と高いため、絶縁基体に設けたメタラ
イズ配線層を伝わる電気信号の伝播速度が遅く、そのた
め信号の高速伝播を要求する半導体素子はその収容が不
可となるという欠点を有していた。
【０００５】そこで上記欠点を解消するために半導体素
子収納用パッケージに使用される配線基板の絶縁基体を
低誘電率であるガラスセラミックス焼結体で形成するこ
とが必要とされる。
子収納用パッケージに使用される配線基板の絶縁基体を
低誘電率であるガラスセラミックス焼結体で形成するこ
とが必要とされる。
【０００６】
【発明が解決しようとする課題】しかしながら、ガラス
セラミックス焼結体はその軟化温度が７００℃と低いた
め、絶縁基体に被着させたメタライズ配線層に外部リー
ド端子を銀ロウ材を介して取着した場合、銀ロウ材を溶
融させる熱（約８００℃）によって絶縁基体が大きく軟
化変形し、絶縁基体に被着させたメタライズ配線層に断
線を招来するという欠点が誘発される。
セラミックス焼結体はその軟化温度が７００℃と低いた
め、絶縁基体に被着させたメタライズ配線層に外部リー
ド端子を銀ロウ材を介して取着した場合、銀ロウ材を溶
融させる熱（約８００℃）によって絶縁基体が大きく軟
化変形し、絶縁基体に被着させたメタライズ配線層に断
線を招来するという欠点が誘発される。
【０００７】また更に前記欠点を解消するために外部リ
ード端子を取着するロウ材を溶融温度が８００℃と高い
銀ロウ材にかえて溶融温度が６００℃以下と低い金 錫
ロウ材を使用することが考えられる。
ード端子を取着するロウ材を溶融温度が８００℃と高い
銀ロウ材にかえて溶融温度が６００℃以下と低い金 錫
ロウ材を使用することが考えられる。
【０００８】しかしながら、ガラスセラミックス焼結体
から成る絶縁基体のメタライズ配線層にコバール金属や
４２アロイから成る外部リード端子を金 錫ロウ材を介
して取着した場合、コバール金属や４２アロイのビッカ
ース硬度（Ｈｖ）が２００〜２５０であり硬いこと、コ
バール金属や４２アロイの熱膨張係数は約７．０×１０
-6／℃であり、ガラスセラミックス焼結体の熱膨張係数
（３．５〜４．５×１０-6／℃）と相違していること等
から絶縁基体と外部リード端子との間に大きな熱応力が
発生するとともに両者の取着部に内在してしまい、その
結果、絶縁基体に外部リード端子を取着した後、外部リ
ード端子に外力が印加されると、該外力が前記内在応力
と相俊って大きくなり、外部リード端子が絶縁基体より
外れて、半導体素子の各電極を外部電気回路基板に確実
に電気的接続することができないという欠点が誘発され
る。
から成る絶縁基体のメタライズ配線層にコバール金属や
４２アロイから成る外部リード端子を金 錫ロウ材を介
して取着した場合、コバール金属や４２アロイのビッカ
ース硬度（Ｈｖ）が２００〜２５０であり硬いこと、コ
バール金属や４２アロイの熱膨張係数は約７．０×１０
-6／℃であり、ガラスセラミックス焼結体の熱膨張係数
（３．５〜４．５×１０-6／℃）と相違していること等
から絶縁基体と外部リード端子との間に大きな熱応力が
発生するとともに両者の取着部に内在してしまい、その
結果、絶縁基体に外部リード端子を取着した後、外部リ
ード端子に外力が印加されると、該外力が前記内在応力
と相俊って大きくなり、外部リード端子が絶縁基体より
外れて、半導体素子の各電極を外部電気回路基板に確実
に電気的接続することができないという欠点が誘発され
る。
【０００９】
【発明の目的】本発明は上記欠点を鑑み案出されたもの
で、その目的はガラスセラミックス焼結体から成る絶縁
基体に被着させたメタライズ配線層の断線を皆無とし、
且つメタライズ配線層と外部リード端子との取着を強固
とするとともにメタライズ配線層を伝わる電気信号の伝
播速度を高速にすることができる配線基板及びその製造
方法を提供することにある。
で、その目的はガラスセラミックス焼結体から成る絶縁
基体に被着させたメタライズ配線層の断線を皆無とし、
且つメタライズ配線層と外部リード端子との取着を強固
とするとともにメタライズ配線層を伝わる電気信号の伝
播速度を高速にすることができる配線基板及びその製造
方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明はガラスセラミッ
クス焼結体から成る絶縁基体に被着させたメタライズ配
線層に外部リード端子をロウ材を介して取着して成る配
線基板において、前記外部リード端子はビッカース硬度
（Ｈｖ）が１００≦Ｈｖ≦１５０であり、且つロウ材の
溶融温度が６００℃以下であることを特徴とするもので
ある。
クス焼結体から成る絶縁基体に被着させたメタライズ配
線層に外部リード端子をロウ材を介して取着して成る配
線基板において、前記外部リード端子はビッカース硬度
（Ｈｖ）が１００≦Ｈｖ≦１５０であり、且つロウ材の
溶融温度が６００℃以下であることを特徴とするもので
ある。
【００１１】
【実施例】次に本発明を添付図面に示す実施例に基づき
詳細に説明する。
詳細に説明する。
【００１２】図１は本発明にかかる配線基板を半導体素
子を収容する半導体素子収納用パッケージに適用した場
合の一実施例を示す断面図であり、１は絶縁基体、２は
絶縁基体１に被着されたメタライズ配線層、３はメタラ
イズ配線層２に取着された外部リード端子である。この
絶縁基体１に被着されたメタライズ配線層２に外部リー
ド端子３を取着したものが配線基板Ａとなる。
子を収容する半導体素子収納用パッケージに適用した場
合の一実施例を示す断面図であり、１は絶縁基体、２は
絶縁基体１に被着されたメタライズ配線層、３はメタラ
イズ配線層２に取着された外部リード端子である。この
絶縁基体１に被着されたメタライズ配線層２に外部リー
ド端子３を取着したものが配線基板Ａとなる。
【００１３】前記絶縁基体１はその上面中央部に半導体
素子４を収納するための空所を形成する凹部１ａが設け
てあり、該凹部１ａ底面には半導体素子４が接着剤を介
し取着される。
素子４を収納するための空所を形成する凹部１ａが設け
てあり、該凹部１ａ底面には半導体素子４が接着剤を介
し取着される。
【００１４】前記絶縁基体１となる低誘電率のガラスセ
ラミックス焼結体は以下に列挙する組成のものがある。
ラミックス焼結体は以下に列挙する組成のものがある。
【００１５】１）硼珪酸ガラスにアルミナ（Ａｌ
2 ０ 3）もしくはムライト（３Ａｌ2 ０ 3・２Ｓｉ
Ｏ2 ）を添加してなる原料粉末より製作されるガラスセ
ラミックス焼結体（誘電率５〜６） ２）コージライト系結晶化ガラスにアルミナ（Ａｌ2 ０
3）もしくはムライト（３Ａｌ2 ０ 3・２ＳｉＯ2 ）を
添加してなる原料粉末より製作されるガラスセラミック
ス焼結体（誘電率５〜６） ３）ムライト系結晶化ガラスにアルミナ（Ａｌ2 ０ 3）
もしくはムライト（３Ａｌ2 ０ 3・２ＳｉＯ2 ）を添加
してなる原料粉末より製作されるガラスセラミックス焼
結体（誘電率５〜６） 上記のうち、例えば、硼珪酸ガラスにセラミック絶縁材
料を添加して形成されるガラスセラミックス焼結体から
成る場合は、原料粉末の組成が重量比で７２〜７６％の
ＳｉＯ2 、１５〜１７％のＢ2 ０3 、２〜４％のＡｌ2
０ 3、１．５以下のＭｇＯ、１．１〜１．４％のＺｒＯ
2 、Ｎａ2 ０、Ｋ2 ０及びＬｉ2 Ｏの合計量が２．０〜
３．０％から成る硼珪酸ガラス粉末にアルミナ（Ａｌ2
０ 3）、石英（ＳｉＯ2 ）及びコージライト（２ＭｇＯ
・２Ａｌ2 ０ 3・５ＳｉＯ2 ）の各粉末とアクリル樹脂
を主成分とするバインダー及び分散剤、可塑剤、有機溶
媒を加えて泥漿物を作るとともに該泥漿物をドクターブ
レード法やカレンダロール法を採用することによってグ
リーンシート（生シート）と成し、しかる後、前記グリ
ーンシートに適当な打ち抜き加工を施すとともにこれを
複数枚積層し、約８００〜１０００℃の温度で焼成する
ことによって製作される。
2 ０ 3）もしくはムライト（３Ａｌ2 ０ 3・２Ｓｉ
Ｏ2 ）を添加してなる原料粉末より製作されるガラスセ
ラミックス焼結体（誘電率５〜６） ２）コージライト系結晶化ガラスにアルミナ（Ａｌ2 ０
3）もしくはムライト（３Ａｌ2 ０ 3・２ＳｉＯ2 ）を
添加してなる原料粉末より製作されるガラスセラミック
ス焼結体（誘電率５〜６） ３）ムライト系結晶化ガラスにアルミナ（Ａｌ2 ０ 3）
もしくはムライト（３Ａｌ2 ０ 3・２ＳｉＯ2 ）を添加
してなる原料粉末より製作されるガラスセラミックス焼
結体（誘電率５〜６） 上記のうち、例えば、硼珪酸ガラスにセラミック絶縁材
料を添加して形成されるガラスセラミックス焼結体から
成る場合は、原料粉末の組成が重量比で７２〜７６％の
ＳｉＯ2 、１５〜１７％のＢ2 ０3 、２〜４％のＡｌ2
０ 3、１．５以下のＭｇＯ、１．１〜１．４％のＺｒＯ
2 、Ｎａ2 ０、Ｋ2 ０及びＬｉ2 Ｏの合計量が２．０〜
３．０％から成る硼珪酸ガラス粉末にアルミナ（Ａｌ2
０ 3）、石英（ＳｉＯ2 ）及びコージライト（２ＭｇＯ
・２Ａｌ2 ０ 3・５ＳｉＯ2 ）の各粉末とアクリル樹脂
を主成分とするバインダー及び分散剤、可塑剤、有機溶
媒を加えて泥漿物を作るとともに該泥漿物をドクターブ
レード法やカレンダロール法を採用することによってグ
リーンシート（生シート）と成し、しかる後、前記グリ
ーンシートに適当な打ち抜き加工を施すとともにこれを
複数枚積層し、約８００〜１０００℃の温度で焼成する
ことによって製作される。
【００１６】前記絶縁基体１は凹部１ａの周辺から下面
にかけて複数個のメタライズ配線層２が被着されてお
り、該メタライズ配線層２の凹部１ａ周辺部には半導体
素子４の各電極がボンディングワイヤ６を介し電気的に
接続され、また下面に導出された部位には外部電気回路
と接続される外部リード端子３がロウ材５を介し取着さ
れている。
にかけて複数個のメタライズ配線層２が被着されてお
り、該メタライズ配線層２の凹部１ａ周辺部には半導体
素子４の各電極がボンディングワイヤ６を介し電気的に
接続され、また下面に導出された部位には外部電気回路
と接続される外部リード端子３がロウ材５を介し取着さ
れている。
【００１７】前記メタライズ配線層２は銅、銀、金等の
金属材料から成り、該銅等の粉末に適当なバインダー及
び有機溶媒を添加混合して得た金属ペーストを絶縁基体
１となるグリーンシートに予め従来周知のスクリーン印
刷法により所定パターンに印刷塗布しておくことによっ
て絶縁基体１の所定位置に被着される。
金属材料から成り、該銅等の粉末に適当なバインダー及
び有機溶媒を添加混合して得た金属ペーストを絶縁基体
１となるグリーンシートに予め従来周知のスクリーン印
刷法により所定パターンに印刷塗布しておくことによっ
て絶縁基体１の所定位置に被着される。
【００１８】前記メタライズ配線層２は絶縁基体１を構
成するガラスセラミックス焼結体の誘電率が５〜６（室
温１ＭＨｚ）と低いことからそれを伝わる電気信号の伝
播速度を極めて速いものとなるので、これによってパッ
ケージ内に信号の伝播速度が速い高速駆動を行う半導体
素子４を収容することが可能となる。
成するガラスセラミックス焼結体の誘電率が５〜６（室
温１ＭＨｚ）と低いことからそれを伝わる電気信号の伝
播速度を極めて速いものとなるので、これによってパッ
ケージ内に信号の伝播速度が速い高速駆動を行う半導体
素子４を収容することが可能となる。
【００１９】また前記メタライズ配線２にロウ材５を介
し取着される外部リード端子３は内部に収容する半導体
素子４を外部電気回路に接続する作用を為し、外部リー
ド端子３を外部電気回路に接続することによって内部に
収容される半導体素子４はメタライズ配線層２及び外部
リード端子３を介し外部電気回路に電気的に接続される
こととなる。
し取着される外部リード端子３は内部に収容する半導体
素子４を外部電気回路に接続する作用を為し、外部リー
ド端子３を外部電気回路に接続することによって内部に
収容される半導体素子４はメタライズ配線層２及び外部
リード端子３を介し外部電気回路に電気的に接続される
こととなる。
【００２０】前記外部リード端子３はビッカース硬度
（Ｈｖ）が１００≦Ｈｖ≦１５０の金属材料から成り、
例えばコバール金属や４２アロイを約８００℃で焼き鈍
し処理したものが好適に使用される。
（Ｈｖ）が１００≦Ｈｖ≦１５０の金属材料から成り、
例えばコバール金属や４２アロイを約８００℃で焼き鈍
し処理したものが好適に使用される。
【００２１】前記外部リード端子３はビッカース硬度
（Ｈｖ）が１００≦Ｈｖ≦１５０であり、適度に軟質で
あることから、絶縁基体１のメタライズ配線２にロウ材
５を介して取着する際、絶縁基体１と外部リード端子３
との取着部に両者の熱膨張係数の相違に起因する大きな
熱応力が発生したとしても、その熱応力は外部リード端
子３を変形させることによって吸収除去されることとな
り、その結果、外部リード端子３はメタライズ配線層２
に極めて強固に取着し、半導体素子４の各電極を外部電
気回路に確実、強固に電気的接続することが可能とな
る。
（Ｈｖ）が１００≦Ｈｖ≦１５０であり、適度に軟質で
あることから、絶縁基体１のメタライズ配線２にロウ材
５を介して取着する際、絶縁基体１と外部リード端子３
との取着部に両者の熱膨張係数の相違に起因する大きな
熱応力が発生したとしても、その熱応力は外部リード端
子３を変形させることによって吸収除去されることとな
り、その結果、外部リード端子３はメタライズ配線層２
に極めて強固に取着し、半導体素子４の各電極を外部電
気回路に確実、強固に電気的接続することが可能とな
る。
【００２２】尚、外部リード端子３はそのビッカース硬
度（Ｈｖ）が１５０を越えると外部リード端子３の硬さ
が硬くなってメタライズ配線層２に外部リード端子３を
取着する際、絶縁基体１と外部リード端子３との間に大
きな熱応力が発生し、外部リード端子３のメタライズ配
線層２への取着強度の信頼性が低いものとなってしま
う。またビッカース硬度（Ｈｖ）が１００未満となると
外部リード端子３の硬さが軟らかくなり過ぎ、外力印加
によって容易に変形してしまうため取扱いが極めて面倒
なものとなる。従って、前記外部リード端子３はそのビ
ッカース硬度（Ｈｖ）が１００≦Ｈｖ≦１５０の範囲に
特定される。
度（Ｈｖ）が１５０を越えると外部リード端子３の硬さ
が硬くなってメタライズ配線層２に外部リード端子３を
取着する際、絶縁基体１と外部リード端子３との間に大
きな熱応力が発生し、外部リード端子３のメタライズ配
線層２への取着強度の信頼性が低いものとなってしま
う。またビッカース硬度（Ｈｖ）が１００未満となると
外部リード端子３の硬さが軟らかくなり過ぎ、外力印加
によって容易に変形してしまうため取扱いが極めて面倒
なものとなる。従って、前記外部リード端子３はそのビ
ッカース硬度（Ｈｖ）が１００≦Ｈｖ≦１５０の範囲に
特定される。
【００２３】更に前記絶縁基体１のメタライズ配線層２
に外部リード端子３を取着するロウ材５は溶融温度が６
００℃以下のロウ材、具体的には金 錫ロウ材が好適に
使用される。
に外部リード端子３を取着するロウ材５は溶融温度が６
００℃以下のロウ材、具体的には金 錫ロウ材が好適に
使用される。
【００２４】前記ロウ材５はその溶融温度は６００℃以
下で絶縁基体１を構成するガラスセラミックス焼結体の
軟化温度（７００℃）より低いことから、絶縁基体１に
被着させたメタライズ配線層２に外部リード端子３をロ
ウ材５を介して取着した場合、ロウ材５を溶融させる熱
によって絶縁基体１が大きく変形することは一切なく、
その結果、絶縁基体１に被着させたメタライズ配線層２
に断線を招来することも皆無となる。
下で絶縁基体１を構成するガラスセラミックス焼結体の
軟化温度（７００℃）より低いことから、絶縁基体１に
被着させたメタライズ配線層２に外部リード端子３をロ
ウ材５を介して取着した場合、ロウ材５を溶融させる熱
によって絶縁基体１が大きく変形することは一切なく、
その結果、絶縁基体１に被着させたメタライズ配線層２
に断線を招来することも皆無となる。
【００２５】前記ロウ材５はその溶融温度が６００℃を
越えると、絶縁基体１のメタライズ配線層２に外部リー
ド端子３を取着する際、絶縁基体１に変形を発生させて
メタライズ配線層２に断線を招来してしまう。従って、
前記ロウ材５はその溶融温度が６００℃以下のものに特
定される。
越えると、絶縁基体１のメタライズ配線層２に外部リー
ド端子３を取着する際、絶縁基体１に変形を発生させて
メタライズ配線層２に断線を招来してしまう。従って、
前記ロウ材５はその溶融温度が６００℃以下のものに特
定される。
【００２６】かくして上述の半導体素子収納用パッケー
ジによれば、配線基板Ａの絶縁基体１に設けた凹部１ａ
底面に半導体素子４を接着剤を介して取着するとともに
半導体素子４の各電極をメタライズ配線層２にボンディ
ングワイヤ６を介して電気的に接続し、しかる後、絶縁
基体１の上面に蓋体７をガラス、樹脂等から成る封止材
により接合させ、絶縁基体１と蓋体７とで半導体素子４
を気密に封止することによって製品としての半導体装置
となる。
ジによれば、配線基板Ａの絶縁基体１に設けた凹部１ａ
底面に半導体素子４を接着剤を介して取着するとともに
半導体素子４の各電極をメタライズ配線層２にボンディ
ングワイヤ６を介して電気的に接続し、しかる後、絶縁
基体１の上面に蓋体７をガラス、樹脂等から成る封止材
により接合させ、絶縁基体１と蓋体７とで半導体素子４
を気密に封止することによって製品としての半導体装置
となる。
【００２７】次に上述の半導体素子収納用パッケージに
おける配線基板Ａの製造方法について図２（ａ）乃至
（ｃ）により説明する。
おける配線基板Ａの製造方法について図２（ａ）乃至
（ｃ）により説明する。
【００２８】まず図２（ａ）に示す如く、コバール金属
（鉄 ニッケル コバルト合金）もしくは４２アロイ
（鉄 ニッケル合金）からなる外部リード端子３ａを準
備する。
（鉄 ニッケル コバルト合金）もしくは４２アロイ
（鉄 ニッケル合金）からなる外部リード端子３ａを準
備する。
【００２９】前記外部リード端子３ａはコバール金属や
４２アロイから成るインゴット（塊）に圧延加工法や打
ち抜き加工法等、従来周知の金属加工法を施し、棒状に
成形することによって製作される。
４２アロイから成るインゴット（塊）に圧延加工法や打
ち抜き加工法等、従来周知の金属加工法を施し、棒状に
成形することによって製作される。
【００３０】次に図２（ｂ）に示す如く、前記外部リー
ド端子３ａに約８００〜１０００℃の熱を加え焼き鈍し
処理を行うことによって、ビッカース硬度（Ｈｖ）が１
００≦Ｈｖ≦１５０の範囲である外部リード端子３を得
る。
ド端子３ａに約８００〜１０００℃の熱を加え焼き鈍し
処理を行うことによって、ビッカース硬度（Ｈｖ）が１
００≦Ｈｖ≦１５０の範囲である外部リード端子３を得
る。
【００３１】最後に図２（ｃ）に示す如く、前記外部リ
ード端子３の頂部を絶縁基体１に被着させたメタライズ
配線層２に、間に金 錫ロウ材等、溶融温度が６００℃
以下のロウ材５を挟んで当接させ、しかる後、これを約
３００℃の温度で加熱し、ロウ材５を加熱溶融させるこ
とによって外部リード端子３をメタライズ配線層２に取
着させ、これによって絶縁基体１に被着させたメタライ
ズ配線層２に外部リーード端子３を取着して成る配線基
板Ａが製作される。この場合、ロウ材５の溶融温度が６
００℃以下であり、絶縁基体１の軟化温度より低いこと
から絶縁基体１に変形を発生することはなく、また外部
リード端子３のビッカース硬度（Ｈｖ）が１００≦Ｈｖ
≦１５０であることから外部リード端子３と絶縁基体１
との間に発生する熱応力は外部リード端子３の変形によ
って良好に吸収除去され外部リード端子３の取着強度は
極めて強固なものとなっている。
ード端子３の頂部を絶縁基体１に被着させたメタライズ
配線層２に、間に金 錫ロウ材等、溶融温度が６００℃
以下のロウ材５を挟んで当接させ、しかる後、これを約
３００℃の温度で加熱し、ロウ材５を加熱溶融させるこ
とによって外部リード端子３をメタライズ配線層２に取
着させ、これによって絶縁基体１に被着させたメタライ
ズ配線層２に外部リーード端子３を取着して成る配線基
板Ａが製作される。この場合、ロウ材５の溶融温度が６
００℃以下であり、絶縁基体１の軟化温度より低いこと
から絶縁基体１に変形を発生することはなく、また外部
リード端子３のビッカース硬度（Ｈｖ）が１００≦Ｈｖ
≦１５０であることから外部リード端子３と絶縁基体１
との間に発生する熱応力は外部リード端子３の変形によ
って良好に吸収除去され外部リード端子３の取着強度は
極めて強固なものとなっている。
【００３２】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例ではロウ
材５として金 錫を使用したが、金 シリコンロウ材、
金 インジウムロウ材等を使用してもよい。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例ではロウ
材５として金 錫を使用したが、金 シリコンロウ材、
金 インジウムロウ材等を使用してもよい。
【００３３】また上述の実施例では本発明の配線基板を
半導体素子を収容する半導体素子収納用パッケージに使
用したもので説明したが、半導体素子が搭載される混成
集積回路基板等にも適用可能である。
半導体素子を収容する半導体素子収納用パッケージに使
用したもので説明したが、半導体素子が搭載される混成
集積回路基板等にも適用可能である。
【００３４】（実験例）次に本発明の作用効果を以下の
実験例に基づき説明する。
実験例に基づき説明する。
【００３５】まず、コバール金属（鉄 ニッケル コバ
ルト合金）から成る外部リード端子に４００℃〜１００
０℃の熱を加え、焼き鈍し処理を施すことによってビッ
カース硬度が表１に示す値の各種外部リード端子試料を
準備する。
ルト合金）から成る外部リード端子に４００℃〜１００
０℃の熱を加え、焼き鈍し処理を施すことによってビッ
カース硬度が表１に示す値の各種外部リード端子試料を
準備する。
【００３６】次に前記各外部リード端子試料をガラスセ
ラミックス焼結体の表面に被着させたメタライズ金属層
に溶融温度が４００℃の金 錫ロウ材を用いてロウ付け
し、しかる後、各外部リード端子試料を垂直方向に引っ
張り、各外部リード端子試料がメタライズ金属層ととも
にガラスセラミックス焼結体から剥がれ、外れた際の引
っ張り強度を調べ、これを外部リード端子のロウ付け強
度として評価した。
ラミックス焼結体の表面に被着させたメタライズ金属層
に溶融温度が４００℃の金 錫ロウ材を用いてロウ付け
し、しかる後、各外部リード端子試料を垂直方向に引っ
張り、各外部リード端子試料がメタライズ金属層ととも
にガラスセラミックス焼結体から剥がれ、外れた際の引
っ張り強度を調べ、これを外部リード端子のロウ付け強
度として評価した。
【００３７】尚、前記ガラスセラミックス焼結体は硼珪
酸ガラスにアルミナもしくはムライトを添加したもので
製作し、表面に被着されるメタライズ金属層はタングス
テン粉末で形成し、その形状を直径が１．６ｍｍの円形
状とした。
酸ガラスにアルミナもしくはムライトを添加したもので
製作し、表面に被着されるメタライズ金属層はタングス
テン粉末で形成し、その形状を直径が１．６ｍｍの円形
状とした。
【００３８】また前記ガラスセラミックス焼結体の表面
に被着させたメタライズ金属層はロウ材との濡れ性を向
上させるために表面に厚さを３ｍｍとしたニッケル及び
厚さを１ｍｍとした金が順次、メッキ法により層着され
ている。
に被着させたメタライズ金属層はロウ材との濡れ性を向
上させるために表面に厚さを３ｍｍとしたニッケル及び
厚さを１ｍｍとした金が順次、メッキ法により層着され
ている。
【００３９】更に表１中、試料番号５は比較試料であ
り、従来一般に使用されている焼き鈍し処理が施されて
いないビッカース硬度が２００のコバール金属（鉄 ニ
ッケルコバルト合金）から成るものである。
り、従来一般に使用されている焼き鈍し処理が施されて
いないビッカース硬度が２００のコバール金属（鉄 ニ
ッケルコバルト合金）から成るものである。
【００４０】上記の結果を表１に示す。
【００４１】
【表１】
【００４２】上記実験結果からも判るように従来一般に
使用されているビッカース硬度が２００である外部リー
ド端子は２ｋｇｆの引っ張り力でガラスセラミックス焼
結体からメタライズ金属層とともに剥がれ、外れてしま
うのに対し、本発明のビッカース硬度が１００乃至１５
０の外部リード端子は７．５ｋｇｆ以上の引っ張り力に
耐え、ガラスセラミックス焼結体のメタライズ金属層に
極めて強度にロウ付けされていることが判る。
使用されているビッカース硬度が２００である外部リー
ド端子は２ｋｇｆの引っ張り力でガラスセラミックス焼
結体からメタライズ金属層とともに剥がれ、外れてしま
うのに対し、本発明のビッカース硬度が１００乃至１５
０の外部リード端子は７．５ｋｇｆ以上の引っ張り力に
耐え、ガラスセラミックス焼結体のメタライズ金属層に
極めて強度にロウ付けされていることが判る。
【００４３】
【発明の効果】本発明の配線基板はガラスセラミックス
焼結体から成る絶縁基体にメタライズ配線層を被着させ
るとともに、該メタライズ配線層に取着される外部リー
ド端子のビッカース硬度（Ｈｖ）を１００≦Ｈｖ≦１５
０としたことから外部リード端子がメタライズ配線層に
極めて強固に取着されることとなり、半導体素子を外部
電気回路に確実に電気的接続することが可能となる。
焼結体から成る絶縁基体にメタライズ配線層を被着させ
るとともに、該メタライズ配線層に取着される外部リー
ド端子のビッカース硬度（Ｈｖ）を１００≦Ｈｖ≦１５
０としたことから外部リード端子がメタライズ配線層に
極めて強固に取着されることとなり、半導体素子を外部
電気回路に確実に電気的接続することが可能となる。
【００４４】更に絶縁基体に被着させたメタライズ配線
層に外部リード端子を取着するロウ材として溶融温度が
６００℃以下のロウ材を使用したことから外部リード端
子を取着する際の熱によって絶縁基体に大きな変形が発
生することは一切なく、絶縁基体に被着させたメタライ
ズ配線層に断線を招来することが皆無で、これによって
も半導体素子等の外部電気回路に確実に電気的接続する
ことが可能となる。
層に外部リード端子を取着するロウ材として溶融温度が
６００℃以下のロウ材を使用したことから外部リード端
子を取着する際の熱によって絶縁基体に大きな変形が発
生することは一切なく、絶縁基体に被着させたメタライ
ズ配線層に断線を招来することが皆無で、これによって
も半導体素子等の外部電気回路に確実に電気的接続する
ことが可能となる。
【００４５】また、ガラスセラミックス焼結体からなる
絶縁基体はその誘電率が５〜６と低いため該絶縁基体に
設けたメタライズ配線層を伝わる電気信号の伝播速度を
極めて速いものとなすことができ、その結果、高速駆動
する半導体素子の搭載収容が可能となる。
絶縁基体はその誘電率が５〜６と低いため該絶縁基体に
設けたメタライズ配線層を伝わる電気信号の伝播速度を
極めて速いものとなすことができ、その結果、高速駆動
する半導体素子の搭載収容が可能となる。
【図１】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施例を示す断面図である。
ジに適用した場合の一実施例を示す断面図である。
【図２】（ａ）乃至（ｃ）は図１に示す半導体素子収納
用パッケージに使用される配線基板の製造方法を説明す
るための各工程毎の断面図である。
用パッケージに使用される配線基板の製造方法を説明す
るための各工程毎の断面図である。
１・・・絶縁基体 ２・・・メタライズ配線層 ３・・・外部リード端子 ４・・・半導体素子 ５・・・ロウ材 ７・・・蓋体 Ａ・・・配線基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/00 Ｈ０１Ｌ 23/12 Ｋ
Claims (2)
- 【請求項１】ガラスセラミックス焼結体から成る絶縁基
体に被着させたメタライズ配線層に外部リード端子をロ
ウ材を介して取着して成る配線基板において、前記外部
リード端子はビッカース硬度（Ｈｖ）が１００≦Ｈｖ≦
１５０であり、且つロウ材の溶融温度が６００℃以下で
あることを特徴とする配線基板。 - 【請求項２】外部リード端子を焼き鈍し処理によってビ
ッカース硬度（Ｈｖ）を１００≦Ｈｖ≦１５０とし、次
に前記ビッカース硬度（Ｈｖ）が１００≦Ｈｖ≦１５０
の外部リード端子をガラスセラミックス焼結体から成る
絶縁基体に被着させたメタライズ配線層に溶融温度が６
００℃以下のロウ材を介して取着することを特徴とする
配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5123974A JP2763476B2 (ja) | 1993-05-26 | 1993-05-26 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5123974A JP2763476B2 (ja) | 1993-05-26 | 1993-05-26 | 配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334102A JPH06334102A (ja) | 1994-12-02 |
| JP2763476B2 true JP2763476B2 (ja) | 1998-06-11 |
Family
ID=14873921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5123974A Expired - Fee Related JP2763476B2 (ja) | 1993-05-26 | 1993-05-26 | 配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2763476B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231564A (ja) * | 2001-01-31 | 2002-08-16 | Tdk Corp | セラミックコンデンサ |
-
1993
- 1993-05-26 JP JP5123974A patent/JP2763476B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06334102A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057376A (en) | Hybrid package, glass ceramic substrate for the hybrid package, and composition for the glass ceramic substrate | |
| JP2763476B2 (ja) | 配線基板及びその製造方法 | |
| JP3398294B2 (ja) | 電子部品収納用パッケージ | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JPH088503A (ja) | 配線基板 | |
| JP3210837B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP2002252461A (ja) | 配線基板およびその製造方法 | |
| JP2746841B2 (ja) | 配線基板 | |
| JP3323043B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP2601313B2 (ja) | 半導体素子収納用パッケージ | |
| JPH10209336A (ja) | 半導体素子収納用パッケージ | |
| JP3250941B2 (ja) | 配線基板 | |
| JP2000138306A (ja) | 半導体素子収納用パッケージ | |
| CN107431047A (zh) | 布线基板、电子装置以及电子模块 | |
| JPH07335786A (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH06112375A (ja) | 半導体素子収納用パッケージ | |
| JP2001267443A (ja) | 半導体素子収納用パッケージ | |
| JPH08125063A (ja) | 配線基板 | |
| JP2717727B2 (ja) | 半導体素子収納用パッケージ | |
| JP3305579B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
| JPH1117344A (ja) | 多層配線基板 | |
| JPH11340347A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |