JPH06112375A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH06112375A JPH06112375A JP4254329A JP25432992A JPH06112375A JP H06112375 A JPH06112375 A JP H06112375A JP 4254329 A JP4254329 A JP 4254329A JP 25432992 A JP25432992 A JP 25432992A JP H06112375 A JPH06112375 A JP H06112375A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit element
- insulating substrate
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Abstract
(57)【要約】
【目的】半導体集積回路素子の作動時に発生する熱を大
気中に良好に放散させるのを可能とし、半導体集積回路
素子を長期間にわたり正常、且つ安定に作動させること
ができる半導体素子収納用パッケージを提供することに
ある。 【構成】複数個のメタライズ配線層５を有する絶縁基体
１と蓋体２とから成り、内部に半導体集積回路素子４を
気密に収容する半導体素子収納用パッケージであって、
前記絶縁基体１をガラスセラミック焼結体で形成すると
ともに内部に熱伝導率が50W/m ・K 以上の熱伝導体Ｂを
埋設した。
気中に良好に放散させるのを可能とし、半導体集積回路
素子を長期間にわたり正常、且つ安定に作動させること
ができる半導体素子収納用パッケージを提供することに
ある。 【構成】複数個のメタライズ配線層５を有する絶縁基体
１と蓋体２とから成り、内部に半導体集積回路素子４を
気密に収容する半導体素子収納用パッケージであって、
前記絶縁基体１をガラスセラミック焼結体で形成すると
ともに内部に熱伝導率が50W/m ・K 以上の熱伝導体Ｂを
埋設した。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路素子を収
容するための半導体素子収納用パッケージの改良に関す
るものである。
容するための半導体素子収納用パッケージの改良に関す
るものである。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ等の半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般にアルミナセラミックス等の電気絶縁材
料から成り、その上面略中央部に半導体集積回路素子を
収容するための凹部及び該凹部周辺から外周端にかけて
導出されたタングステン、モリブデン等の高融点金属粉
末から成る複数個のメタライズ配線層を有する絶縁基体
と、半導体集積回路素子を外部電気回路に電気的に接続
するために前記メタライズ配線層に銀ロウ等のロウ材を
介し取着された外部リード端子と、蓋体とから構成され
ており、絶縁基体の凹部底面に半導体集積回路素子をガ
ラス、樹脂等から成る接着剤を介して接着固定させ、半
導体集積回路素子の各電極とメタライズ配線層とをボン
ディングワイヤを介して電気的に接続するとともに絶縁
基体上面に蓋体をガラス、樹脂等の封止材を介して接合
させ、絶縁基体と蓋体とから成る容器内部に半導体集積
回路素子を気密に封止することによって製品としての半
導体装置となる。
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般にアルミナセラミックス等の電気絶縁材
料から成り、その上面略中央部に半導体集積回路素子を
収容するための凹部及び該凹部周辺から外周端にかけて
導出されたタングステン、モリブデン等の高融点金属粉
末から成る複数個のメタライズ配線層を有する絶縁基体
と、半導体集積回路素子を外部電気回路に電気的に接続
するために前記メタライズ配線層に銀ロウ等のロウ材を
介し取着された外部リード端子と、蓋体とから構成され
ており、絶縁基体の凹部底面に半導体集積回路素子をガ
ラス、樹脂等から成る接着剤を介して接着固定させ、半
導体集積回路素子の各電極とメタライズ配線層とをボン
ディングワイヤを介して電気的に接続するとともに絶縁
基体上面に蓋体をガラス、樹脂等の封止材を介して接合
させ、絶縁基体と蓋体とから成る容器内部に半導体集積
回路素子を気密に封止することによって製品としての半
導体装置となる。
【０００３】しかしながら、近時、半導体集積回路素子
は高性能化に伴って信号の伝播速度が極めて速いものと
なってきており、該半導体集積回路素子を上述した従来
の半導体素子収納用パッケージに収容した場合、以下に
述べる欠点を有したものとなる。
は高性能化に伴って信号の伝播速度が極めて速いものと
なってきており、該半導体集積回路素子を上述した従来
の半導体素子収納用パッケージに収容した場合、以下に
述べる欠点を有したものとなる。
【０００４】即ち、 (1) 半導体集積回路素子を構成するシリコンとパッケー
ジの絶縁基体を構成するアルミナセラミックスの熱膨張
係数がそれぞれ3.0 〜3.5 ×10-6/ ℃、6.0 〜7.5 ×10
-6/ ℃であり、大きく相違することから両者に半導体集
積回路素子を作動させた際等に発生する熱が印加される
と両者間に大きな熱応力が発生し、該熱応力によって半
導体集積回路素子が破損したり、絶縁基体より剥離して
半導体装置としての機能を喪失させてしまう。
ジの絶縁基体を構成するアルミナセラミックスの熱膨張
係数がそれぞれ3.0 〜3.5 ×10-6/ ℃、6.0 〜7.5 ×10
-6/ ℃であり、大きく相違することから両者に半導体集
積回路素子を作動させた際等に発生する熱が印加される
と両者間に大きな熱応力が発生し、該熱応力によって半
導体集積回路素子が破損したり、絶縁基体より剥離して
半導体装置としての機能を喪失させてしまう。
【０００５】(2) パッケージの絶縁基体を構成するアル
ミナセラミックスはその誘電率が9 〜10（室温１ＭＨ
ｚ）と高いため、絶縁基体に設けたメタライズ配線層を
伝わる信号の伝播速度が遅く、そのため信号の高速伝播
を要求する高速駆動の半導体集積回路素子はその搭載収
容が不可となる等の欠点を有していた。
ミナセラミックスはその誘電率が9 〜10（室温１ＭＨ
ｚ）と高いため、絶縁基体に設けたメタライズ配線層を
伝わる信号の伝播速度が遅く、そのため信号の高速伝播
を要求する高速駆動の半導体集積回路素子はその搭載収
容が不可となる等の欠点を有していた。
【０００６】そこで上記欠点を解消するために半導体素
子収納用パッケージの絶縁基体をアルミナセラミックス
に変えて半導体集積回路素子を構成するシリコンの熱膨
張係数と近似した熱膨張係数を有し、且つ誘電率が5.0
以下( 室温１ＭＨｚ）のガラスセラミックス焼結体を用
いることが検討されている。
子収納用パッケージの絶縁基体をアルミナセラミックス
に変えて半導体集積回路素子を構成するシリコンの熱膨
張係数と近似した熱膨張係数を有し、且つ誘電率が5.0
以下( 室温１ＭＨｚ）のガラスセラミックス焼結体を用
いることが検討されている。
【０００７】
【発明が解決しようとする課題】しかしながら、このガ
ラスセラミックス焼結体を半導体素子収納用パッケージ
の絶縁基体として使用した場合、ガラスセラミックス焼
結体はその熱伝導率が2.0 〜6.0W/m・K 程度と低いた
め、該ガラスセラミックス焼結体から成る絶縁基体を介
して半導体集積回路素子が作動時に発生する熱を大気中
に良好に放散させることができず、その結果、半導体集
積回路素子が該素子自身の発する熱によって高温とな
り、半導体集積回路素子に熱破壊を起こさせたり、特性
に熱変化を与え、誤動作を生じさせたりするという欠点
を誘発する。
ラスセラミックス焼結体を半導体素子収納用パッケージ
の絶縁基体として使用した場合、ガラスセラミックス焼
結体はその熱伝導率が2.0 〜6.0W/m・K 程度と低いた
め、該ガラスセラミックス焼結体から成る絶縁基体を介
して半導体集積回路素子が作動時に発生する熱を大気中
に良好に放散させることができず、その結果、半導体集
積回路素子が該素子自身の発する熱によって高温とな
り、半導体集積回路素子に熱破壊を起こさせたり、特性
に熱変化を与え、誤動作を生じさせたりするという欠点
を誘発する。
【０００８】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体集積回路素子の作動時に発生する
熱を大気中に良好に放散させるのを可能とし、半導体集
積回路素子を長期間にわたり正常、且つ安定に作動させ
ることができる半導体素子収納用パッケージを提供する
ことにある。
で、その目的は半導体集積回路素子の作動時に発生する
熱を大気中に良好に放散させるのを可能とし、半導体集
積回路素子を長期間にわたり正常、且つ安定に作動させ
ることができる半導体素子収納用パッケージを提供する
ことにある。
【０００９】
【課題を解決するための手段】本発明は複数個のメタラ
イズ配線層を有する絶縁基体と蓋体とから成り、内部に
半導体素子を気密に収容する半導体素子収納用パッケー
ジであって、前記絶縁基体をガラスセラミック焼結体で
形成するとともに内部に熱伝導率が50W/m ・K以上の熱
伝導体を埋設したことを特徴とするものである。
イズ配線層を有する絶縁基体と蓋体とから成り、内部に
半導体素子を気密に収容する半導体素子収納用パッケー
ジであって、前記絶縁基体をガラスセラミック焼結体で
形成するとともに内部に熱伝導率が50W/m ・K以上の熱
伝導体を埋設したことを特徴とするものである。
【００１０】
【実施例】次に本発明を添付図面に示す実施例に基づき
詳細に説明する。図1 は本発明にかかる半導体素子収納
用パッケージの一実施例を示し、1 は絶縁基体、2 は蓋
体である。この絶縁基体1 と蓋体2 とで半導体集積回路
素子4 を収容する容器3 が構成される。
詳細に説明する。図1 は本発明にかかる半導体素子収納
用パッケージの一実施例を示し、1 は絶縁基体、2 は蓋
体である。この絶縁基体1 と蓋体2 とで半導体集積回路
素子4 を収容する容器3 が構成される。
【００１１】前記絶縁基体1 はその上面中央部に半導体
集積回路素子4 を収容するための空所を形成する凹部A
が設けてあり、該凹部A 底面には半導体集積回路素子4
が接着剤を介し取着される。
集積回路素子4 を収容するための空所を形成する凹部A
が設けてあり、該凹部A 底面には半導体集積回路素子4
が接着剤を介し取着される。
【００１２】前記絶縁基体1 は例えば、硼珪酸ガラスに
セラミック絶縁体材料を添加して形成されるガラスセラ
ミックス焼結体から成り、原料粉末の組成が重量比で72
〜76% のSiO 2 、15〜17% のB 2 O 3 、2 〜4%のAl2 O
3 、1.5%以下のMgO 、1.1 〜1.4%のZrO 2 、Na2 O 、K
2 O 及びLi2 O の合計量が2.0 〜3.0%から成る硼珪酸ガ
ラス粉末にアルミナ(Al 2 O 3 ) 、石英(SiO2 ) 及びコ
ージライト(2MgO ・2Al 2 O 3 ・5SiO2 ) の各粉末とア
クリル樹脂を主成分とするバインダー及び分散剤、可塑
剤、有機溶媒を加えて泥漿物を作るとともに該泥漿物を
ドクターブレード法やカレンダロール法を採用すること
によってグリーンシート( 生シート) と成し、しかる
後、前記グリーンシートに適当な打ち抜き加工を施すと
ともにこれを複数枚積層し、約750 〜800 ℃の温度で焼
成することによって製作される。
セラミック絶縁体材料を添加して形成されるガラスセラ
ミックス焼結体から成り、原料粉末の組成が重量比で72
〜76% のSiO 2 、15〜17% のB 2 O 3 、2 〜4%のAl2 O
3 、1.5%以下のMgO 、1.1 〜1.4%のZrO 2 、Na2 O 、K
2 O 及びLi2 O の合計量が2.0 〜3.0%から成る硼珪酸ガ
ラス粉末にアルミナ(Al 2 O 3 ) 、石英(SiO2 ) 及びコ
ージライト(2MgO ・2Al 2 O 3 ・5SiO2 ) の各粉末とア
クリル樹脂を主成分とするバインダー及び分散剤、可塑
剤、有機溶媒を加えて泥漿物を作るとともに該泥漿物を
ドクターブレード法やカレンダロール法を採用すること
によってグリーンシート( 生シート) と成し、しかる
後、前記グリーンシートに適当な打ち抜き加工を施すと
ともにこれを複数枚積層し、約750 〜800 ℃の温度で焼
成することによって製作される。
【００１３】前記ガラスセラミックス焼結体から成る絶
縁基体1 は、該ガラスセラミックス焼結体の熱膨張係数
が約3.5 〜4.5 ×10-6/ ℃であり、半導体集積回路素子
4 の熱膨張係数(3.0〜3.5 ×10-6/ ℃) と近似すること
から絶縁基体1 の凹部A 底面に半導体集積回路素子4 を
取着収容した後、両者に半導体集積回路素子4 を作動さ
せた際等に発生する熱が印加されたとしても両者間には
大きな熱応力が発生することはなく、該熱応力によって
半導体集積回路素子4 が破損したり、絶縁基体1 より剥
離したりすることはない。
縁基体1 は、該ガラスセラミックス焼結体の熱膨張係数
が約3.5 〜4.5 ×10-6/ ℃であり、半導体集積回路素子
4 の熱膨張係数(3.0〜3.5 ×10-6/ ℃) と近似すること
から絶縁基体1 の凹部A 底面に半導体集積回路素子4 を
取着収容した後、両者に半導体集積回路素子4 を作動さ
せた際等に発生する熱が印加されたとしても両者間には
大きな熱応力が発生することはなく、該熱応力によって
半導体集積回路素子4 が破損したり、絶縁基体1 より剥
離したりすることはない。
【００１４】また前記絶縁基体1 はその内部に熱伝導率
が50W/m ・K 以上の良熱伝導性材料から成る熱伝導体B
が埋設されており、該熱伝導体B によって絶縁基体1 の
熱の伝導が良好なものとなっている。
が50W/m ・K 以上の良熱伝導性材料から成る熱伝導体B
が埋設されており、該熱伝導体B によって絶縁基体1 の
熱の伝導が良好なものとなっている。
【００１５】前記絶縁基体1 はその内部に埋設した熱伝
導体B によって熱の伝導が良好となっていることから絶
縁基体1 の凹部A に収容された半導体集積回路素子4 が
作動時に熱を発生したとしてもその熱は絶縁基体1 を介
して大気中に良好に放散されることとなり、その結果、
半導体集積回路素子４は常に低温となり、半導体集積回
路素子4 が該素子自身の発する熱によって熱破壊した
り、特性に熱変化を来し、誤動作を生じたりすることは
皆無となる。
導体B によって熱の伝導が良好となっていることから絶
縁基体1 の凹部A に収容された半導体集積回路素子4 が
作動時に熱を発生したとしてもその熱は絶縁基体1 を介
して大気中に良好に放散されることとなり、その結果、
半導体集積回路素子４は常に低温となり、半導体集積回
路素子4 が該素子自身の発する熱によって熱破壊した
り、特性に熱変化を来し、誤動作を生じたりすることは
皆無となる。
【００１６】尚、前記熱伝導体B は銀や銅等の熱伝導率
が50W/m ・K 以上の良熱伝導性材料から成り、該銀等の
粉末に適当なバインダー及び有機溶媒を添加混合して得
たペーストを絶縁基体1 となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体1 の内部に埋設され
る。
が50W/m ・K 以上の良熱伝導性材料から成り、該銀等の
粉末に適当なバインダー及び有機溶媒を添加混合して得
たペーストを絶縁基体1 となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体1 の内部に埋設され
る。
【００１７】また前記熱伝導体B はその熱伝導率が50W/
m ・K 未満となると絶縁基体1 における熱の伝導が悪く
なって半導体集積回路素子4 の発生する熱を大気中に良
好に放散させることができなくなる。従って、前記熱伝
導体B はその熱伝導率が50W/m ・K 以上のものに特定さ
れる。
m ・K 未満となると絶縁基体1 における熱の伝導が悪く
なって半導体集積回路素子4 の発生する熱を大気中に良
好に放散させることができなくなる。従って、前記熱伝
導体B はその熱伝導率が50W/m ・K 以上のものに特定さ
れる。
【００１８】更に前記絶縁基体1 は凹部A の周辺から上
面外周端にかけて複数個のメタライズ配線層5 が被着さ
れており、該メタライズ配線層5 の凹部A 周辺部には半
導体集積回路素子4 の各電極がボンディングワイヤ6 を
介し電気的に接続され、また上面外周端に導出された部
位には外部電気回路と接続される外部リード端子7 がロ
ウ材8 を介し取着されている。
面外周端にかけて複数個のメタライズ配線層5 が被着さ
れており、該メタライズ配線層5 の凹部A 周辺部には半
導体集積回路素子4 の各電極がボンディングワイヤ6 を
介し電気的に接続され、また上面外周端に導出された部
位には外部電気回路と接続される外部リード端子7 がロ
ウ材8 を介し取着されている。
【００１９】前記メタライズ配線層5 は銅、銀、金等の
金属材料から成り、該銅等の粉末に適当なバインダー及
び有機溶媒を添加混合して得た金属ペーストを絶縁基体
1 となるグリーンシートに予め従来周知のスクリーン印
刷法により所定パターンに印刷塗布しておくことによっ
て絶縁基体1 の所定位置に被着される。
金属材料から成り、該銅等の粉末に適当なバインダー及
び有機溶媒を添加混合して得た金属ペーストを絶縁基体
1 となるグリーンシートに予め従来周知のスクリーン印
刷法により所定パターンに印刷塗布しておくことによっ
て絶縁基体1 の所定位置に被着される。
【００２０】前記メタライズ配線層5 は絶縁基体1 を構
成するガラスセラミックス焼結体の誘電率が5 以下( 室
温1MHz) と低いことからそれを伝わる電気信号の伝播速
度を極めて速いものとなすことができ、これによってパ
ッケージ内に信号の伝播速度が速い高速駆動を行う半導
体集積回路素子4 を収容することも可能となる。
成するガラスセラミックス焼結体の誘電率が5 以下( 室
温1MHz) と低いことからそれを伝わる電気信号の伝播速
度を極めて速いものとなすことができ、これによってパ
ッケージ内に信号の伝播速度が速い高速駆動を行う半導
体集積回路素子4 を収容することも可能となる。
【００２１】また前記メタライズ配線層5 にロウ付けさ
れる外部リード端子7 は内部に収容する半導体集積回路
素子4 を外部電気回路に接続する作用を為し、外部リー
ド端子7 を外部電気回路に接続することによって内部に
収容される半導体集積回路素子4 はメタライズ配線層5
及び外部リード端子7 を介し外部電気回路に電気的に接
続されることとなる。
れる外部リード端子7 は内部に収容する半導体集積回路
素子4 を外部電気回路に接続する作用を為し、外部リー
ド端子7 を外部電気回路に接続することによって内部に
収容される半導体集積回路素子4 はメタライズ配線層5
及び外部リード端子7 を介し外部電気回路に電気的に接
続されることとなる。
【００２２】前記外部リード端子7 はコバール金属や42
アロイ等の金属から成り、コバール金属等のインゴット
( 塊) を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の棒状に形成され
る。
アロイ等の金属から成り、コバール金属等のインゴット
( 塊) を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の棒状に形成され
る。
【００２３】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹部A 底面に半導体集積回路
素子4 を接着剤を介して接着固定するととも半導体集積
回路素子4 の各電極をメタライズ配線層5 にボンディン
グワイヤ6 を介して電気的に接続し、しかる後、絶縁基
体1 の上面に蓋体2 をガラス、樹脂等から成る封止材に
より接合させ、絶縁基体1 と蓋体2 とから成る容器3 内
部に半導体集積回路素子4 を気密に封止することによっ
て製品としての半導体装置となる。
ージによれば絶縁基体1 の凹部A 底面に半導体集積回路
素子4 を接着剤を介して接着固定するととも半導体集積
回路素子4 の各電極をメタライズ配線層5 にボンディン
グワイヤ6 を介して電気的に接続し、しかる後、絶縁基
体1 の上面に蓋体2 をガラス、樹脂等から成る封止材に
より接合させ、絶縁基体1 と蓋体2 とから成る容器3 内
部に半導体集積回路素子4 を気密に封止することによっ
て製品としての半導体装置となる。
【００２４】尚、本発明は上述した実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
【００２５】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体をガラスセラミックス焼結体で形成し
たことから絶縁基体の熱膨張係数を半導体集積回路素子
の熱膨張係数に近似させることができ、その結果、絶縁
基体の凹部内に半導体集積回路素子を収容した後、半導
体集積回路素子を作動させた際等に発生する熱が絶縁基
体と半導体集積回路素子の両者に印加されたとしても両
者間には大きな熱応力が発生することはなく、該熱応力
によって半導体集積回路素子が破損したり、絶縁基体よ
り剥離したりすることはない。
よれば、絶縁基体をガラスセラミックス焼結体で形成し
たことから絶縁基体の熱膨張係数を半導体集積回路素子
の熱膨張係数に近似させることができ、その結果、絶縁
基体の凹部内に半導体集積回路素子を収容した後、半導
体集積回路素子を作動させた際等に発生する熱が絶縁基
体と半導体集積回路素子の両者に印加されたとしても両
者間には大きな熱応力が発生することはなく、該熱応力
によって半導体集積回路素子が破損したり、絶縁基体よ
り剥離したりすることはない。
【００２６】またガラスセラミックス焼結体より成る絶
縁基体はその誘電率が5.0 以下と低いため該絶縁基体に
設けたメタライズ配線層を伝わる電気信号の伝播速度を
極めて速いものとなすことができ、その結果、パッケー
ジの容器内部に高速駆動を行う半導体集積回路素子の収
容も可能となる。
縁基体はその誘電率が5.0 以下と低いため該絶縁基体に
設けたメタライズ配線層を伝わる電気信号の伝播速度を
極めて速いものとなすことができ、その結果、パッケー
ジの容器内部に高速駆動を行う半導体集積回路素子の収
容も可能となる。
【００２７】更に絶縁基体の内部に熱伝導率が50W/m ・
K 以上の良熱伝導性材料から成る熱伝導体を埋設させた
ことから絶縁基体における熱の伝導が良好なものとな
り、その結果、絶縁基体は半導体集積回路素子の作動時
に発生する熱を大気中に良好に放散し、半導体集積回路
素子を常に低温として長期間にわたり正常、且つ安定に
作動させることが可能となる。
K 以上の良熱伝導性材料から成る熱伝導体を埋設させた
ことから絶縁基体における熱の伝導が良好なものとな
り、その結果、絶縁基体は半導体集積回路素子の作動時
に発生する熱を大気中に良好に放散し、半導体集積回路
素子を常に低温として長期間にわたり正常、且つ安定に
作動させることが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・絶縁基体 ２・・・蓋体 ４・・・半導体集積回路素子 ５・・・メタライズ配線層 ７・・・外部リード端子 Ｂ・・・熱伝導体
Claims (1)
- 【請求項１】複数個のメタライズ配線層を有する絶縁基
体と蓋体とから成り、内部に半導体素子を気密に収容す
る半導体素子収納用パッケージであって、前記絶縁基体
をガラスセラミック焼結体で形成するとともに内部に熱
伝導率が50W/m ・K 以上の熱伝導体を埋設したことを特
徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4254329A JPH06112375A (ja) | 1992-09-24 | 1992-09-24 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4254329A JPH06112375A (ja) | 1992-09-24 | 1992-09-24 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112375A true JPH06112375A (ja) | 1994-04-22 |
Family
ID=17263494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4254329A Pending JPH06112375A (ja) | 1992-09-24 | 1992-09-24 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112375A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289747A (ja) * | 2001-03-26 | 2002-10-04 | Ngk Spark Plug Co Ltd | セラミック基板、複合基板、及びセラミック基板の製造方法 |
| JP2018207118A (ja) * | 2018-08-10 | 2018-12-27 | 太陽誘電株式会社 | 回路モジュール |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4899655A (ja) * | 1972-03-31 | 1973-12-17 | ||
| JPS50155973A (ja) * | 1974-06-07 | 1975-12-16 |
-
1992
- 1992-09-24 JP JP4254329A patent/JPH06112375A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4899655A (ja) * | 1972-03-31 | 1973-12-17 | ||
| JPS50155973A (ja) * | 1974-06-07 | 1975-12-16 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289747A (ja) * | 2001-03-26 | 2002-10-04 | Ngk Spark Plug Co Ltd | セラミック基板、複合基板、及びセラミック基板の製造方法 |
| JP4503871B2 (ja) * | 2001-03-26 | 2010-07-14 | 日本特殊陶業株式会社 | セラミック基板の製造方法 |
| JP2018207118A (ja) * | 2018-08-10 | 2018-12-27 | 太陽誘電株式会社 | 回路モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06112375A (ja) | 半導体素子収納用パッケージ | |
| JPH08186346A (ja) | 配線基板 | |
| JPH088503A (ja) | 配線基板 | |
| JPH10209336A (ja) | 半導体素子収納用パッケージ | |
| JP2763476B2 (ja) | 配線基板及びその製造方法 | |
| JP2740608B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001267443A (ja) | 半導体素子収納用パッケージ | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP3450167B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2001237336A (ja) | 半導体素子収納用パッケージ | |
| JPH06244295A (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP3297603B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0810952Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH06188340A (ja) | 半導体素子収納用パッケージ | |
| JP2004259804A (ja) | 電子部品収納用容器 | |
| JP2746802B2 (ja) | 半導体装置 | |
| JPH07335786A (ja) | 半導体素子収納用パッケージ | |
| JP2003037230A (ja) | 半導体素子収納用パッケージ | |
| JPH09162337A (ja) | 半導体素子収納用パッケージ | |
| JPH06188341A (ja) | 半導体素子収納用パッケージ | |
| JPH06236936A (ja) | 半導体素子収納用パッケージ | |
| JPH06151656A (ja) | 半導体素子収納用パッケージ | |
| JPH08125063A (ja) | 配線基板 |