JP4503871B2 - セラミック基板の製造方法 - Google Patents
セラミック基板の製造方法 Download PDFInfo
- Publication number
- JP4503871B2 JP4503871B2 JP2001087507A JP2001087507A JP4503871B2 JP 4503871 B2 JP4503871 B2 JP 4503871B2 JP 2001087507 A JP2001087507 A JP 2001087507A JP 2001087507 A JP2001087507 A JP 2001087507A JP 4503871 B2 JP4503871 B2 JP 4503871B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- metallized
- substrate
- layer
- unfired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品を搭載するためのセラミック基板の製造方法に関する。
【０００２】
【従来の技術】
従来より、集積回路チップや水晶振動子、表面弾性波フィルタなどの電子部品を搭載するためのセラミック基板が知られている。このようなセラミック基板では、電子部品で生じた熱により、電子部品の電気特性が劣化や、電子部品自体が破壊したり電子部品の信頼性が低下しやすい。そこで、セラミック基板のうち、電子部品を搭載する部分の直下に、電子部品からの熱を伝導し外部への放熱を促進するためのビア、即ち、サーマルビアを設けていた。そして、このサーマルビアの一端を他の基板等に接続していた。これにより、電子部品で生じた熱は、サーマルビアを通じて他の基板等に伝達し、そこで放熱されるので、電子部品の熱的破壊や信頼性低下を抑制することができる。
このようなサーマルビアを設けた様々なセラミック基板は、例えば、特開２０００−２８６３８１や、特開平１１−２７４６９６、特開平１１−２８４２９９、特開平９−３０７２３８、特開平９−１５３６７９、実開平３−９６０７５、特開昭６１−５８２９７に開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、セラミック基板にサーマルビアを設けただけでは、電子部品の発熱を十分に放熱することができない場合もある。特に近年、電子部品の小型化、高密度化、高速信号処理に対応した高機能化が進むにつれ、電子部品で生じた熱をいかに効率よく放熱させるかが問題になっている。
また、図１０に示すように、サーマルビア１０９を設けたセラミック基板１０１は、サーマルビア１０９の一端（図中下方）を他の基板等（図示しない）に接続するため、図中に破線で示す電子部品１１１を搭載する側の面を基板主面１０２とすると、この逆の基板裏面１０３側を他の基板等に接続しなければならないという制限があった。特に、図１０に示すように、電子部品１１１を搭載するためのキャビティ１０５を有するセラミック基板１０１において、キャビティ１０５内に電子部品１１１を搭載する他、基板主面１０２上にもコンデンサなど他の電子部品１１３を搭載する場合には、基板主面１０２に他の電子部品１１３を搭載する接続端子１０７等が必要となるため、基板主面１０２の面積をあまり小さくできない。従って、セラミック基板１０１を小型化できないという問題があった。
このような理由から、サーマルビア１０９を設ける以外の方法でも放熱性を向上させることが望まれてきた。
【０００４】
本発明はかかる現状に鑑みてなされたものであって、電子部品搭載用のセラミック基板において放熱性に優れたセラミック基板の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段、作用及び効果】
【０００６】
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
その解決手段は、電子部品を搭載するため基板主面に開口する凹所と、上記凹所の底面に形成され上記電子部品と接続される底面メタライズ層と、上記凹所の内壁面の少なくとも一部を構成し、一方の端部が上記底面メタライズ層に接触し、他方の端部が上記基板主面まで延びる伝熱体であって、上記電子部品を搭載したときに、電子部品で生じ上記底面メタライズ層に伝達した熱を、上記一方の端部から他方の端部まで導く伝熱体と、を備えるセラミック基板の製造方法であって、複数のセラミックグリーンシートのうち、上記凹所の周囲を構成するセラミック層に対応したセラミックグリーンシートに、上記セラミック層と上記伝熱体との境界面に対応した内周面を有する第１貫通孔を形成する第１貫通孔形成工程と、上記第１貫通孔内を未焼成メタライズペーストで満たし、未焼成メタライズ体を形成する未焼成メタライズ体形成工程と、上記凹所に対応した第２貫通孔を形成すると共に、上記未焼成メタライズ体を上記第２貫通孔の内周面に露出させる第２貫通孔形成工程と、上記複数のセラミックグリーンシートのうち、上記凹所の底部を構成するセラミック層に対応したセラミックグリーンシートに、上記底面メタライズ層に対応した未焼成底面メタライズ層を形成する未焼成底面メタライズ層形成工程と、上記複数のセラミックグリーンシート同士を積層し、上記セラミック基板に対応した積層体を形成する積層体形成工程と、上記積層体を焼成する焼成工程と、を備えるセラミック基板の製造方法である。
【００２４】
凹所の内壁面に伝熱体を有するセラミック基板の製造方法として、伝熱体と、セラミック基板のうち伝熱体以外の部分とを別々に製造し、後にこれらを接合してセラミック基板を完成させる方法が考えられる。しかし、このような製造方法では工数が多くかかり、その結果、セラミック基板が高価になる。
これに対し、本発明では、上記のように、第１貫通孔形成工程、未焼成メタライズ体形成工程、第２貫通孔形成工程、未焼成底面メタライズ層形成工程、積層体形成工程、焼成工程を行うことによって、同時焼成により伝熱体とセラミック基板のうち伝熱体以外の部分とを一緒に製造する。このため、伝熱体を有するセラミック基板を容易かつ安価に製造することができる。
【００２５】
なお、凹所の周囲を構成するセラミック層に対応したセラミックグリーンシート（以下、本明細書中では単にシートとも言う。）が複数の場合には、それぞれのシートについて、第１貫通孔形成工程、未焼成メタライズ体形成工程、第２貫通孔形成工程を行う。そして、積層体形成工程で、凹所の底部を構成するセラミック層に対応したシート等と共にシート同士を積層して積層体を形成すればよい。
あるいは、第１貫通孔形成工程前に、凹所の周囲を構成するセラミック層に対応したシート同士を積層し、この積層されたシートについて、第１貫通孔形成工程、未焼成メタライズ体形成工程、第２貫通孔形成工程を行っても良い。この場合、積層工程では、この一部積層されたシートと他のシートとを積層し、セラミック基板に対応した積層体を形成する。
【００２６】
さらに、上記のセラミック基板の製造方法であって、前記未焼成メタライズ体形成工程は、前記第１貫通孔内に前記未焼成メタライズペーストを充填する充填工程と、上記第１貫通孔内の未焼成メタライズペースト上に未焼成メタライズペーストを上塗りする印刷工程と、を備えるセラミック基板の製造方法とすると良い。
【００２７】
第１貫通孔に未焼成メタライズペーストを単に充填しただけでは、第１貫通孔に充填された未焼成メタライズペーストの表面と基板主面とが平坦にならず、第１貫通孔に凹みが生じることがある。
これに対し、本発明では、第１貫通孔に未焼成メタライズペーストを充填した上で（充填工程）、さらに、その上から未焼成メタライズペーストを上塗り印刷する（印刷工程）。このため、第１貫通孔内を確実に未焼成メタライズペーストで満たすことができ、第１貫通孔に充填された未焼成メタライズペースト表面に凹みが生じるのを防止することができる。これにより、積層体を形成したときに（積層体形成工程）、未焼成メタライズ体と未焼成底面メタライズ層との間に隙間が生じるのを確実に防止することができる。従って、焼成後のセラミック基板において、伝熱体と底面メタライズ層との間に隙間が生じることも確実に防止することができ、両者間の接触及び熱伝導を確実なものとすることができる。また、複数のセラミックグリーンシートを積層して未焼成メタライズ体（伝熱体）を形成する場合には、未焼成メタライズ体内部（伝熱体内部）に隙間が生じることも確実に防止することができる。
【００２８】
【発明の実施の形態】
（実施形態）
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態のセラミック基板１について、図１に縦断面図を示し、図２に図１のＤＤ’断面図（横断面図）を、図３に図１のＥＥ’断面図（横断面図）を示す。このセラミック基板１は、基板主面２とこの反対面である基板裏面３とこれらの面を結ぶ４つの基板側面４とを有する略直方体形状である。その大きさは、５．５ｍｍ×５．５ｍｍ×０．８ｍｍである。セラミック基板１は、６層のセラミック層が積層されている。即ち、基板裏面３をなす第１セラミック層５、その上に積層された第２セラミック層６、第３セラミック層７、第４セラミック層８、第５セラミック層９、及び、基板主面２をなす第６セラミック層１０からなる。これら第１〜第６セラミック層５〜１０は、ホウ珪酸鉛ガラス系材料のガラスセラミックからなる。セラミック基板１の内部には、Ａｇからなる配線やビア導体（図示しない）が形成されている。
【００２９】
セラミック基板１には、電子部品として図中に破線で示すＧａＡｓ系のＩＣチップ４１を搭載するために、基板主面２に開口するキャビティ（凹所）１１が設けられている。このキャビティ１１は、第５セラミック層９と第６セラミック層１０とを階段状の側面とし、第４セラミック層８が底部を構成するように形成されている。
キャビティ１１の底面１３には、ＩＣチップ４１をこのセラミック基板１に搭載したときに、ＩＣチップ４１と接続されるダイアタッチ層（底面メタライズ層）１５が形成されている。このダイアタッチ層１５は、Ａｇからなる。
また、キャビティ１１内に一部が露出した第５セラミック層９の表面には、ＩＣチップ４１をワイヤボンディングで接続するための接続用メタライズ層（図示しない）が形成されている。
【００３０】
なお、搭載するＩＣチップ４１は、端子４５を有する電子部品主面（フェイス面）４２とこの反対面である電子部品裏面４３とを有する。そして、電子部品主面４２を基板主面２側（図中上方）に向けて、電子部品裏面４３がダイアタッチ層１５に接続される。従って、電子部品裏面４３の全面がダイアタッチ層１５に接続される。
【００３１】
また、基板裏面３側の一方の端部１７Ｄ，１８Ｄ，１９Ｄがダイアタッチ層１５に接触し、基板主面２側の他方の端部１７Ｕ，１８Ｕ，１９Ｕが基板主面２まで延びる３つの伝熱体（第１伝熱体１７、第２伝熱体１８及び第３伝熱体１９）が、それぞれキャビティ１１の内壁面を構成している。なお、第１伝熱体１７の両端部１７Ｄ，１７Ｕは、図面の都合上、図示しない。
第１伝熱体１７のうち、第５セラミック層９に対応した位置に形成された部分は、平面視１．６ｍｍ×０．３ｍｍ、高さ０．２ｍｍの略直方体形状をなし（図３参照）、第６セラミック層１０に対応した位置に形成された部分は、平面視１．６ｍｍ×０．３ｍｍ、高さ０．２ｍｍの略直方体形状をなす（図２参照）。
【００３２】
また、第２伝熱体１８のうち、第５セラミック層９に対応した位置に形成された部分は、平面視０．７ｍｍ×０．４ｍｍ、高さ０．２ｍｍの略直方体形状をなし（図３参照）、第６セラミック層１０に対応した位置に形成された部分は、平面視０．３ｍｍ×０．４ｍｍ、高さ０．２ｍｍの略直方体形状をなす（図２参照）。
また、第３伝熱体１９のうち、第５セラミック層９に対応した位置に形成された部分は、平面視０．７ｍｍ×０．３ｍｍ、高さ０．２ｍｍの略直方体形状をなし（図３参照）、第６セラミック層１０に対応した位置に形成された部分は、平面視０．７ｍｍ×０．３ｍｍ、高さ０．２ｍｍの略直方体形状をなす（図２参照）。
これら第１，第２，第３伝熱体１７，１８，１９は、ＩＣチップ４１を搭載したときに、ＩＣチップ４１で生じダイアタッチ層１５に伝達した熱を、基板裏面３側の端部１７Ｄ，１８Ｄ，１９Ｄから基板主面２側の端部１７Ｕ，１８Ｕ，１９Ｕまでそれぞれ導くものである。これらは、いずれもＡｇからなる。従って、熱伝導性に優れている。
【００３３】
セラミック基板１のうち、キャビティ１１の底面１３と基板裏面３との間には、これらの間を貫通する直径０．２ｍｍ、高さ０．４ｍｍのサーマルビア２１が多数形成されている。これらのサーマルビア２１は、ダイアタッチ層１５にそれぞれ接触している。従って、ＩＣチップ４１を搭載したときに、ＩＣチップ４１で生じダイアタッチ層４１に伝達した熱を、基板裏面３側の端部まで効率よく導くことができる。
さらに、基板裏面３には、これらのサーマルビア２１と接触する裏面側メタライズ層２３が形成されている。従って、サーマルビア２１を伝導してきた熱は、この裏面側メタライズ層２３から外部へ放熱することができる。
【００３４】
セラミック基板１の基板主面２には、上記第１，第２，第３伝熱体１７，１８，９の基板主面２側の端部１７Ｕ，１８Ｕ，１９Ｕと接続する主面側メタライズ層２５がそれぞれ形成されている。
また、基板主面２の周縁部と基板側面４には、このセラミック基板１を他の基板に接続するために、基板主面２の周縁部からその周縁を越えて基板側面３まで拡がる基板接続用メタライズ層２７が形成されている。
また、基板裏面３には、このセラミック基板１に図中に破線で示すチップコンデンサ（他の電子部品）４７を複数搭載するために、接続パッド２９が多数形成されている。
【００３５】
このようなセラミック基板１は、ダイアタッチ層１５と接触し基板主面２まで延びる第１，第２，第３伝熱体１７，１８，１９が設けられているので、これらにより、ＩＣチップ４１で生じた熱を効率よく基板主面２側まで導くことができる。そして、第１，第２，第３伝熱体１７，１８，１９の基板主面２側の端部１７Ｕ，１８Ｕ，１９Ｕは他の基板に接続されるので、他の基板に熱を伝達し、そこから外部へ効率よく放熱することができる。また、第１，第２，第３伝熱体１７，１８，１９はキャビティ１１の内壁面に形成されているので、これらをキャビティ１１の周囲のセラミック基板内部に形成する場合に比べ、ＩＣチップ４１を搭載したときに、ＩＣチップ４１から第１，第２，第３伝熱体１７，１８，１９までの距離が短くなる。このため、ＩＣチップ４１で生じた熱を早く効率よく第１，第２，第３伝熱体１７，１８，１９に伝達することができ、放熱性に優れる。
また、本実施形態では、第１，第２，第３伝熱体１７，１８，１９が、キャビティ１１内に独立して存在するのではなく、キャビティ１１の内壁面を構成している。従って、ＩＣチップ４１をキャビティ１１内に搭載するときやワイヤボンディングの際などに第１，第２，第３伝熱体１７，１８，１９が邪魔にならない。
【００３６】
さらに、本実施形態では、ダイアタッチ層１５に、ＩＣチップ４１の電子部品裏面４３の全面が接触している。このため、ＩＣチップ４１で生じた熱は、電子部品裏面４３のほぼ全面からダイアタッチ層１５に伝達され、さらに、ダイアタッチ層１５に接触する第１，第２，第３伝熱体１７，１８，１９に伝達される。従って、ＩＣチップ４１で生じた熱をより効率よく外部へ放熱することができる。
また、第１，第２，第３伝熱体１７，１８，１９はＡｇからなるので、熱伝導率が高く、放熱性が良い。
【００３７】
特に、セラミック基板１は、ガラスセラミックからなるので、キャビティ１１の内壁面に第１，第２，第３伝熱体１７，１８，１９を設けることにより、ＩＣチップ４１で生じた熱を効率よく外部へ放熱することができる。
また、ダイアタッチ層１５を介してＩＣチップ４１と接続されるサーマルビア２１が、キャビティ１１の底面１３と基板裏面３との間に形成され、基板裏面３まで延びている。このため、ＩＣチップ４１で生じた熱を、第１，第２，第３伝熱体１７，１８，１９だけでなく、このサーマルビア２１によっても、外部へ放熱することができる。従って、より放熱性に優れている。
【００３８】
また、キャビティ１１が開口した基板主面２よりも面積の広い基板裏面３に接続端子２９が形成され、この接続端子２９にチップコンデンサ４７が搭載される。このため、チップコンデンサ４７を基板主面２に搭載する場合に比して、セラミック基板１を小型化することが可能である。具体的には、チップコンデンサの搭載領域を確保するため、従来のセラミック基板（図１０参照）が平面視７ｍｍ×７ｍｍとしていたのに対し、本実施形態では、前述のように、平面視５．５ｍｍ×５．５ｍｍまで小型化することができた。
【００３９】
次に、このセラミック基板１に、ＩＣチップ４１とチップコンデンサ４７とを搭載し、これを接続基板５１に接続した複合基板６１について、図４を参照しつつ説明する。
この複合基板６１のうち、上記セラミック基板１には、そのキャビティ１１にＩＣチップ４１がワイヤボンディングにより搭載されている。そして、ＩＣチップ４１は、モールド樹脂４９により樹脂封止されている。また、セラミック基板１の基板裏面３には、複数のチップコンデンサ４７が搭載されている。
一方、接続基板５１は、接続基板主面５２を有する。この接続基板主面５２には、接続基板５１内に設けられた放熱用ヒートシンク（受熱体）５５の一部が露出している。
セラミック基板１は、その基板主面２を接続基板５１に向けて、接続基板５１に搭載されている。詳細には、セラミック基板１のうち基板接続用メタライズ層２７がハンダ５７によって接続基板５１の接続基板主面５２に形成された配線層５９に接合されると共に、第１，第２，第３伝熱体１７，１８，１９の端部１７Ｕ，１８Ｕ，１９Ｕと接続する各主面側メタライズ層２５が接続基板５１の放熱用ヒートシンク５５に接続されている。
【００４０】
このような複合基板６１では、ＩＣチップ４１で発生した熱は、セラミック基板１のダイアタッチ層１５と第１，第２，第３伝熱体１７，１８，１９と主面側メタライズ層２５を介して、接続基板５１の放熱用ヒートシンク５５に伝達される。これにより、基板主面２側の端部１７Ｕ，１８Ｕ，１９Ｕから熱が奪われる。このため、この複合基板６１は、ＩＣチップ４１で生じた熱を、効率よく放熱し、ＩＣチップ４１の電気的特性の劣化、熱的破壊や信頼性の低下を防止することができる。
【００４１】
次いで、上記セラミック基板１の製造方法について図面を参照しつつ説明する。
まず、第１〜第６セラミック層５〜１０にぞれぞれ対応する第１〜第６セラミックグリーンシート（第１〜第６シート）６５〜７０を用意する。このうち第５，第６シート６９，７０は、キャビティ１１の周囲を構成する第５，第６セラミック層９，１０に対応したシートであり、第１〜第４シート６５〜６８は、キャビティ１１の底面１３と基板裏面３との間を構成する第１〜第４セラミック層５〜８に対応したシートである。これら第１〜第６シート６５〜７０は、いずれもホウ珪酸鉛ガラス粉末及びアルミナ粉末からなる。第１〜第４シート６５〜６８の厚さは約１２０μｍであり、第５，第６シート６９，７０の厚さは約２５０μｍである。
【００４２】
次に、第１貫通孔形成工程において、図５に示すように、第５シート６９に３つの第５シート用第１貫通孔７１を穿孔する。同様に、第６シート７０に３つの第６シート用第１貫通孔７３を穿孔する。３つの第５シート用第１貫通孔７１は、それぞれ第１，第２，第３伝熱体１７，１８，１９と第５セラミック層９との境界面に対応した内周面を有する孔である。また、３つの第６シート用第１貫通孔７３も、それぞれ第１，第２，第３伝熱体１７，１８，１９と第６セラミック層１０との境界面に対応した内周面を有する孔である。
また、この第１貫通孔形成工程において、各シートに、ビア導体用の貫通孔やサーマルビア用の貫通孔なども形成しておく。
【００４３】
次に、未焼成メタライズ体形成工程において、図６に示すように、第５シート６９の第５シート用第１貫通孔７１内をそれぞれ未焼成メタライズペーストで満たし、３つの第５シート用未焼成メタライズ体７５を形成する。また同様に、第６シート７０の第６シート用第１貫通孔７３内をそれぞれ未焼成メタライズペーストで満たし、３つの第６シート用未焼成メタライズ体７７を形成する。
【００４４】
この工程では、まず、充填工程において、第５シート用第１貫通孔７１と同径同配列のマスク孔を穿孔した金属マスク（図示しない）を第５シート６９に被せ、スキージを用いて、第５シート用第１貫通孔７１に未焼成メタライズペーストを印刷充填する。そしてその後、第５シート用第１貫通孔７１内の未焼成メタライズペースト上に、さらに、未焼成メタライズペーストを上塗り印刷する。同様に、第６シート７０の第６シート用第１貫通孔７３を未焼成メタライズペーストを印刷充填する。そしてその後、第６シート用第１貫通孔７３内の未焼成メタライズペースト上に、さらに、未焼成メタライズペーストを上塗り印刷する。なお、印刷充填の際は、第５，第６シート用第１貫通孔７１，７３の開口の長辺方向（図中左右方向）にスキージを移動させて印刷充填するのが好ましい。この方向で印刷したときに、第５，第６シート用第１貫通孔７１，７３内に充填された未焼成メタライズペーストの形状が最も安定化するからである。
このようにして第５，第６シート用未焼成メタライズ体７５，７７を形成すれば、第５，第６シート用第１貫通孔７１，７３に充填された未焼成メタライズペースト表面に凹みが生じるのを防止することができる。
【００４５】
次に、未焼成メタライズ層形成工程において、第１〜第６シート６５〜７０に、配線層等に対応した未焼成メタライズ層（図示しない）をそれぞれ印刷形成する。また、これと共にビア導体やサーマルビア導体に対応した貫通孔に未焼成メタライズペーストを印刷充填する。
なお、キャビティ１１の底部を構成する第４セラミック層８に対応した第４シート６８には、図７に示すように、ダイアタッチ層１５に対応した未焼成ダイアタッチ層（未焼成底面メタライズ層）８７も形成する。
【００４６】
次に、第２貫通孔形成工程において、図８に示すように、第５シート６９を穿孔し、キャビティ１１に対応した第５シート用第２貫通孔７９を形成すると共に、第５シート用未焼成メタライズ体７５の一部を除去して、第１，第２，第３伝熱体１７，１８，１９にそれぞれ対応した形状とし、第５シート用第２貫通孔７９の内周面に露出させる。同様に、第６シート７０を穿孔し、キャビティ１１に対応した第６シート用第２貫通孔８３を形成すると共に、第５シート用未焼成メタライズ体７７の一部を除去して、第１，第２，第３伝熱体１７，１８，１９にそれぞれ対応した形状とし、第６シート用第２貫通孔８３の内周面に露出させる。
【００４７】
次に、積層体形成工程において、図９に示すように、第１〜第６シート６５〜７０同士を積層し、セラミック基板１に対応した積層体９１を形成する。
その際、前述の未焼成メタライズ体形成工程で、第５，第６シート用第１貫通孔７１，７３に充填された未焼成メタライズペースト表面に凹みが生じるのを防止しているので、第５シート用未焼成メタライズ体７５と未焼成ダイアタッチ層８７との間に隙間が生じるのを確実に防止することができる。また、未焼成の伝熱体の内部、即ち、第５シート用未焼成メタライズ体７５と第６シート用未焼成メタライズ体７７との間に、隙間が生じることも確実に防止することができる。
【００４８】
次に、焼成工程において、積層体９１を焼成し、図１〜図３に示すセラミック基板１を形成する。この焼成により、第１〜第６シート６５〜７０から第１〜第６セラミック層５〜１０がそれぞれ形成される。また、第５，第６シート用未焼成メタライズ体７５，７７からなる３つの未焼成の伝熱体から第１，第２，第３伝熱体１７，１８，１９がそれぞれ形成される。また、未焼成ダイアタッチ層８７からダイアタッチ層１５が、各未焼成メタライズ層から各メタライズ層が形成される。さらに、ビア導体やサーマルビア２１も形成される。
その際、前述の未焼成メタライズ体形成工程で、第５，第６シート用第１貫通孔７１，７３に充填された未焼成メタライズペースト表面に凹みが生じるのを防止しているので、第１，第２，第３伝熱体１７，１８，１９とダイアタッチ層１５との間に隙間が生じるのを確実に防止することができる。また、第１，第２，第３伝熱体１７，１８，１９の内部に隙間が生じることも確実に防止することができる。
【００４９】
このように、本実施形態では、第１貫通孔形成工程、未焼成メタライズ体形成工程、第２貫通孔形成工程、未焼成メタライズ層形成工程、積層体形成工程、焼成工程、を行うことにより、セラミック基板１のうち第１，第２，第３伝熱体１７，１８，１９以外の部分と、第１，第２，第３伝熱体１７，１８，１９とを同時焼成により一緒に製造している。このため、第１，第２，第３伝熱体１７，１８，１９を有するセラミック基板１を容易かつ安価に製造することができる。
【００５０】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態では、全体が６層のセラミック層５〜１０からなり、キャビティ１１の壁面が２層のセラミック層９，１０により形成されたセラミック基板１について説明したが、セラミック層の層数はこれに限るものではなく、適宜変更することができる。例えば、全体が２層のセラミック層からなり、キャビティの壁面が１層のセラミック層で形成されたものに本発明を適用することもできる。
【００５１】
また、伝熱体の個数や形状は、上記実施形態に示したものに限らず、適宜変更することができる。例えば、キャビティ１１の内壁面全面に伝熱体を形成することも可能である。また、伝熱体の形状を円柱形状や楕円柱形状など他の形状とすることもできる。
また、伝熱体は、キャビティ１１の内壁面を構成することなく、柱状などキャビティ１１内に独立して設けることもできる。このようにしてもＩＣチップ４１から生じた熱を効率よく放熱することができる。
【図面の簡単な説明】
【図１】 実施形態に係るセラミック基板の縦断面図である。
【図２】 実施形態に係るセラミック基板の第６セラミック層の横断面図である。
【図３】 実施形態に係るセラミック基板の第５セラミック層の横断面図である。
【図４】 実施形態に係る複合基板の縦断面図である。
【図５】 実施形態に係るセラミック基板の製造方法に関し、第１貫通孔形成工程後の第５，第６シートの様子を示す説明図である。
【図６】 実施形態に係るセラミック基板の製造方法に関し、未焼成メタライズ体形成工程後の第５，第６シートの様子を示す説明図である。
【図７】 実施形態に係るセラミック基板の製造方法に関し、未焼成メタライズ層形成工程（未焼成底面メタライズ層形成工程）後の第４シートの様子を示す説明図である。
【図８】 実施形態に係るセラミック基板の製造方法に関し、第２貫通孔形成工程後の第５，第６シートの様子を示す説明図である。
【図９】 実施形態に係るセラミック基板の製造方法に関し、積層体形成工程後の積層体の様子を示す説明図である。
【図１０】 従来技術に係るセラミック基板の縦断面図である。
【符号の説明】
１ セラミック基板
２ 基板主面
３ 基板裏面
１１ キャビティ（空所）
１５ ダイアタッチ層（底面メタライズ層）
１７ 第１伝熱体
１８ 第２伝熱体
１９ 第３伝熱体
２１ サーマルビア
２９ 接続端子
４１ ＩＣチップ（電子部品）
４２ 電子部品主面
４３ 電子部品裏面
４５ （ＩＣチップの）端子
４７ チップコンデンサ（他の電子部品）
５１ 接続基板
５２ 接続基板主面
５５ 放熱用ヒートシンク（受熱体）
６１ 複合基板
【発明の属する技術分野】
本発明は、電子部品を搭載するためのセラミック基板の製造方法に関する。
【０００２】
【従来の技術】
従来より、集積回路チップや水晶振動子、表面弾性波フィルタなどの電子部品を搭載するためのセラミック基板が知られている。このようなセラミック基板では、電子部品で生じた熱により、電子部品の電気特性が劣化や、電子部品自体が破壊したり電子部品の信頼性が低下しやすい。そこで、セラミック基板のうち、電子部品を搭載する部分の直下に、電子部品からの熱を伝導し外部への放熱を促進するためのビア、即ち、サーマルビアを設けていた。そして、このサーマルビアの一端を他の基板等に接続していた。これにより、電子部品で生じた熱は、サーマルビアを通じて他の基板等に伝達し、そこで放熱されるので、電子部品の熱的破壊や信頼性低下を抑制することができる。
このようなサーマルビアを設けた様々なセラミック基板は、例えば、特開２０００−２８６３８１や、特開平１１−２７４６９６、特開平１１−２８４２９９、特開平９−３０７２３８、特開平９−１５３６７９、実開平３−９６０７５、特開昭６１−５８２９７に開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、セラミック基板にサーマルビアを設けただけでは、電子部品の発熱を十分に放熱することができない場合もある。特に近年、電子部品の小型化、高密度化、高速信号処理に対応した高機能化が進むにつれ、電子部品で生じた熱をいかに効率よく放熱させるかが問題になっている。
また、図１０に示すように、サーマルビア１０９を設けたセラミック基板１０１は、サーマルビア１０９の一端（図中下方）を他の基板等（図示しない）に接続するため、図中に破線で示す電子部品１１１を搭載する側の面を基板主面１０２とすると、この逆の基板裏面１０３側を他の基板等に接続しなければならないという制限があった。特に、図１０に示すように、電子部品１１１を搭載するためのキャビティ１０５を有するセラミック基板１０１において、キャビティ１０５内に電子部品１１１を搭載する他、基板主面１０２上にもコンデンサなど他の電子部品１１３を搭載する場合には、基板主面１０２に他の電子部品１１３を搭載する接続端子１０７等が必要となるため、基板主面１０２の面積をあまり小さくできない。従って、セラミック基板１０１を小型化できないという問題があった。
このような理由から、サーマルビア１０９を設ける以外の方法でも放熱性を向上させることが望まれてきた。
【０００４】
本発明はかかる現状に鑑みてなされたものであって、電子部品搭載用のセラミック基板において放熱性に優れたセラミック基板の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段、作用及び効果】
【０００６】
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
その解決手段は、電子部品を搭載するため基板主面に開口する凹所と、上記凹所の底面に形成され上記電子部品と接続される底面メタライズ層と、上記凹所の内壁面の少なくとも一部を構成し、一方の端部が上記底面メタライズ層に接触し、他方の端部が上記基板主面まで延びる伝熱体であって、上記電子部品を搭載したときに、電子部品で生じ上記底面メタライズ層に伝達した熱を、上記一方の端部から他方の端部まで導く伝熱体と、を備えるセラミック基板の製造方法であって、複数のセラミックグリーンシートのうち、上記凹所の周囲を構成するセラミック層に対応したセラミックグリーンシートに、上記セラミック層と上記伝熱体との境界面に対応した内周面を有する第１貫通孔を形成する第１貫通孔形成工程と、上記第１貫通孔内を未焼成メタライズペーストで満たし、未焼成メタライズ体を形成する未焼成メタライズ体形成工程と、上記凹所に対応した第２貫通孔を形成すると共に、上記未焼成メタライズ体を上記第２貫通孔の内周面に露出させる第２貫通孔形成工程と、上記複数のセラミックグリーンシートのうち、上記凹所の底部を構成するセラミック層に対応したセラミックグリーンシートに、上記底面メタライズ層に対応した未焼成底面メタライズ層を形成する未焼成底面メタライズ層形成工程と、上記複数のセラミックグリーンシート同士を積層し、上記セラミック基板に対応した積層体を形成する積層体形成工程と、上記積層体を焼成する焼成工程と、を備えるセラミック基板の製造方法である。
【００２４】
凹所の内壁面に伝熱体を有するセラミック基板の製造方法として、伝熱体と、セラミック基板のうち伝熱体以外の部分とを別々に製造し、後にこれらを接合してセラミック基板を完成させる方法が考えられる。しかし、このような製造方法では工数が多くかかり、その結果、セラミック基板が高価になる。
これに対し、本発明では、上記のように、第１貫通孔形成工程、未焼成メタライズ体形成工程、第２貫通孔形成工程、未焼成底面メタライズ層形成工程、積層体形成工程、焼成工程を行うことによって、同時焼成により伝熱体とセラミック基板のうち伝熱体以外の部分とを一緒に製造する。このため、伝熱体を有するセラミック基板を容易かつ安価に製造することができる。
【００２５】
なお、凹所の周囲を構成するセラミック層に対応したセラミックグリーンシート（以下、本明細書中では単にシートとも言う。）が複数の場合には、それぞれのシートについて、第１貫通孔形成工程、未焼成メタライズ体形成工程、第２貫通孔形成工程を行う。そして、積層体形成工程で、凹所の底部を構成するセラミック層に対応したシート等と共にシート同士を積層して積層体を形成すればよい。
あるいは、第１貫通孔形成工程前に、凹所の周囲を構成するセラミック層に対応したシート同士を積層し、この積層されたシートについて、第１貫通孔形成工程、未焼成メタライズ体形成工程、第２貫通孔形成工程を行っても良い。この場合、積層工程では、この一部積層されたシートと他のシートとを積層し、セラミック基板に対応した積層体を形成する。
【００２６】
さらに、上記のセラミック基板の製造方法であって、前記未焼成メタライズ体形成工程は、前記第１貫通孔内に前記未焼成メタライズペーストを充填する充填工程と、上記第１貫通孔内の未焼成メタライズペースト上に未焼成メタライズペーストを上塗りする印刷工程と、を備えるセラミック基板の製造方法とすると良い。
【００２７】
第１貫通孔に未焼成メタライズペーストを単に充填しただけでは、第１貫通孔に充填された未焼成メタライズペーストの表面と基板主面とが平坦にならず、第１貫通孔に凹みが生じることがある。
これに対し、本発明では、第１貫通孔に未焼成メタライズペーストを充填した上で（充填工程）、さらに、その上から未焼成メタライズペーストを上塗り印刷する（印刷工程）。このため、第１貫通孔内を確実に未焼成メタライズペーストで満たすことができ、第１貫通孔に充填された未焼成メタライズペースト表面に凹みが生じるのを防止することができる。これにより、積層体を形成したときに（積層体形成工程）、未焼成メタライズ体と未焼成底面メタライズ層との間に隙間が生じるのを確実に防止することができる。従って、焼成後のセラミック基板において、伝熱体と底面メタライズ層との間に隙間が生じることも確実に防止することができ、両者間の接触及び熱伝導を確実なものとすることができる。また、複数のセラミックグリーンシートを積層して未焼成メタライズ体（伝熱体）を形成する場合には、未焼成メタライズ体内部（伝熱体内部）に隙間が生じることも確実に防止することができる。
【００２８】
【発明の実施の形態】
（実施形態）
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態のセラミック基板１について、図１に縦断面図を示し、図２に図１のＤＤ’断面図（横断面図）を、図３に図１のＥＥ’断面図（横断面図）を示す。このセラミック基板１は、基板主面２とこの反対面である基板裏面３とこれらの面を結ぶ４つの基板側面４とを有する略直方体形状である。その大きさは、５．５ｍｍ×５．５ｍｍ×０．８ｍｍである。セラミック基板１は、６層のセラミック層が積層されている。即ち、基板裏面３をなす第１セラミック層５、その上に積層された第２セラミック層６、第３セラミック層７、第４セラミック層８、第５セラミック層９、及び、基板主面２をなす第６セラミック層１０からなる。これら第１〜第６セラミック層５〜１０は、ホウ珪酸鉛ガラス系材料のガラスセラミックからなる。セラミック基板１の内部には、Ａｇからなる配線やビア導体（図示しない）が形成されている。
【００２９】
セラミック基板１には、電子部品として図中に破線で示すＧａＡｓ系のＩＣチップ４１を搭載するために、基板主面２に開口するキャビティ（凹所）１１が設けられている。このキャビティ１１は、第５セラミック層９と第６セラミック層１０とを階段状の側面とし、第４セラミック層８が底部を構成するように形成されている。
キャビティ１１の底面１３には、ＩＣチップ４１をこのセラミック基板１に搭載したときに、ＩＣチップ４１と接続されるダイアタッチ層（底面メタライズ層）１５が形成されている。このダイアタッチ層１５は、Ａｇからなる。
また、キャビティ１１内に一部が露出した第５セラミック層９の表面には、ＩＣチップ４１をワイヤボンディングで接続するための接続用メタライズ層（図示しない）が形成されている。
【００３０】
なお、搭載するＩＣチップ４１は、端子４５を有する電子部品主面（フェイス面）４２とこの反対面である電子部品裏面４３とを有する。そして、電子部品主面４２を基板主面２側（図中上方）に向けて、電子部品裏面４３がダイアタッチ層１５に接続される。従って、電子部品裏面４３の全面がダイアタッチ層１５に接続される。
【００３１】
また、基板裏面３側の一方の端部１７Ｄ，１８Ｄ，１９Ｄがダイアタッチ層１５に接触し、基板主面２側の他方の端部１７Ｕ，１８Ｕ，１９Ｕが基板主面２まで延びる３つの伝熱体（第１伝熱体１７、第２伝熱体１８及び第３伝熱体１９）が、それぞれキャビティ１１の内壁面を構成している。なお、第１伝熱体１７の両端部１７Ｄ，１７Ｕは、図面の都合上、図示しない。
第１伝熱体１７のうち、第５セラミック層９に対応した位置に形成された部分は、平面視１．６ｍｍ×０．３ｍｍ、高さ０．２ｍｍの略直方体形状をなし（図３参照）、第６セラミック層１０に対応した位置に形成された部分は、平面視１．６ｍｍ×０．３ｍｍ、高さ０．２ｍｍの略直方体形状をなす（図２参照）。
【００３２】
また、第２伝熱体１８のうち、第５セラミック層９に対応した位置に形成された部分は、平面視０．７ｍｍ×０．４ｍｍ、高さ０．２ｍｍの略直方体形状をなし（図３参照）、第６セラミック層１０に対応した位置に形成された部分は、平面視０．３ｍｍ×０．４ｍｍ、高さ０．２ｍｍの略直方体形状をなす（図２参照）。
また、第３伝熱体１９のうち、第５セラミック層９に対応した位置に形成された部分は、平面視０．７ｍｍ×０．３ｍｍ、高さ０．２ｍｍの略直方体形状をなし（図３参照）、第６セラミック層１０に対応した位置に形成された部分は、平面視０．７ｍｍ×０．３ｍｍ、高さ０．２ｍｍの略直方体形状をなす（図２参照）。
これら第１，第２，第３伝熱体１７，１８，１９は、ＩＣチップ４１を搭載したときに、ＩＣチップ４１で生じダイアタッチ層１５に伝達した熱を、基板裏面３側の端部１７Ｄ，１８Ｄ，１９Ｄから基板主面２側の端部１７Ｕ，１８Ｕ，１９Ｕまでそれぞれ導くものである。これらは、いずれもＡｇからなる。従って、熱伝導性に優れている。
【００３３】
セラミック基板１のうち、キャビティ１１の底面１３と基板裏面３との間には、これらの間を貫通する直径０．２ｍｍ、高さ０．４ｍｍのサーマルビア２１が多数形成されている。これらのサーマルビア２１は、ダイアタッチ層１５にそれぞれ接触している。従って、ＩＣチップ４１を搭載したときに、ＩＣチップ４１で生じダイアタッチ層４１に伝達した熱を、基板裏面３側の端部まで効率よく導くことができる。
さらに、基板裏面３には、これらのサーマルビア２１と接触する裏面側メタライズ層２３が形成されている。従って、サーマルビア２１を伝導してきた熱は、この裏面側メタライズ層２３から外部へ放熱することができる。
【００３４】
セラミック基板１の基板主面２には、上記第１，第２，第３伝熱体１７，１８，９の基板主面２側の端部１７Ｕ，１８Ｕ，１９Ｕと接続する主面側メタライズ層２５がそれぞれ形成されている。
また、基板主面２の周縁部と基板側面４には、このセラミック基板１を他の基板に接続するために、基板主面２の周縁部からその周縁を越えて基板側面３まで拡がる基板接続用メタライズ層２７が形成されている。
また、基板裏面３には、このセラミック基板１に図中に破線で示すチップコンデンサ（他の電子部品）４７を複数搭載するために、接続パッド２９が多数形成されている。
【００３５】
このようなセラミック基板１は、ダイアタッチ層１５と接触し基板主面２まで延びる第１，第２，第３伝熱体１７，１８，１９が設けられているので、これらにより、ＩＣチップ４１で生じた熱を効率よく基板主面２側まで導くことができる。そして、第１，第２，第３伝熱体１７，１８，１９の基板主面２側の端部１７Ｕ，１８Ｕ，１９Ｕは他の基板に接続されるので、他の基板に熱を伝達し、そこから外部へ効率よく放熱することができる。また、第１，第２，第３伝熱体１７，１８，１９はキャビティ１１の内壁面に形成されているので、これらをキャビティ１１の周囲のセラミック基板内部に形成する場合に比べ、ＩＣチップ４１を搭載したときに、ＩＣチップ４１から第１，第２，第３伝熱体１７，１８，１９までの距離が短くなる。このため、ＩＣチップ４１で生じた熱を早く効率よく第１，第２，第３伝熱体１７，１８，１９に伝達することができ、放熱性に優れる。
また、本実施形態では、第１，第２，第３伝熱体１７，１８，１９が、キャビティ１１内に独立して存在するのではなく、キャビティ１１の内壁面を構成している。従って、ＩＣチップ４１をキャビティ１１内に搭載するときやワイヤボンディングの際などに第１，第２，第３伝熱体１７，１８，１９が邪魔にならない。
【００３６】
さらに、本実施形態では、ダイアタッチ層１５に、ＩＣチップ４１の電子部品裏面４３の全面が接触している。このため、ＩＣチップ４１で生じた熱は、電子部品裏面４３のほぼ全面からダイアタッチ層１５に伝達され、さらに、ダイアタッチ層１５に接触する第１，第２，第３伝熱体１７，１８，１９に伝達される。従って、ＩＣチップ４１で生じた熱をより効率よく外部へ放熱することができる。
また、第１，第２，第３伝熱体１７，１８，１９はＡｇからなるので、熱伝導率が高く、放熱性が良い。
【００３７】
特に、セラミック基板１は、ガラスセラミックからなるので、キャビティ１１の内壁面に第１，第２，第３伝熱体１７，１８，１９を設けることにより、ＩＣチップ４１で生じた熱を効率よく外部へ放熱することができる。
また、ダイアタッチ層１５を介してＩＣチップ４１と接続されるサーマルビア２１が、キャビティ１１の底面１３と基板裏面３との間に形成され、基板裏面３まで延びている。このため、ＩＣチップ４１で生じた熱を、第１，第２，第３伝熱体１７，１８，１９だけでなく、このサーマルビア２１によっても、外部へ放熱することができる。従って、より放熱性に優れている。
【００３８】
また、キャビティ１１が開口した基板主面２よりも面積の広い基板裏面３に接続端子２９が形成され、この接続端子２９にチップコンデンサ４７が搭載される。このため、チップコンデンサ４７を基板主面２に搭載する場合に比して、セラミック基板１を小型化することが可能である。具体的には、チップコンデンサの搭載領域を確保するため、従来のセラミック基板（図１０参照）が平面視７ｍｍ×７ｍｍとしていたのに対し、本実施形態では、前述のように、平面視５．５ｍｍ×５．５ｍｍまで小型化することができた。
【００３９】
次に、このセラミック基板１に、ＩＣチップ４１とチップコンデンサ４７とを搭載し、これを接続基板５１に接続した複合基板６１について、図４を参照しつつ説明する。
この複合基板６１のうち、上記セラミック基板１には、そのキャビティ１１にＩＣチップ４１がワイヤボンディングにより搭載されている。そして、ＩＣチップ４１は、モールド樹脂４９により樹脂封止されている。また、セラミック基板１の基板裏面３には、複数のチップコンデンサ４７が搭載されている。
一方、接続基板５１は、接続基板主面５２を有する。この接続基板主面５２には、接続基板５１内に設けられた放熱用ヒートシンク（受熱体）５５の一部が露出している。
セラミック基板１は、その基板主面２を接続基板５１に向けて、接続基板５１に搭載されている。詳細には、セラミック基板１のうち基板接続用メタライズ層２７がハンダ５７によって接続基板５１の接続基板主面５２に形成された配線層５９に接合されると共に、第１，第２，第３伝熱体１７，１８，１９の端部１７Ｕ，１８Ｕ，１９Ｕと接続する各主面側メタライズ層２５が接続基板５１の放熱用ヒートシンク５５に接続されている。
【００４０】
このような複合基板６１では、ＩＣチップ４１で発生した熱は、セラミック基板１のダイアタッチ層１５と第１，第２，第３伝熱体１７，１８，１９と主面側メタライズ層２５を介して、接続基板５１の放熱用ヒートシンク５５に伝達される。これにより、基板主面２側の端部１７Ｕ，１８Ｕ，１９Ｕから熱が奪われる。このため、この複合基板６１は、ＩＣチップ４１で生じた熱を、効率よく放熱し、ＩＣチップ４１の電気的特性の劣化、熱的破壊や信頼性の低下を防止することができる。
【００４１】
次いで、上記セラミック基板１の製造方法について図面を参照しつつ説明する。
まず、第１〜第６セラミック層５〜１０にぞれぞれ対応する第１〜第６セラミックグリーンシート（第１〜第６シート）６５〜７０を用意する。このうち第５，第６シート６９，７０は、キャビティ１１の周囲を構成する第５，第６セラミック層９，１０に対応したシートであり、第１〜第４シート６５〜６８は、キャビティ１１の底面１３と基板裏面３との間を構成する第１〜第４セラミック層５〜８に対応したシートである。これら第１〜第６シート６５〜７０は、いずれもホウ珪酸鉛ガラス粉末及びアルミナ粉末からなる。第１〜第４シート６５〜６８の厚さは約１２０μｍであり、第５，第６シート６９，７０の厚さは約２５０μｍである。
【００４２】
次に、第１貫通孔形成工程において、図５に示すように、第５シート６９に３つの第５シート用第１貫通孔７１を穿孔する。同様に、第６シート７０に３つの第６シート用第１貫通孔７３を穿孔する。３つの第５シート用第１貫通孔７１は、それぞれ第１，第２，第３伝熱体１７，１８，１９と第５セラミック層９との境界面に対応した内周面を有する孔である。また、３つの第６シート用第１貫通孔７３も、それぞれ第１，第２，第３伝熱体１７，１８，１９と第６セラミック層１０との境界面に対応した内周面を有する孔である。
また、この第１貫通孔形成工程において、各シートに、ビア導体用の貫通孔やサーマルビア用の貫通孔なども形成しておく。
【００４３】
次に、未焼成メタライズ体形成工程において、図６に示すように、第５シート６９の第５シート用第１貫通孔７１内をそれぞれ未焼成メタライズペーストで満たし、３つの第５シート用未焼成メタライズ体７５を形成する。また同様に、第６シート７０の第６シート用第１貫通孔７３内をそれぞれ未焼成メタライズペーストで満たし、３つの第６シート用未焼成メタライズ体７７を形成する。
【００４４】
この工程では、まず、充填工程において、第５シート用第１貫通孔７１と同径同配列のマスク孔を穿孔した金属マスク（図示しない）を第５シート６９に被せ、スキージを用いて、第５シート用第１貫通孔７１に未焼成メタライズペーストを印刷充填する。そしてその後、第５シート用第１貫通孔７１内の未焼成メタライズペースト上に、さらに、未焼成メタライズペーストを上塗り印刷する。同様に、第６シート７０の第６シート用第１貫通孔７３を未焼成メタライズペーストを印刷充填する。そしてその後、第６シート用第１貫通孔７３内の未焼成メタライズペースト上に、さらに、未焼成メタライズペーストを上塗り印刷する。なお、印刷充填の際は、第５，第６シート用第１貫通孔７１，７３の開口の長辺方向（図中左右方向）にスキージを移動させて印刷充填するのが好ましい。この方向で印刷したときに、第５，第６シート用第１貫通孔７１，７３内に充填された未焼成メタライズペーストの形状が最も安定化するからである。
このようにして第５，第６シート用未焼成メタライズ体７５，７７を形成すれば、第５，第６シート用第１貫通孔７１，７３に充填された未焼成メタライズペースト表面に凹みが生じるのを防止することができる。
【００４５】
次に、未焼成メタライズ層形成工程において、第１〜第６シート６５〜７０に、配線層等に対応した未焼成メタライズ層（図示しない）をそれぞれ印刷形成する。また、これと共にビア導体やサーマルビア導体に対応した貫通孔に未焼成メタライズペーストを印刷充填する。
なお、キャビティ１１の底部を構成する第４セラミック層８に対応した第４シート６８には、図７に示すように、ダイアタッチ層１５に対応した未焼成ダイアタッチ層（未焼成底面メタライズ層）８７も形成する。
【００４６】
次に、第２貫通孔形成工程において、図８に示すように、第５シート６９を穿孔し、キャビティ１１に対応した第５シート用第２貫通孔７９を形成すると共に、第５シート用未焼成メタライズ体７５の一部を除去して、第１，第２，第３伝熱体１７，１８，１９にそれぞれ対応した形状とし、第５シート用第２貫通孔７９の内周面に露出させる。同様に、第６シート７０を穿孔し、キャビティ１１に対応した第６シート用第２貫通孔８３を形成すると共に、第５シート用未焼成メタライズ体７７の一部を除去して、第１，第２，第３伝熱体１７，１８，１９にそれぞれ対応した形状とし、第６シート用第２貫通孔８３の内周面に露出させる。
【００４７】
次に、積層体形成工程において、図９に示すように、第１〜第６シート６５〜７０同士を積層し、セラミック基板１に対応した積層体９１を形成する。
その際、前述の未焼成メタライズ体形成工程で、第５，第６シート用第１貫通孔７１，７３に充填された未焼成メタライズペースト表面に凹みが生じるのを防止しているので、第５シート用未焼成メタライズ体７５と未焼成ダイアタッチ層８７との間に隙間が生じるのを確実に防止することができる。また、未焼成の伝熱体の内部、即ち、第５シート用未焼成メタライズ体７５と第６シート用未焼成メタライズ体７７との間に、隙間が生じることも確実に防止することができる。
【００４８】
次に、焼成工程において、積層体９１を焼成し、図１〜図３に示すセラミック基板１を形成する。この焼成により、第１〜第６シート６５〜７０から第１〜第６セラミック層５〜１０がそれぞれ形成される。また、第５，第６シート用未焼成メタライズ体７５，７７からなる３つの未焼成の伝熱体から第１，第２，第３伝熱体１７，１８，１９がそれぞれ形成される。また、未焼成ダイアタッチ層８７からダイアタッチ層１５が、各未焼成メタライズ層から各メタライズ層が形成される。さらに、ビア導体やサーマルビア２１も形成される。
その際、前述の未焼成メタライズ体形成工程で、第５，第６シート用第１貫通孔７１，７３に充填された未焼成メタライズペースト表面に凹みが生じるのを防止しているので、第１，第２，第３伝熱体１７，１８，１９とダイアタッチ層１５との間に隙間が生じるのを確実に防止することができる。また、第１，第２，第３伝熱体１７，１８，１９の内部に隙間が生じることも確実に防止することができる。
【００４９】
このように、本実施形態では、第１貫通孔形成工程、未焼成メタライズ体形成工程、第２貫通孔形成工程、未焼成メタライズ層形成工程、積層体形成工程、焼成工程、を行うことにより、セラミック基板１のうち第１，第２，第３伝熱体１７，１８，１９以外の部分と、第１，第２，第３伝熱体１７，１８，１９とを同時焼成により一緒に製造している。このため、第１，第２，第３伝熱体１７，１８，１９を有するセラミック基板１を容易かつ安価に製造することができる。
【００５０】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態では、全体が６層のセラミック層５〜１０からなり、キャビティ１１の壁面が２層のセラミック層９，１０により形成されたセラミック基板１について説明したが、セラミック層の層数はこれに限るものではなく、適宜変更することができる。例えば、全体が２層のセラミック層からなり、キャビティの壁面が１層のセラミック層で形成されたものに本発明を適用することもできる。
【００５１】
また、伝熱体の個数や形状は、上記実施形態に示したものに限らず、適宜変更することができる。例えば、キャビティ１１の内壁面全面に伝熱体を形成することも可能である。また、伝熱体の形状を円柱形状や楕円柱形状など他の形状とすることもできる。
また、伝熱体は、キャビティ１１の内壁面を構成することなく、柱状などキャビティ１１内に独立して設けることもできる。このようにしてもＩＣチップ４１から生じた熱を効率よく放熱することができる。
【図面の簡単な説明】
【図１】 実施形態に係るセラミック基板の縦断面図である。
【図２】 実施形態に係るセラミック基板の第６セラミック層の横断面図である。
【図３】 実施形態に係るセラミック基板の第５セラミック層の横断面図である。
【図４】 実施形態に係る複合基板の縦断面図である。
【図５】 実施形態に係るセラミック基板の製造方法に関し、第１貫通孔形成工程後の第５，第６シートの様子を示す説明図である。
【図６】 実施形態に係るセラミック基板の製造方法に関し、未焼成メタライズ体形成工程後の第５，第６シートの様子を示す説明図である。
【図７】 実施形態に係るセラミック基板の製造方法に関し、未焼成メタライズ層形成工程（未焼成底面メタライズ層形成工程）後の第４シートの様子を示す説明図である。
【図８】 実施形態に係るセラミック基板の製造方法に関し、第２貫通孔形成工程後の第５，第６シートの様子を示す説明図である。
【図９】 実施形態に係るセラミック基板の製造方法に関し、積層体形成工程後の積層体の様子を示す説明図である。
【図１０】 従来技術に係るセラミック基板の縦断面図である。
【符号の説明】
１ セラミック基板
２ 基板主面
３ 基板裏面
１１ キャビティ（空所）
１５ ダイアタッチ層（底面メタライズ層）
１７ 第１伝熱体
１８ 第２伝熱体
１９ 第３伝熱体
２１ サーマルビア
２９ 接続端子
４１ ＩＣチップ（電子部品）
４２ 電子部品主面
４３ 電子部品裏面
４５ （ＩＣチップの）端子
４７ チップコンデンサ（他の電子部品）
５１ 接続基板
５２ 接続基板主面
５５ 放熱用ヒートシンク（受熱体）
６１ 複合基板
Claims (2)
- 電子部品を搭載するため基板主面に開口する凹所と、
上記凹所の底面に形成され上記電子部品と接続される底面メタライズ層と、
上記凹所の内壁面の少なくとも一部を構成し、一方の端部が上記底面メタライズ層に接触し、他方の端部が上記基板主面まで延びる伝熱体であって、上記電子部品を搭載したときに、電子部品で生じ上記底面メタライズ層に伝達した熱を、上記一方の端部から他方の端部まで導く伝熱体と、
を備えるセラミック基板の製造方法であって、
複数のセラミックグリーンシートのうち、上記凹所の周囲を構成するセラミック層に対応したセラミックグリーンシートに、上記セラミック層と上記伝熱体との境界面に対応した内周面を有する第１貫通孔を形成する第１貫通孔形成工程と、
上記第１貫通孔内を未焼成メタライズペーストで満たし、未焼成メタライズ体を形成する未焼成メタライズ体形成工程と、
上記凹所に対応した第２貫通孔を形成すると共に、上記未焼成メタライズ体を上記第２貫通孔の内周面に露出させる第２貫通孔形成工程と、
上記複数のセラミックグリーンシートのうち、上記凹所の底部を構成するセラミック層に対応したセラミックグリーンシートに、上記底面メタライズ層に対応した未焼成底面メタライズ層を形成する未焼成底面メタライズ層形成工程と、
上記複数のセラミックグリーンシート同士を積層し、上記セラミック基板に対応した積層体を形成する積層体形成工程と、
上記積層体を焼成する焼成工程と、
を備えるセラミック基板の製造方法。 - 請求項１に記載のセラミック基板の製造方法であって、
前記未焼成メタライズ体形成工程は、
前記第１貫通孔内に前記未焼成メタライズペーストを充填する充填工程と、
上記第１貫通孔内の未焼成メタライズペースト上に未焼成メタライズペーストを上塗りする印刷工程と、
を備える
セラミック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001087507A JP4503871B2 (ja) | 2001-03-26 | 2001-03-26 | セラミック基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001087507A JP4503871B2 (ja) | 2001-03-26 | 2001-03-26 | セラミック基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289747A JP2002289747A (ja) | 2002-10-04 |
| JP4503871B2 true JP4503871B2 (ja) | 2010-07-14 |
Family
ID=18942746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001087507A Expired - Fee Related JP4503871B2 (ja) | 2001-03-26 | 2001-03-26 | セラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4503871B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329803A (ja) * | 2001-04-27 | 2002-11-15 | Mitsubishi Electric Corp | 電子回路モジュールおよびその製造方法 |
| JP2004228410A (ja) * | 2003-01-24 | 2004-08-12 | Kyocera Corp | 配線基板 |
| KR100849455B1 (ko) | 2005-04-19 | 2008-07-30 | 티디케이가부시기가이샤 | 다층 세라믹 기판 및 그 제조 방법 |
| CN102412365B (zh) * | 2010-09-25 | 2015-07-29 | 禾正实业股份有限公司 | Led的散热模块结构 |
| US8803183B2 (en) | 2010-10-13 | 2014-08-12 | Ho Cheng Industrial Co., Ltd. | LED heat-conducting substrate and its thermal module |
| JP2014153587A (ja) * | 2013-02-12 | 2014-08-25 | Ricoh Co Ltd | 回路装置、電子装置及び画像処理装置 |
| DE102013203932A1 (de) * | 2013-03-07 | 2014-09-11 | Continental Automotive Gmbh | Elektronische, optoelektronische oder elektrische Anordnung |
| CN104955265A (zh) * | 2015-05-26 | 2015-09-30 | 苏州旭创科技有限公司 | Pcb基板及具有其的光模块 |
| CN106231780A (zh) * | 2016-07-28 | 2016-12-14 | 广东欧珀移动通信有限公司 | Pcb板及具有其的移动终端 |
| JP7134763B2 (ja) * | 2018-07-23 | 2022-09-12 | キヤノン株式会社 | モジュール及びその製造方法 |
| JP6633151B2 (ja) * | 2018-08-10 | 2020-01-22 | 太陽誘電株式会社 | 回路モジュール |
| CN110972387B (zh) * | 2018-09-28 | 2022-10-21 | 健鼎（无锡）电子有限公司 | 印刷电路板及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112375A (ja) * | 1992-09-24 | 1994-04-22 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH09307238A (ja) * | 1996-05-20 | 1997-11-28 | Kyocera Corp | 多層回路基板 |
| JP2000124578A (ja) * | 1998-10-19 | 2000-04-28 | Taiyo Yuden Co Ltd | ハイブリッドモジュール及びその製造方法 |
| JP2000183488A (ja) * | 1998-12-11 | 2000-06-30 | Taiyo Yuden Co Ltd | ハイブリッドモジュール |
-
2001
- 2001-03-26 JP JP2001087507A patent/JP4503871B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112375A (ja) * | 1992-09-24 | 1994-04-22 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH09307238A (ja) * | 1996-05-20 | 1997-11-28 | Kyocera Corp | 多層回路基板 |
| JP2000124578A (ja) * | 1998-10-19 | 2000-04-28 | Taiyo Yuden Co Ltd | ハイブリッドモジュール及びその製造方法 |
| JP2000183488A (ja) * | 1998-12-11 | 2000-06-30 | Taiyo Yuden Co Ltd | ハイブリッドモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002289747A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JPH06291216A (ja) | 基板及びセラミックパッケージ | |
| JP2001308548A (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ | |
| JP4503871B2 (ja) | セラミック基板の製造方法 | |
| JP6140834B2 (ja) | 配線基板および電子装置 | |
| JP6194104B2 (ja) | 配線基板、電子装置および電子モジュール | |
| US20180061751A1 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| CN108962846B (zh) | 一种厚膜混合集成电路的封装结构及其制作方法 | |
| JP2003309213A (ja) | 配線基板 | |
| JPH10335823A (ja) | 積層セラミック回路基板及びその製造方法 | |
| JP2003142628A (ja) | 配線基板 | |
| JP3758947B2 (ja) | セラミックパッケージ | |
| JP2004056115A (ja) | 多層配線基板 | |
| CN114695145A (zh) | 板级系统级封装方法及封装结构 | |
| JP2018049988A (ja) | 配線基板、電子装置および電子モジュール | |
| JPH10242335A (ja) | 半導体装置 | |
| JPH08169776A (ja) | セラミックス多層基板 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP2006049812A (ja) | 半導体デバイス用パッケージおよびその製造方法 | |
| JPH09237855A (ja) | セラミックス多層配線基板 | |
| JP2018181995A (ja) | 配線基板 | |
| JP2004055985A (ja) | セラミックパッケージ及び電子装置 | |
| JP3878842B2 (ja) | 多数個取り配線基板 | |
| JP4733061B2 (ja) | 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法 | |
| JP6258768B2 (ja) | 配線基板および電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100422 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |