JP2003309213A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2003309213A JP2003309213A JP2002112107A JP2002112107A JP2003309213A JP 2003309213 A JP2003309213 A JP 2003309213A JP 2002112107 A JP2002112107 A JP 2002112107A JP 2002112107 A JP2002112107 A JP 2002112107A JP 2003309213 A JP2003309213 A JP 2003309213A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- ceramic
- core
- wiring board
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
において、熱により変形が生じにくい配線基板を提供す
ること。 【解決手段】 配線基板101は、セラミックからなり
貫通孔111Hを有するセラミックコア基板111を有
し、貫通孔111H内には、IC端子155が形成され
た接続面153をコア裏面113側に向けてICチップ
151が収容されている。そして、貫通孔111HとI
Cチップ151の隙間は、充填材115で埋められてい
る。また、コア裏面113上には樹脂絶縁層121が積
層され、この表面には、ICチップ151のIC端子1
55と導通し外部に露出する複数の端子105が形成さ
れている。
Description
る配線基板に関し、特に、基板内部にICチップが収容
された配線基板に関する。
された配線基板が知られている。例えば、図8に概略を
示す配線基板901を挙げられる。この配線基板901
は、基板主面902と、マザーボード等の他の基板に接
続される基板裏面903とを有する略板形状である。こ
のうち基板裏面903側には、他の基板の端子と接続さ
れる接続パッド(端子)905が多数形成されている。
は、樹脂製のコア基板911を備え、そのコア裏面91
3上には、樹脂絶縁層921とソルダーレジスト層92
2が積層されている。このうち、コア基板911には、
その略中央に大きな貫通孔911Hが形成され、その内
部には、多数のIC端子955が形成された接続面95
3を基板裏面903側に向けてフリップチップ型のIC
チップ951が収容されている。ICチップ951と貫
通孔911Hとの隙間は、樹脂からなる充填材931に
より埋められている。また、コア基板911と樹脂絶縁
層921との層間、及び、樹脂絶縁層921とソルダー
レジスト層922の層間には、所定パターンの導体層
(図示しない)がそれぞれ形成されている。また、樹脂
絶縁層921には、それらの導体層同士を接続するビア
導体(図示しない)が多数形成されている。このような
配線基板901は、ICチップ951を基板内部に収容
しているので、ICチップ951のIC端子955と配
線基板901の端子905とを結ぶ経路を短くし、これ
らを低抵抗、低インダクタンスで接続することができ
る。
うな配線基板901は、基板主面902など外部にIC
チップ951を搭載する配線基板に比べ、熱により反り
などの変形を生じやすく、ICチップ951にクラック
が入りやすい。また、この傾向は、ICチップ951が
大きく、これを収容する貫通孔911Hが大きくなるほ
ど顕著に現れる。このような問題が生じるのは、ICチ
ップ951の熱膨張率(例えば、熱膨張率4)と、樹脂
製のコア基板911の熱膨張率(例えば、熱膨張率2
0)との差が大きいためであると考えられる。
のであって、基板内部にICチップが収容された配線基
板において、熱により変形が生じにくい配線基板を提供
することを目的とする。
手段は、セラミックからなるセラミックコア基板と、上
記セラミックコア基板内に、充填材を介して隙間なく収
容されたICチップと、上記セラミックコア基板の少な
くとも片側に形成された樹脂絶縁層と、を備える配線基
板である。
と、コア基板とICチップとの熱膨張率の差が大きくな
るため、熱応力により配線基板に反り等の変形が生じや
すい。特に、この変形が大きくなると、ICチップにク
ラックが入ることがあるなど、信頼性に劣る。これに対
し、本発明では、コア基板をセラミック製としているの
で、セラミックコア基板とICチップとの熱膨張率の差
を小さくすることができ、配線基板に熱による反り等の
変形が生じにくくなる。また、ICチップにクラックが
入るのも防止することができる。
り、コア主面とコア裏面とを有するセラミックコア基板
であって、上記コア主面とコア裏面との間を貫通する貫
通孔を有するセラミックコア基板と、上記貫通孔内に、
複数のIC端子が形成された接続面を上記コア裏面側に
向けて収容されたICチップと、上記貫通孔とICチッ
プとの隙間を埋める充填材と、上記コア裏面上に形成さ
れた樹脂絶縁層と、上記樹脂絶縁層の表面に形成され、
上記ICチップのIC端子と導通し、外部に露出する複
数の端子と、を備える配線基板である。
Cチップとの熱膨張率の差が大きくなるため、熱応力に
より配線基板に反り等の変形が生じやすい。特に、コア
基板にICチップを収容する大きな貫通孔があると、こ
の変形が大きくなり、ICチップにクラックが入ること
があるなど、信頼性に劣る。これに対し、本発明では、
コア基板をセラミック製としているので、セラミックコ
ア基板とICチップとの熱膨張率の差を小さくすること
ができ、セラミックコア基板に大きな貫通孔があるにも
拘わらず、配線基板に熱による反り等の変形が生じにく
くなる。また、ICチップにクラックが入るのも防止す
ることができる。
り、コア主面とコア裏面とを有するセラミックコア基板
であって、上記コア主面またはコア裏面に開口する凹所
を有するセラミックコア基板と、上記凹所内に、複数の
IC端子が形成された接続面を上記コア裏面側に向けて
収容されたICチップと、上記凹所とICチップとの隙
間を埋める充填材と、上記コア裏面上に形成された樹脂
絶縁層と、上記樹脂絶縁層の表面に形成され、上記IC
チップのIC端子と導通し、外部に露出する複数の端子
と、を備える配線基板である。
Cチップとの熱膨張率の差が大きくなるため、熱応力に
より配線基板に反り等の変形が生じやすい。特に、コア
基板にICチップを収容する大きな凹部があると、この
変形が大きくなり、ICチップにクラックが入ることが
あるなど、信頼性に劣る。これに対し、本発明では、コ
ア基板をセラミック製としているので、セラミックコア
基板とICチップとの熱膨張率の差を小さくすることが
でき、セラミックコア基板に大きな凹部があるにも拘わ
らず、配線基板に熱による反り等の変形が生じにくくな
る。また、ICチップにクラックが入るのも防止するこ
とができる。
であって、前記セラミックコア基板は、低温焼成セラミ
ックからなり、前記セラミックコア基板の前記コア主
面、前記コア裏面またはコア内部に形成された導体は、
Au、AgまたはCuを主成分とする配線基板とすると
良い。
基板に導体を形成する場合には、その焼成温度との関係
から、一般にMoやWが用いられる。しかし、これらの
金属は、抵抗が高くなる、誘電率が高いことにより伝送
損失が大きくなる、などの問題がある。これに対し、本
発明のように、セラミックコア基板を低温焼成セラミッ
ク、より具体的には、1100℃以下で焼成するセラミ
ックからなるものとすれば、コア基板に形成する導体
(例えば、配線層、スルーホール導体、ビア導体など)
を、Auか、Agか、Cuを主成分としたものにでき
る。このため、コア基板をセラミック製としながらも、
樹脂製のコア基板の場合と同程度に導電性等を向上させ
ることができる。
であって、前記樹脂絶縁層上には、チップコンデンサが
搭載され、前記端子には、上記チップコンデンサのコン
デンサ端子が接続されている配線基板とすると良い。
ラミックコア基板上に積層された樹脂絶縁層上に搭載さ
れ、そのコンデンサ端子が、この樹脂絶縁層の表面に配
置された端子に接続されている。一方、ICチップは、
セラミックコア基板内に収容されているので、ICチッ
プのIC端子と樹脂絶縁層の表面の端子は、短い距離で
接続されている。このため、ICチップとチップコンデ
ンサを短い距離で接続することができる。従って、IC
チップの内部高速動作に追従するための高速安定給電が
可能となり、付加変動による電源系の高周波ノイズを十
分に除去することができるようになる。
収容された貫通孔や凹部の直下、即ち、これらの投影領
域内に搭載され、コンデンサ端子がこの投影領域内に配
置された端子と接続されるのが好ましい。貫通孔や凹部
の投影領域内に配置された端子とICチップの端子は、
特に短い距離で結ばれているため、ICチップとチップ
コンデンサを特に短い距離で接続することができるから
である。その結果、ICチップの内部高速動作に追従す
るための高速安定給電がさらに良好となり、付加変動に
よる電源系の高周波ノイズをさらに除去することができ
るようになる。
施の形態を、図面を参照しつつ説明する。本実施形態1
の配線基板101の簡略化した断面図を図1に示す。こ
の配線基板101は、約30mm×約30mm×約0.
9mmの略矩形の略板形状であり、基板主面102と、
マザーボードに接続される基板裏面103とを有する。
このうち基板裏面103側には、マザーボードの端子と
接続される接続パッド(端子)105が多数形成され、
その上には、ハンダバンプ107が溶着している。
は、その基板主面102側に、セラミックからなる多層
のセラミックコア基板111を備える。具体的には、こ
のセラミックは、1100℃以下で焼成する低温焼成セ
ラミックであり、さらに詳細に言うと、焼成後のセラミ
ックは、アルミナ(結晶)とホウケイ酸ガラスからな
る。そして、セラミックコア基板111のコア裏面11
3上には、エポキシ樹脂を主成分とする樹脂絶縁層12
1が積層され、さらにその上には、エポキシ樹脂を主成
分とするソルダーレジスト層122が積層されている。
一方、セラミックコア基板111のコア主面112は、
基板主面102をなしている。
その略中央に、コア主面112とコア裏面113の間を
貫通し、10mm×10mmの平面視略矩形状の大きな
貫通孔111Hが形成されている。そして、この貫通孔
111H内には、ICチップ151が収容されている。
具体的には、このICチップ151は、フリップチップ
型のICチップであり、片面(接続面153)に多数の
IC端子155が略格子状に配置されている。そして、
この接続面153をコア裏面113側に向けて貫通孔1
11H内に収容されている。ICチップ151と貫通孔
111Hとの隙間は、エポキシ樹脂を主成分とする充填
材115によって埋められ、セラミックコア基板111
とICチップ151が互いに固着され、一体化されてい
る。また、セラミックコア基板111のコア裏面113
には、配線やパッドを有し、IC端子155と接続する
第1導体層117が形成されている。この第1導体層1
17は、セラミックコア基板111が低温焼成セラミッ
クからなることを利用し、Cuを主成分としている。こ
のため、セラミックに導体を形成するときに一般に用い
られるMoやWなどに比べ、導電性が高いなどの利点が
ある。
のビア孔121Hが形成され、各ビア孔121Hには、
上記第1導体層117と接続するビア導体131が形成
されている。また、樹脂絶縁層121の表面、即ち、樹
脂絶縁層121とソルダーレジスト層122の層間に
は、配線やパッドを有し、上記ビア導体131と接続す
る第2導体層133が形成されている。ソルダーレジス
ト層122には、所定の位置に多数の開口122Hが形
成され、各開口122H内には、第2導体層133の接
続パッドが上記の端子105として露出している。そし
て、この上には、開口122H内から基板裏面103を
越えて突出するハンダバンプ107が溶着している。
151のIC端子155と配線基板101の端子105
がそれぞれ導通しているので、マザーボードからICチ
ップ151へ電源電位や接地電位を供給することができ
る。また、両者の間で信号を伝送することができる。さ
らに、配線基板101内にICチップ151が収容され
ているため、ICチップ151とマザーボードとの距離
が短くなり、これらを低抵抗、低インダクタンスで接続
できる。
1は、コア基板がセラミックコア基板111であるの
で、セラミックコア基板111(熱膨張率5.3)とI
Cチップ151(熱膨張率4)の熱膨張率の差を小さく
することができ、セラミックコア基板111にICチッ
プ収容用の大きな貫通孔111Hが形成されているにも
拘わらず、配線基板101に熱による反り等の変形が生
じにくい。また、内蔵されたICチップ151にクラッ
クが入るのが防止される。またさらに、本実施形態1で
は、セラミックコア基板111が低温焼成セラミックか
らなるので、これを利用し、セラミックコア基板111
に形成する導体(第1導体層117)の主成分をCuと
してある。このため、コア基板111をセラミック製と
しながらも、樹脂製のコア基板の場合と同程度に導電性
などを向上させることができる。
ついて説明する。まず、セラミックコア基板111を形
成する。即ち、セラミックコア基板111に対応する複
数のセラミックグリーンシートを用意する。このシート
は、ホウケイ酸ガラスとフィラーを有するものである。
そして、各セラミックグリーンシートに対して、貫通孔
111Hに対応する孔をパンチングにより穿孔する。そ
の後、各セラミックグリーシートを位置合わせをして積
層する。その後、この積層体にCuペーストを塗布し、
積層体の裏面に未焼成の第1導体層117を印刷形成す
る。次に、この積層体を1100℃以下で低温焼成し
て、セラミックコア基板111とする。
111H内に、ICチップ151を位置合わせをして配
置する。そして、ICチップ151と貫通孔111Hと
の隙間にエポキシ樹脂を主成分とする絶縁性の樹脂ペー
ストを充填して、硬化させる。これにより、セラミック
コア基板111とICチップ151が充填材115を介
して互いに固着され一体化する。次に、コア裏面113
上に、公知の手法により、ビア孔121Hを有する樹脂
絶縁層121を形成する。そして、公知のセミアディテ
ィブティブ法により、ビア孔121H内にビア導体13
1を形成すると共に、樹脂絶縁層121の表面に所定パ
ターンの第2導体層133を形成する。次に、樹脂絶縁
層121上に、公知の手法により、開口122Hを有す
るソルダーレジスト層122を形成する。そして、各開
口122H内にハンダペーストを印刷し、その後、加熱
溶解して、ハンダバンプ107を形成する。以上のよう
にすれば、上記の配線基板101が完成する。
について説明する。なお、上記実施形態1と同様な部分
の説明は、省略または簡略化する。本実施形態2の配線
基板201の簡略化した断面図を図2に示す。この配線
基板201は、上記実施形態1と同様に、その基板本体
は、基板主面202と基板裏面203とを有する略矩形
の略板形状である。このうち基板裏面203側には、多
数の接続パッド(第1端子205及び第2端子206)
が形成されている。第1端子205は、基板裏面203
の中央部に配置され、ハンダ207を介してチップコン
デンサ261のコンデンサ端子263に接続されてい
る。一方、第2端子206は、基板裏面203の周縁部
に配置され、ハンダ208を介してマザーボードのソケ
ットに挿入されるピン209に接続されている。
は、上記実施形態1と同様に、低温焼成セラミックから
なるセラミックコア基板211を備え、そのコア裏面2
13側に樹脂絶縁層221とソルダーレジスト層222
が積層されている。このうちセラミックコア基板211
は、大きな貫通孔211Hを有し、IC端子255が形
成された接続面253をコア裏面213側に向けてIC
チップ251が収容され、その隙間が充填材215によ
って埋められている。また、コア裏面213には、Cu
を主成分とする第1導体層217が形成されている。
1Hにビア導体(フィルドビア)231が形成されてい
る。また、樹脂絶縁層221の表面には、第2導体層2
33が形成されている。ソルダーレジスト層222に
は、その中央部に多数の第1開口222H1が形成さ
れ、また、その周縁部に多数の第2開口222H2が形
成されている。各第1開口222H1内には、第2導体
層233の一部の接続パッドが上記の第1端子205と
して露出している。また、各第2開口222H2内に
は、第2導体層233の一部の接続パッドが上記の第2
端子206として露出している。そして、第1端子20
5上には、ハンダ207を介してチップコンデンサ26
1のコンデンサ端子263が接続され、また、第2端子
206上には、ハンダ208を介してピン209が固着
されている。
ICチップ251が収容されているため、ICチップ2
51とマザーボードとの距離が短くなり、これらを低抵
抗、低インダクタンスで接続できる。さらに、IC端子
255と配線基板201の第1端子205も短い距離で
導通しているので、ICチップ251とチップコンデン
サ261が短い距離で接続される。このため、ICチッ
プ251の内部高速動作に追従するための高速安定給電
が可能で、付加変動による電源系の高周波ノイズを十分
に除去することができる。特に、第1端子205は、貫
通孔211Hの直下、即ち、貫通孔211Hの投影領域
内に配置されているので、IC端子255と第1端子2
05との経路が特に短く、これにより上記の効果が顕著
になる。
1は、コア基板がセラミックコア基板211であるの
で、セラミックコア基板211(熱膨張率5.3)とI
Cチップ251(熱膨張率4)の熱膨張率の差を小さく
することができ、セラミックコア基板211にICチッ
プ収容用の大きな貫通孔211Hが形成されているにも
拘わらず、配線基板201に熱による反り等の変形が生
じにくい。また、内蔵されたICチップ251にクラッ
クが入るのが防止される。その他、上記実施形態1と同
様な部分は、同様な効果を奏する。
ついて説明する。上記実施形態1と同様にして、セラミ
ックコア基板211を形成し、その貫通孔211H内に
ICチップ251を配置し、さらに、充填材215によ
り固着する。次に、上記実施形態1と同様にして、コア
裏面213上にビア孔221Hを有する樹脂絶縁層22
1を形成し、さらに、ビア孔221H内にビア導体23
1を形成すると共に、樹脂絶縁層221の表面に所定パ
ターンの第2導体層233を形成する。
脂絶縁層221上に第1,第2開口222H1,222
H2を有するソルダーレジスト層222を形成する。次
に、第1開口222H1内にハンダペーストを印刷し、
チップコンデンサ261を位置合わせをして載置した
後、ハンダ207を加熱溶解して、チップコンデンサ2
61を基板裏面203に搭載する。また、第2開口22
2H2内にハンダペーストを印刷し、ピン209を位置
合わせをして載置した後、ハンダ208を加熱溶解し
て、ピン209を固着させる。以上のようにすれば、上
記の配線基板201が完成する。
について説明する。なお、上記各実施形態1,2のいず
れかと同様な部分の説明は、省略または簡略化する。本
実施形態3の配線基板301の簡略化した断面図を図3
に示す。この配線基板301は、上記実施形態1等と同
様に、その基板本体は、基板主面302と基板裏面30
3とを有する略矩形の略板形状である。基板主面302
には、多数の接続パッド(主面側端子)304が形成さ
れている。この主面側端子304は、基板主面302の
周縁部に配置され、その上には、ハンダ310を介して
チップコンデンサ371のコンデンサ端子373が接続
されている。一方、基板裏面303側には、上記実施形
態2と同様に、裏面側第1端子305が多数配置され、
ハンダ307を介してチップコンデンサ361のコンデ
ンサ端子363が接続されている。また、裏面側第2端
子306が多数配置され、ハンダ308を介してピン3
09が固着されている。
は、上記実施形態1等と同様に、低温焼成セラミックか
らなるセラミックコア基板311を備え、そのコア裏面
313側に樹脂絶縁層321とソルダーレジスト層32
2が積層されている。このうちセラミックコア基板31
1は、大きな貫通孔311Hを有し、IC端子355が
形成された接続面353をコア裏面313側に向けてI
Cチップ351が収容され、その隙間が充填材315に
よって埋められている。また、コア主面312及びコア
裏面313には、配線やパッドを有する主面側導体層3
16と裏面側第1導体層317がそれぞれ形成されてい
る。また、セラミックコア基板311には、所定の位置
に多数のスルーホール311Tが形成され、その内部に
は、主面側導体層316及び裏面側第1導体層317と
接続するスルーホール導体318が形成されている。こ
れらの導体層316,317及びスルーホール導体31
8は、いずれもCuを主成分としている。
端子)304上には、ハンダ310を介してチップコン
デンサ371のコンデンサ端子373が接続されてい
る。一方、樹脂絶縁層321には、多数のビア孔321
Hにビア導体331が形成されている。また、樹脂絶縁
層321の表面には、第2導体層333が形成されてい
る。ソルダーレジスト層322には、上記実施形態2と
同様に、第1開口322H1と第2開口322H2が形
成され、各第1開口322H1内には、裏面側第1端子
305が露出し、また、各第2開口322H2内には、
裏面側第2端子306が露出している。そして、裏面側
第1端子305上には、ハンダ307を介してチップコ
ンデンサ361のコンデンサ端子363が接続され、ま
た、裏面側第2端子306上には、ハンダ308を介し
てピン309が固着されている。
ICチップ351が収容されているため、ICチップ3
51とマザーボードとの距離が短くなり、これらを低抵
抗、低インダクタンスで接続できる。また、ICチップ
351とチップコンデンサ361が特に短い距離で接続
されているため、ICチップ351の内部高速動作に追
従するための高速安定給電が可能で、付加変動による電
源系の高周波ノイズを十分に除去することができる。さ
らに、基板裏面303側だけでなく、基板主面302側
にもチップコンデンサ371を搭載しているので、安定
給電が可能であると共に、配線基板301を小型化する
ことができる。
1は、コア基板がセラミックコア基板311であるの
で、セラミックコア基板311(熱膨張率5.3)とI
Cチップ351(熱膨張率4)の熱膨張率の差を小さく
することができ、セラミックコア基板311にICチッ
プ収容用の大きな貫通孔311Hが形成されているにも
拘わらず、配線基板301に熱による反り等の変形が生
じにくい。また、内蔵されたICチップ351にクラッ
クが入るのが防止される。その他、上記各実施形態1,
2のいずれかと同様な部分は、同様な効果を奏する。
ついて説明する。まず、セラミックコア基板311を形
成する。即ち、セラミックコア基板311に対応する複
数のセラミックグリーンシートを用意し、各セラミック
グリーンシートに対して、貫通孔311Hに対応する孔
とスルーホール311Tに対応する孔をパンチングによ
り穿孔する。そして、各セラミックグリーシートを位置
合わせをして積層する。その後、この積層体にCuペー
ストを塗布し、スルーホール311T内に未焼成のスル
ーホール導体318を充填形成すると共に、積層体の主
面及び裏面に、未焼成の主面側導体層316と裏面側第
1導体層317を印刷形成する。その後、この積層体を
低温焼成してセラミックコア基板311とする。次に、
セラミックコア基板311の貫通孔311H内にICチ
ップ351を配置し、さらに、充填材315により固着
する。
ア裏面313上にビア孔321Hを有する樹脂絶縁層3
21を形成し、さらに、ビア孔321H内にビア導体3
31を形成すると共に、樹脂絶縁層321の表面に所定
パターンの裏面側第2導体層333を形成する。また、
上記実施形態1等と同様にして、樹脂絶縁層321上に
第1,第2開口322H1,322H2を有するソルダ
ーレジスト層322を形成する。その後、上記実施形態
2と同様にして、チップコンデンサ361を基板裏面3
03に搭載し、また、ピン309を固着させる。さら
に、主面側端子304にハンダペーストを印刷し、チッ
プコンデンサ371を位置合わせをして載置した後、ハ
ンダ310を加熱溶解して、チップコンデンサ371を
基板主面302に搭載する。以上のようにすれば、上記
の配線基板301が完成する。
について説明する。なお、上記各実施形態1〜3のいず
れかと同様な部分の説明は、省略または簡略化する。本
実施形態4の配線基板401の簡略化した断面図を図4
に示す。この配線基板401は、その基板本体は厚さ約
0.9mmの略矩形の略板形状であり、基板主面402
と基板裏面403とを有する。基板主面402側には、
多数の接続パッド(主面側端子)404が形成されてい
る。この主面側端子404は、基板主面402の周縁部
に配置され、その上には、ハンダ410を介してチップ
コンデンサ471のコンデンサ端子473が接続されて
いる。一方、基板裏面403側には、上記実施形態等と
同様に、裏面側第1端子405が多数配置され、ハンダ
407を介してチップコンデンサ461のコンデンサ端
子463が接続されている。また、裏面側第2端子40
6が多数配置され、ハンダ408を介してピン409が
固着されている。
は、上記実施形態1等と同様な低温焼成セラミックから
なる多層のセラミックコア基板411を備える。そし
て、そのコア主面412上には、エポキシ樹脂を主成分
とする主面側絶縁層423と、エポキシ樹脂を主成分と
する主面側ソルダーレジスト層424が形成されてい
る。また、そのコア裏面413上には、上記実施形態1
等と同様に、裏面側樹脂絶縁層421と裏面側ソルダー
レジスト層422が積層されている。
きな貫通孔411Hを有し、IC端子455が形成され
た接続面453をコア裏面413側に向けてICチップ
451が収容され、その隙間が充填材415によって埋
められている。また、コア主面412とコア裏面413
には、上記実施形態3と同様に、Cuを主成分とする主
面側第1導体層416と裏面側第1導体層417がそれ
ぞれ形成されている。また、セラミックコア基板411
には、多数のスルーホール411TにCuを主成分とす
るスルーホール導体418が形成されている。
に多数のビア孔423Hが形成され、各ビア孔423H
には、主面側第1導体層416と接続する主面側ビア導
体(フィルドビア)435が形成されている。また、主
面側樹脂絶縁層423の表面、即ち、主面側樹脂絶縁層
423と主面側ソルダーレジスト層424の層間には、
配線やパッドを有し、主面側ビア導体435と接続する
主面側第2導体層437が形成されている。主面側ソル
ダーレジスト層424には、その周縁部に多数の主面側
開口424Hが形成され、各主面側開口424H内に
は、主面側第2導体層437の接続パッド(主面側端子
404)が露出している。そして、その上には、ハンダ
410を介してチップコンデンサ471のコンデンサ端
子473が接続されている。
のビア孔421Hに裏面側ビア導体431が形成されて
いる。また、裏面側樹脂絶縁層421の表面には、裏面
側第2導体層433が形成されている。ソルダーレジス
ト層422には、上記実施形態2等と同様に、裏面側第
1開口422H1と裏面側第2開口422H2が形成さ
れ、各裏面側第1開口422H1内には裏面側第1端子
405が露出し、また、各裏面側第2開口422H2内
には裏面側第2端子406が露出している。そして、裏
面側第1端子405上には、ハンダ407を介してチッ
プコンデンサ461のコンデンサ端子463が接続さ
れ、また、裏面側第2端子406上には、ハンダ408
を介してピン409が固着されている。
ICチップ451が収容されているため、ICチップ4
51とマザーボードとの距離が短くなり、これらを低抵
抗、低インダクタンスで接続できる。また、ICチップ
451とチップコンデンサ461が特に短い距離で接続
されているため、ICチップ451の内部高速動作に追
従するための高速安定給電が可能で、付加変動による電
源系の高周波ノイズを十分に除去することができる。ま
た、基板主面402側にもチップコンデンサ471を搭
載しているので、安定給電が可能であると共に、配線基
板401を小型化することができる。
1は、コア基板がセラミックコア基板411であるの
で、セラミックコア基板411(熱膨張率5.3)とI
Cチップ451(熱膨張率4)の熱膨張率の差を小さく
することができ、セラミックコア基板411にICチッ
プ収容用の大きな貫通孔411Hが形成されているにも
拘わらず、配線基板401に熱による反り等の変形が生
じにくい。また、内蔵されたICチップ451にクラッ
クが入るのが防止される。その他、上記各実施形態1〜
3のいずれかと同様な部分は、同様な効果を奏する。
ついて説明する。まず、上記実施形態3と同様にして、
セラミックコア基板411を形成し、その貫通孔411
H内にICチップ451を配置し、さらに、充填材41
5により固着する。次に、コア主面412上とコア裏面
413上に、公知の手法により、ビア孔423Hを有す
る主面側樹脂絶縁層423と、ビア孔421Hを有する
裏面側樹脂絶縁層421をそれぞれ形成する。その後、
公知のセミアディティブティブ法により、ビア孔423
Hに主面側ビア導体435を形成すると共に、主面側樹
脂絶縁層423の表面に所定パターンの主面側第2導体
層437を形成する。また、ビア孔421H内に裏面側
ビア導体431を形成すると共に、裏面側樹脂絶縁層4
21の表面に所定パターンの裏面側第2導体層433を
形成する。
側樹脂絶縁層421上に、公知の手法により、主面側開
口424Hを有する主面側ソルダーレジスト層424
と、裏面側第1,第2開口422H1,422H2を有
する裏面側ソルダーレジスト層422を形成する。そし
て、上記実施形態2等と同様にして、チップコンデンサ
461を基板裏面403に搭載し、また、ピン409を
固着させる。さらに、主面側開口424H内にハンダペ
ーストを印刷し、チップコンデンサ471を位置合わせ
をして載置した後、ハンダ410を加熱溶解して、チッ
プコンデンサ471を基板主面402に搭載する。以上
のようにすれば、上記の配線基板401が完成する。
について説明する。なお、上記各実施形態1〜4のいず
れかと同様な部分の説明は、省略または簡略化する。本
実施形態5の配線基板501の簡略化した断面図を図5
に示す。この配線基板501は、厚さ約1.1mmの略
矩形の略板形状であり、基板主面502と基板裏面50
3とを有する。このうち基板裏面503には、接続パッ
ド(端子)505が多数形成されている。
は、その基板主面502側に、上記実施形態1等と同様
な低温焼成セラミックからなり、厚さが約1000μm
の多層のセラミックコア基板511を備える。そして、
そのコア裏面513上には、上記実施形態1等と同様
に、樹脂絶縁層521とソルダーレジスト層522が積
層されている。このうちセラミックコア基板511に
は、その略中央に、コア裏面513側に開口する凹部5
11Kが形成されている。この凹部511Kは、約11
mm×約11mmの平面視略矩形状で深さが約0.8m
mである。凹部511Kには、ICチップ551が収容
されている。具体的には、ICチップ551は、そのI
C端子555が形成された接続面553をコア裏面51
3側に向けて凹部511K内に収容され、ICチップ5
51と凹部511Kとの隙間は、充填材515によって
埋められている。また、コア裏面513には、Cuを主
成分とする第1導体層517が形成されている。
1Hにビア導体531が形成されている。また、樹脂絶
縁層521の表面には、第2導体層533が形成されて
いる。ソルダーレジスト層522には、多数の開口52
2Hが形成され、各開口522H内には、第2導体層5
33の接続パッドが上記の端子505として露出してい
る。このような配線基板501は、基板内部にICチッ
プ551が収容されているため、ICチップ551とマ
ザーボードとの距離が短くなり、これらを低抵抗、低イ
ンダクタンスで接続できる。
1は、コア基板がセラミックコア基板511であるの
で、セラミックコア基板511(熱膨張率5.3)とI
Cチップ551(熱膨張率4)の熱膨張率の差を小さく
することができ、セラミックコア基板511にICチッ
プ収容用の大きな凹部511Kが形成されているにも拘
わらず、配線基板501に熱による反り等の変形が生じ
にくい。また、内蔵されたICチップ551にクラック
が入るのが防止される。その他、上記各実施形態1〜4
のいずれかと同様な部分は、同様な効果を奏する。
ついて説明する。まず、セラミックコア基板511を形
成する。即ち、セラミックコア基板511に対応する複
数のセラミックグリーンシートを用意し、一部のセラミ
ックグリーンシートに対しては、凹部511Kに対応す
る孔をパンチングにより穿孔する。そして、各セラミッ
クグリーシートを位置合わせをして積層する。その後、
この積層体の裏面にCuペーストを塗布し、未焼成の第
1導体層517を印刷形成する。その後、この積層体を
低温焼成してセラミックコア基板511とする。次に、
セラミックコア基板511の貫通孔511K内にICチ
ップ551を配置し、充填材515により固着する。
ア裏面513上にビア孔521Hを有する樹脂絶縁層5
21を形成し、さらに、ビア孔521H内にビア導体5
31を形成すると共に、樹脂絶縁層521の表面に所定
パターンの第2導体層533を形成する。また、樹脂絶
縁層521上に開口522Hを有するソルダーレジスト
層522を形成する。以上のようにすれば、上記の配線
基板501が完成する。
について説明する。なお、上記各実施形態1〜5のいず
れかと同様な部分の説明は、省略または簡略化する。本
実施形態6の配線基板601の簡略化した断面図を図6
に示す。この配線基板601は、厚さ約1.3mmの略
矩形の略板形状であり、基板主面602と基板裏面60
3とを有する。このうち基板裏面603には、接続パッ
ド(端子)605が多数形成されている。
は、その基板主面602側に、上記実施形態1等と同様
な低温焼成セラミックからなり、厚さが約1200μm
の多層のセラミックコア基板611を備える。そして、
そのコア裏面613上には、上記実施形態1等と同様
に、樹脂絶縁層621とソルダーレジスト層622が積
層されている。このうちセラミックコア基板611に
は、その略中央に、コア主面612側に開口する凹部6
11Kが形成されている。この凹部611Kは、約15
mm×約15mmの平面視略矩形状で深さが約0.8m
mである。凹部611Kの底面には、多数の接続パッド
(凹部内接続パッド)616が形成されている。そし
て、この凹部611K内には、ICチップ651が収容
されている。具体的には、ICチップ651は、そのI
C端子655が形成された接続面653をコア裏面61
3側に向けて凹部611K内に収容され、各IC端子6
55が凹部内接続パッド616とハンダ619を介して
接続されている。また、ICチップ651と凹部611
Kとの隙間は、充填材615によって埋められている。
また、コア裏面613上には、第1導体層617が形成
されている。さらに、セラミックコア基板611には、
その凹部611Kの底部に、底部を貫通するスルーホー
ル611Tが多数形成され、その内部には、凹部内接続
パッド616と第1導体層617を接続するスルーホー
ル導体618が形成されている。これら第1導体層61
7、凹部内接続パッド616及びスルーホール導体61
8は、いずれもCuを主成分とする。
1Hにビア導体631が形成されている。また、樹脂絶
縁層621の表面には、第2導体層633が形成されて
いる。ソルダーレジスト層622には、多数の開口62
2Hが形成され、各開口622H内には、第2導体層6
33の接続パッドが上記の端子605として露出してい
る。このような配線基板601は、基板内部にICチッ
プ651が収容されているため、ICチップ651とマ
ザーボードとの距離が短くなり、これらを低抵抗、低イ
ンダクタンスで接続できる。
1は、コア基板がセラミックコア基板611であるの
で、セラミックコア基板611(熱膨張率5.3)とI
Cチップ651(熱膨張率4)の熱膨張率の差を小さく
することができ、セラミックコア基板611にICチッ
プ収容用の大きな凹部611Kが形成されているにも拘
わらず、配線基板601に熱による反り等の変形が生じ
にくい。また、内蔵されたICチップ651にクラック
が入るのが防止される。その他、上記各実施形態1〜5
のいずれかと同様な部分は、同様な効果を奏する。
ついて説明する。まず、セラミックコア基板611を形
成する。即ち、セラミックコア基板611に対応する複
数のセラミックグリーンシートを用意する。そして、一
部のセラミックグリーンシートに対しては、凹部611
Kに対応する孔をパンチングにより穿孔する。また、一
部のセラミックグリーンシートに対しては、スルーホー
ル611Tに対応する孔をパンチングにより穿孔する。
その後、各セラミックグリーシートを位置合わせをして
積層する。その後、この積層体の裏面にCuペーストを
塗布し、未焼成のスルーホール導体617を形成すると
共に、未焼成の第1導体層617を印刷形成する。その
後、この積層体を低温焼成してセラミックコア基板61
1とする。次に、セラミックコア基板611の凹部61
1K内にICチップ651を配置し、充填材615によ
り固着する。
ア裏面613上にビア孔621Hを有する樹脂絶縁層6
21を形成し、さらに、ビア孔621H内にビア導体6
31を形成すると共に、樹脂絶縁層621の表面に所定
パターンの第2導体層633を形成する。また、樹脂絶
縁層621上に開口622Hを有するソルダーレジスト
層622を形成する。以上のようにすれば、上記の配線
基板601が完成する。
について説明する。なお、上記各実施形態1〜6のいず
れかと同様な部分の説明は、省略または簡略化する。本
実施形態7の配線基板701の簡略化した断面図を図7
に示す。この配線基板701は、その基板本体は厚さ約
0.75mmの略矩形の略板形状で、基板主面702と
基板裏面703とを有する。このうち基板主面702側
には、ICチップ751の接続面753と反対の面に、
接着剤773を介して略板形状の放熱板771が接合さ
れている。一方、基板裏面703側には、上記実施形態
2等と同様に、第1端子705が多数配置され、ハンダ
707を介してチップコンデンサ761のコンデンサ端
子763が接続されている。また、第2端子706が多
数配置され、ハンダ708を介してピン709が固着さ
れている。
は、上記実施形態1等と同様な低温焼成セラミックから
なり、厚さが約700μmの多層のセラミックコア基板
711を備える。そして、そのコア裏面713上には、
上記実施形態1等と同様に、樹脂絶縁層721とソルダ
ーレジスト層722が積層されている。このうちセラミ
ックコア基板711は、大きな貫通孔711Hを有し、
IC端子755が形成された接続面753をコア裏面7
13側に向けてICチップ751が収容され、その隙間
が充填材715で埋められている。但し、ICチップ7
51の基板主面702側の一部は、放熱板771を接合
するため、基板主面702よりも僅かに突出している。
一方、コア裏面713には、Cuを主成分とする第1導
体層717が形成されている。
1Hにビア導体731が形成されている。また、樹脂絶
縁層721の表面には、第2導体層733が形成されて
いる。ソルダーレジスト層722には、第1開口722
H1と第2開口722H2が形成され、各第1開口72
2H1内には、第2導体層733の一部の接続パッド
(第1端子705)が露出し、また、各第2開口722
H2内には、第2導体層733の一部の接続パッド(第
2端子706)が露出している。そして、第1端子70
5上には、ハンダ707を介してチップコンデンサ76
1のコンデンサ端子763が接続され、また、第2端子
706上には、ハンダ708を介してピン709が固着
されている。
ICチップ751が収容されているため、ICチップ7
51とマザーボードとの距離が短くなり、これらを低抵
抗、低インダクタンスで接続できる。また、ICチップ
751とチップコンデンサ761が特に短い距離で接続
されているため、ICチップ751の内部高速動作に追
従するための高速安定給電が可能で、付加変動による電
源系の高周波ノイズを十分に除去することができる。さ
らに、この配線基板701では、ICチップ751に放
熱板771が接合されているため、ICチップ751を
効率よく冷却することができる。
1は、コア基板がセラミックコア基板711であるの
で、セラミックコア基板711(熱膨張率5.3)とI
Cチップ751(熱膨張率4)の熱膨張率の差を小さく
することができ、セラミックコア基板711にICチッ
プ収容用の大きな貫通孔711Hが形成されているにも
拘わらず、配線基板701に熱による反り等の変形が生
じにくい。また、内蔵されたICチップ751にクラッ
クが入るのが防止される。その他、上記各実施形態1〜
6のいずれかと同様な部分は、同様な効果を奏する。
態2と同様にして配線基板を製造し、最後にICチップ
751の接合面753と反対の面に接着剤773により
放熱板771を固着することにより、製造することがで
きる。
説明したが、本発明は上記各実施形態1〜7に限定され
るものではなく、その要旨を逸脱しない範囲で、適宜変
更して適用できることはいうまでもない。例えば、上記
各実施形態1〜7では、多層からなるセラミックコア基
板111,211,311,411,511,611,
711を示したが、1層からなるセラミックコア基板を
用いてもよい。
である。
である。
である。
である。
である。
である。
である。
ある。
01 配線基板 105,505,605 端子 205,705 第1端子 206,706 第2端子 305,405 裏面側第1端子 306,406 裏面側第2端子 111,211,311,411,511,611,7
11 セラミックコア基板 111H,211H,311H,411H,711H
貫通孔 511K,611K 凹部 112,212,312,412,512,612,7
12 コア主面 113,213,313,413,513,613,7
13 コア裏面 115,215,315,415,515,615,7
15 充填材 121,221,321,521,621,721
樹脂絶縁層 421 裏面側樹脂絶縁層 423 主面側樹脂絶縁層 151,251,351,451,551,651,7
51 ICチップ 153,253,353,453,553,653,7
53 接続面 155,255,355,455,555,655,7
55 IC端子 261,361,461,761 チップコンデンサ 263,363,463,763 コンデンサ端子
Claims (5)
- 【請求項1】セラミックからなるセラミックコア基板
と、 上記セラミックコア基板内に、充填材を介して隙間なく
収容されたICチップと、 上記セラミックコア基板の少なくとも片側に形成された
樹脂絶縁層と、を備える配線基板。 - 【請求項2】セラミックからなり、コア主面とコア裏面
とを有するセラミックコア基板であって、上記コア主面
とコア裏面との間を貫通する貫通孔を有するセラミック
コア基板と、 上記貫通孔内に、複数のIC端子が形成された接続面を
上記コア裏面側に向けて収容されたICチップと、 上記貫通孔とICチップとの隙間を埋める充填材と、 上記コア裏面上に形成された樹脂絶縁層と、 上記樹脂絶縁層の表面に形成され、上記ICチップのI
C端子と導通し、外部に露出する複数の端子と、を備え
る配線基板。 - 【請求項3】セラミックからなり、コア主面とコア裏面
とを有するセラミックコア基板であって、上記コア主面
またはコア裏面に開口する凹所を有するセラミックコア
基板と、 上記凹所内に、複数のIC端子が形成された接続面を上
記コア裏面側に向けて収容されたICチップと、 上記凹所とICチップとの隙間を埋める充填材と、 上記コア裏面上に形成された樹脂絶縁層と、 上記樹脂絶縁層の表面に形成され、上記ICチップのI
C端子と導通し、外部に露出する複数の端子と、を備え
る配線基板。 - 【請求項4】請求項1〜請求項3のいずれか一項に記載
の配線基板であって、 前記セラミックコア基板は、低温焼成セラミックからな
り、 前記セラミックコア基板の前記コア主面、前記コア裏面
またはコア内部に形成された導体は、Au、Agまたは
Cuを主成分とする配線基板。 - 【請求項5】請求項2〜請求項4のいずれか一項に記載
の配線基板であって、 前記樹脂絶縁層上には、チップコンデンサが搭載され、 前記端子には、上記チップコンデンサのコンデンサ端子
が接続されている配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002112107A JP4028749B2 (ja) | 2002-04-15 | 2002-04-15 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002112107A JP4028749B2 (ja) | 2002-04-15 | 2002-04-15 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003309213A true JP2003309213A (ja) | 2003-10-31 |
JP4028749B2 JP4028749B2 (ja) | 2007-12-26 |
Family
ID=29394708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002112107A Expired - Fee Related JP4028749B2 (ja) | 2002-04-15 | 2002-04-15 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4028749B2 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005078796A1 (ja) * | 2004-02-13 | 2005-08-25 | Murata Manufacturing Co., Ltd. | 電子部品及びその製造方法 |
KR100699237B1 (ko) * | 2005-06-23 | 2007-03-27 | 삼성전기주식회사 | 임베디드 인쇄회로기판 제조방법 |
JP2007123524A (ja) * | 2005-10-27 | 2007-05-17 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板 |
EP1804562A1 (en) * | 2004-10-22 | 2007-07-04 | Murata Manufacturing Co., Ltd. | Composite multilayer substrate and its manufacturing method |
JP2008053319A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置 |
US7656677B2 (en) | 2004-01-27 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Multilayer electronic component and structure for mounting multilayer electronic component |
KR100965339B1 (ko) * | 2008-06-04 | 2010-06-22 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
JP2010186847A (ja) * | 2009-02-12 | 2010-08-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法、並びに電子装置 |
JP2012109297A (ja) * | 2010-11-15 | 2012-06-07 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
JP2016213466A (ja) * | 2015-05-11 | 2016-12-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファンアウト半導体パッケージ及びその製造方法 |
JP2016219798A (ja) * | 2015-05-15 | 2016-12-22 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品パッケージ及びパッケージオンパッケージ構造 |
JP2018078274A (ja) * | 2016-11-10 | 2018-05-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | イメージセンサー装置及びそれを含むイメージセンサーモジュール |
US10109588B2 (en) | 2015-05-15 | 2018-10-23 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and package-on-package structure including the same |
US10199337B2 (en) | 2015-05-11 | 2019-02-05 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
US10262949B2 (en) | 2015-05-11 | 2019-04-16 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and method of manufacturing the same |
-
2002
- 2002-04-15 JP JP2002112107A patent/JP4028749B2/ja not_active Expired - Fee Related
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7656677B2 (en) | 2004-01-27 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Multilayer electronic component and structure for mounting multilayer electronic component |
KR100753499B1 (ko) * | 2004-02-13 | 2007-08-31 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품 및 그 제조 방법 |
WO2005078796A1 (ja) * | 2004-02-13 | 2005-08-25 | Murata Manufacturing Co., Ltd. | 電子部品及びその製造方法 |
US8759953B2 (en) | 2004-02-13 | 2014-06-24 | Murata Manufacturing Co., Ltd. | Electronic component including a shielding metal film disposed on a resin layer |
EP1804562A4 (en) * | 2004-10-22 | 2011-01-26 | Murata Manufacturing Co | COMPOUND MULTILAYER SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF |
EP1804562A1 (en) * | 2004-10-22 | 2007-07-04 | Murata Manufacturing Co., Ltd. | Composite multilayer substrate and its manufacturing method |
US7488897B2 (en) | 2004-10-22 | 2009-02-10 | Murata Manufacturing Co., Ltd. | Hybrid multilayer substrate and method for manufacturing the same |
KR100699237B1 (ko) * | 2005-06-23 | 2007-03-27 | 삼성전기주식회사 | 임베디드 인쇄회로기판 제조방법 |
JP2007123524A (ja) * | 2005-10-27 | 2007-05-17 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板 |
JP2008053319A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置 |
KR100965339B1 (ko) * | 2008-06-04 | 2010-06-22 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
JP2010186847A (ja) * | 2009-02-12 | 2010-08-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法、並びに電子装置 |
US8344492B2 (en) | 2009-02-12 | 2013-01-01 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing the same, and electronic apparatus |
JP2012109297A (ja) * | 2010-11-15 | 2012-06-07 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
JP2016213466A (ja) * | 2015-05-11 | 2016-12-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファンアウト半導体パッケージ及びその製造方法 |
US10199337B2 (en) | 2015-05-11 | 2019-02-05 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
US10256200B2 (en) | 2015-05-11 | 2019-04-09 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
US10262949B2 (en) | 2015-05-11 | 2019-04-16 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and method of manufacturing the same |
JP2016219798A (ja) * | 2015-05-15 | 2016-12-22 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品パッケージ及びパッケージオンパッケージ構造 |
US10109588B2 (en) | 2015-05-15 | 2018-10-23 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and package-on-package structure including the same |
JP2018078274A (ja) * | 2016-11-10 | 2018-05-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | イメージセンサー装置及びそれを含むイメージセンサーモジュール |
Also Published As
Publication number | Publication date |
---|---|
JP4028749B2 (ja) | 2007-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4716038B2 (ja) | 電子部品及びその製造方法 | |
US7800916B2 (en) | Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same | |
JP2533511B2 (ja) | 電子部品の接続構造とその製造方法 | |
EP1443561A2 (en) | Stacked chip electronic package having laminate carrier and method of making same | |
JPH06291216A (ja) | 基板及びセラミックパッケージ | |
JP2003309213A (ja) | 配線基板 | |
JP2003197809A (ja) | 半導体装置用パッケージ及びその製造方法並びに半導体装置 | |
US7985926B2 (en) | Printed circuit board and electronic component device | |
JP2003101243A (ja) | 多層配線基板および半導体装置 | |
JP2001111232A (ja) | 電子部品実装多層基板及びその製造方法 | |
JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
EP0987748A2 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
JP2001028482A (ja) | 多層配線基板およびその製造方法 | |
JPWO2018216801A1 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP5171009B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP4503871B2 (ja) | セラミック基板の製造方法 | |
JP2003142628A (ja) | 配線基板 | |
JP2003060353A (ja) | 電子部品ユニットおよびその製造方法 | |
JP4731394B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
JP2002204071A (ja) | 配線基板の製造方法 | |
JPH11214611A (ja) | 半導体装置及びその製造方法 | |
US7915541B2 (en) | Multilayer interconnection substrate and manufacturing method therefor | |
JP2007242908A (ja) | 電子部品収納用セラミックパッケージ | |
JP4046854B2 (ja) | ピン付きプリント配線板の製造方法 | |
JP2001077290A (ja) | 三次元電子部品用モジュール、三次元電子部品モジュールおよびそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071012 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |