JPWO2018216801A1 - 電子部品搭載用基板、電子装置および電子モジュール - Google Patents

電子部品搭載用基板、電子装置および電子モジュール Download PDF

Info

Publication number
JPWO2018216801A1
JPWO2018216801A1 JP2019520327A JP2019520327A JPWO2018216801A1 JP WO2018216801 A1 JPWO2018216801 A1 JP WO2018216801A1 JP 2019520327 A JP2019520327 A JP 2019520327A JP 2019520327 A JP2019520327 A JP 2019520327A JP WO2018216801 A1 JPWO2018216801 A1 JP WO2018216801A1
Authority
JP
Japan
Prior art keywords
electronic component
vias
insulating substrate
component mounting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019520327A
Other languages
English (en)
Other versions
JP6748302B2 (ja
Inventor
祐貴 馬場
祐貴 馬場
陽介 森山
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2018216801A1 publication Critical patent/JPWO2018216801A1/ja
Application granted granted Critical
Publication of JP6748302B2 publication Critical patent/JP6748302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

電子部品搭載用基板は、主面に開口し、電子部品を搭載する凹部を有する絶縁基板と、凹部の底面に位置した金属層と、主面と相対する他の主面に位置した外部電極と、絶縁基板の厚み方向において、金属層と外部電極との間に位置した接続配線と、金属層と接続配線とを接続し、平面透視で凹部の側壁に沿って位置した複数の第１ビアと、接続配線と外部電極とを接続し、平面透視で帯状に位置した複数の第２ビアとを有している。

Description

本発明は、電子部品搭載用基板、電子装置および電子モジュールに関するものである。
従来、セラミックスからなる絶縁基板の主面に電子部品を搭載する電子部品搭載用基板および電子装置が知られている（例えば、特開2015-159245号公報参照。）。
このような電子部品搭載用基板において、絶縁基板は、上面に電子部品をそれぞれ収納して搭載する凹部を有しており、凹部底面から側壁部に延出して設けられた金属層と、下面にモジュール用基板と接続するための外部電極と、金属層と外部電極とを接続するビアとを有している。
本開示の電子部品搭載用基板は、主面に開口し、電子部品を搭載する凹部を有する絶縁基板と、前記凹部の底面に位置した金属層と、前記主面と相対する他の主面に位置した外部電極と、前記絶縁基板の厚み方向において、前記金属層と前記外部電極との間に位置した接続配線と、前記金属層と前記接続配線とを接続し、平面透視で前記凹部の側壁に沿って位置した複数の第１ビアと、前記接続配線と前記外部電極とを接続し、平面透視で帯状に位置した複数の第２ビアとを有している。
本開示の電子装置は、上記構成の電子部品搭載用基板と、前記凹部に搭載された電子部品とを有する。
本開示の電子モジュールは、接続パッドを有するモジュール用基板と、前記接続パッドにはんだを介して接続された上記記載の電子装置とを有する。
（ａ）は第１の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）および（ｂ）は、図１に示した電子装置における電子部品搭載用基板の内部上面図である。 図１（ａ）に示した電子装置のＡ−Ａ線における縦断面図である。 図１における電子装置を用いたモジュール用基板に実装した電子モジュールを示す縦断面図である。 （ａ）は第２の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）および（ｂ）は、図５に示した電子装置における電子部品搭載用基板の内部上面図である。 （ａ）は、図５（ａ）に示した電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は、Ｂ−Ｂ線における縦断面図である。 （ａ）は第３の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）および（ｂ）は、図８に示した電子装置における電子部品搭載用基板の内部上面図である。 （ａ）は、図８（ａ）に示した電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は、Ｂ−Ｂ線における縦断面図である。 （ａ）は第４の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）および（ｂ）は、図11に示した電子装置における電子部品搭載用基板の内部上面図である。 （ａ）は、図11（ａ）に示した電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は、Ｂ−Ｂ線における縦断面図である。
本開示のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の実施形態）
第１の実施形態における電子装置は、図１〜図４に示すように、電子部品搭載用基板１と、電子部品搭載用基板１の凹部12に搭載された電子部品２とを含んでいる。電子装置は、図４に示すように、例えば電子モジュールを構成するモジュール用基板４上にはんだ５を用いて接続される。
本実施形態における電子部品搭載用基板１は、主面に開口し、電子部品２を搭載する凹部12を有する絶縁基板11と、凹部12の底面に位置した金属層13と、主面と相対する他の主面に位置した外部電極14と、絶縁基板11の厚み方向において、金属層13と外部電極14との間に位置した接続配線15とを有している。電子部品搭載用基板１は、金属層13と接続配線15とを接続し、平面透視で凹部12の側壁に沿って位置した複数の第１ビア16と、接続配線15と外部電極14とを接続し、平面透視で帯状に位置した複数の第２ビア17とを有している。図１〜図４において、上方向とは、仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に電子部品搭載用基板１等が使用される際の上下を限定するものではない。
また、図１（ｂ）に示す例において、平面透視において、凹部12の側壁と重なる部分および第２ビア17の側面と重なる部分を点線にて示している。図２（ａ）に示す例において、平面透視において、凹部12の側壁と重なる部分および第１ビア16の側面と重なる領域を点線にて示している。図２（ｂ）に示す例において、凹部12の側壁と重なる部分、第１ビア16の側面および第２ビア17の側面と重なる部分を点線にて示している。
絶縁基板11は、主面（図１〜図４では上面）および主面に相対する他の主面（図１〜図４では下面）と、側面とを有している。絶縁基板11は、複数の絶縁層11ａからなり、主面に開口し、電子部品２を搭載する凹部12を有している。絶縁基板11は、平面視すなわち主面に垂直な方向から見ると矩形の板状の形状を有している。絶縁基板11は電子部品２を支持するための支持体として機能し、凹部12の底面の搭載部上に、電子部品２がはんだバンプ、金バンプまたは導電性樹脂（異方性導電樹脂等）、樹脂等の接続部材３を介して接着されて固定される。
絶縁基板11は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，窒化珪素質焼結体、ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。絶縁基板11は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム（Ａｌ2Ｏ3），酸化珪素（ＳｉＯ2），酸化マグネシウム（ＭｇＯ），酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを複数枚積層して生成形体を形成し、この生成形体を高温（約1600℃）で焼成することによって絶縁基板11が製作される。
凹部12は、図１および図２に示す例において、絶縁基板11の主面に位置している。凹部12は、底面に電子部品２を搭載するためのものである。凹部12は、図１に示す例において、平面視において、角部が円弧状の矩形状であり、絶縁基板11の中央部に設けられている。図１〜図３に示す例において、絶縁基板11は、４層の絶縁層11ａから形成されており、凹部12は、図１〜図３に示す例において、絶縁基板11の主面側から１番目および２番目の絶縁層11ａに設けられている。図２は、電子装置における電子部品搭載用基板１の内部上面図である。図２（ａ）は、電子部品搭載用基板１の主面側から３層目の絶縁層11ａの上面、すなわち凹部12の底面を図示している。図２（ｂ）は、電子部品搭載用基板１の主面側から４層目の絶縁層11ａの上面を図示している。
凹部12は、例えば、絶縁基板11用のセラミックグリーンシートのいくつかにレーザー加工または金型による打ち抜き加工等によって、凹部12となる貫通孔をそれぞれのセラミックグリーンシートに形成し、このセラミックグリーンシートを、貫通孔を形成していない他のセラミックグリーンシートに積層することで形成できる。
絶縁基板11の表面および内部には、金属層13、外部電極14、接続配線15、第１ビア16、第２ビア17とが設けられている。金属層13、外部電極14、接続配線15、第１ビア16、第２ビア17は、電子部品２とモジュール用基板４とを電気的に接続するためのものである。金属層13は、図１〜図３に示す例のように、凹部12の底面に位置しており、凹部12の側壁部の下方まで延出している。外部電極14は、図１〜図３に示す例のように、絶縁基板11の他の主面に位置している。接続配線15は、図１〜図３に示す例のように、絶縁基板11の厚み方向において、金属層13と外部電極14との間の絶縁層11ａ間に位置している。第１ビア16および第２ビア17は、図１〜図３に示す例のように、絶縁基板11の厚み方向において、凹部12の底面と絶縁基板11の下面との間に位置している。第２ビア17は、第１ビア16よりも絶縁基板11の他の主面側に位置している。第１ビア16は、平面透視において、凹部12の側壁に沿って位置しており凹部12の側壁部の下方まで延出した金属層13と接続配線15とを接続している。第１ビア16は、図１〜図３に示す例において、絶縁基板11の主面側から３層目の絶縁層11ａに位置している。第２ビア17は、図１〜図３に示す例において、絶縁基板11の主面側から４層目の絶縁層11ａに位置している。第２ビア17は、図１〜図３に示す例のように、平面透視において、凹部12の側壁よりも内側、すなわち凹部12と重なる領域に位置しており、外部電極14と接続配線15とを接続している。第２ビア17は、平面透視において、第１ビア16よりも中央側に配置されている。
第１ビア16は、図１〜図３に示される例のように、平面透視で凹部12の側壁に沿って少なくとも２つ以上位置している。
第２ビア17は、図１〜図３に示される例のように、平面透視で帯状に位置している。なお、帯状に位置しているとは、少なくとも３つ以上の第２ビア17が、並んで位置していることを示している。図１〜図３に示す例において、６個の第２ビア17が帯状に位置している。
金属層13、外部電極14、接続配線15、第１ビア16、第２ビア17は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等を主成分とする金属粉末メタライズである。例えば、絶縁基板11が酸化アルミニウム質焼結体から成る場合であれば、Ｗ，ＭｏまたはＭｎ等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得たメタライズペーストを、絶縁基板11用のセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布して、絶縁基板11用のセラミックグリーンシートと同時に焼成することによって、絶縁基板11の所定位置に被着形成される。金属層13、外部電極14および接続配線15は、例えば、絶縁基板11用のセラミックグリーンシートに金属層13、外部電極14および接続配線15用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布し、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。第１ビア16および第２ビア17は、例えば、絶縁基板11用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によって貫通導体の貫通孔を形成し、この貫通孔に第１ビア16および第２ビア17用のメタライズペーストを上記印刷手段によって充填しておき、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。メタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基板11との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。
金属層13および外部電極14の絶縁基板11から露出する表面には、電気めっき法または無電解めっき法によって金属めっき層が被着される。金属めっき層は、ニッケル，銅，金または銀等の耐食性および接続部材接続性に優れる金属から成るものであり、例えば厚さ0.5〜５μｍ程度のニッケルめっき層と0.1〜３μｍ程度の金めっき層とが順次被着される。これによって、金属層13および外部電極14が腐食することを効果的に抑制できるとともに、電子部品２と金属層13との接合、金属層13とボンディングワイヤ等の接続部材３との接合、ならびに外部電極14とモジュール用基板４に形成された接続用の接続パッド41との接合を強固にできる。
また、金属めっき層は、ニッケルめっき層／金めっき層に限られるものではなく、ニッケルめっき層／パラジウムめっき層／金めっき層等を含むその他の金属めっき層であっても構わない。
電子部品搭載用基板１の凹部12の底面に電子部品２を搭載し、電子装置を作製できる。電子部品搭載用基板１に搭載される電子部品２は、ＩＣチップまたはＬＳＩチップ等の半導体素子，発光素子，水晶振動子または圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品２がワイヤボンディング型の半導体素子である場合には、半導体素子は、低融点ろう材または導電性樹脂等の接合部材によって、凹部12の底面に固定された後、ボンディングワイヤ等の接続部材３を介して半導体素子の電極と金属層13とが電気的に接続されることによって電子部品搭載用基板電子部品搭載用基板１に搭載される。これにより、電子部品２は金属層13に電気的に接続される。また、例えば電子部品２がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプ、金バンプまたは導電性樹脂（異方性導電樹脂等）等の接続部材３を介して、半導体素子の電極と金属層13とが電気的および機械的に接続されることによって電子部品搭載用基板１に搭載される。また、電子部品搭載用基板１の凹部12の底面には、複数の電子部品２を搭載してもよいし、必要に応じて、抵抗素子または容量素子等の小型の電子部品を搭載してもよい。また、電子部品２は必要に応じて、樹脂またはガラス等からなる封止材を用いて、あるいは、樹脂、ガラス、セラミックスまたは金属等からなる蓋体等により封止される。
本実施形態の電子装置の外部電極14が、例えば、図４に示すように、モジュール用基板４の接続パッド41にはんだ５を介して接続されて、電子モジュールとなる。電子装置は、例えば、図４に示すように、電子部品搭載用基板１の他の主面に配置された外部電極14が、モジュール用基板４の接続パッド41に接続されている。
本実施形態の電子部品搭載用基板１は、主面に開口し、電子部品２を搭載する凹部12を有する絶縁基板11と、凹部12の底面に位置した金属層13と、主面と相対する他の主面に位置した外部電極14と、絶縁基板11の厚み方向において、金属層13と外部電極14との間に位置した接続配線15と、金属層13と接続配線15とを接続し、平面透視で凹部12の側壁に沿って位置した複数の第１ビア16と、接続配線15と外部電極14とを接続し、平面透視で帯状に位置した複数の第２ビア17とを有している。上記構成により、凹部12底面側に位置する複数の第１ビア16が凹部12側壁部と重なる外周側に位置し、他の主面側に位置し、外部電極14に接続する複数の第２ビア17が複数の第１ビア16よりも凹部12内側に位置して、凹部12底面側と絶縁基板11下面側とで複数のビアをそれぞれ分離して位置することで、例えば電子装置の作動時に、複数の第１ビア16および複数の第２ビア17における発熱源を分離させ、外部電極14に接続する複数の第２ビア17の発する熱は絶縁基板11の中央部寄りに生じ、複数の第２ビア17の並びに沿って外部電極14全体に広がって外部に放熱されやすくするので、複数の第１ビア16および複数の第２ビア17に高電流が印加されたとしても、ビアに沿って絶縁基板11の外縁部（側面および側面下部）に生じる応力を低減することができ、絶縁基板11に歪みが生じることを低減することができる。
電子部品２として発光素子を用いる場合、輝度に優れた発光装置用の電子部品搭載用基板１とすることができる。
第１ビア16および第２ビア17は、絶縁基板11内にそれぞれ複数のビアを位置しているので、金属層13または外部電極14を介して個々のビアに印加される電流を抑制することで、個々のビアの発熱を低減している。複数の第２ビア17は、図１および図２に示される例のように、帯状に位置しているので、第２ビア17の発熱を、外部電極14に帯状に放熱し、外部電極14に分散して伝熱させやすくするとともに、外部電極14からモジュール基板４への伝熱を良好なものとすることができ、絶縁基板11に歪みが生じることを低減することができる。
複数の第１ビア16および複数の第２ビア17は、図２（ｂ）に示す例のように、１つの接続配線15に接続している。これにより、複数の第１ビア16間または複数の第２ビア17間において、個々のビアに印加される電流値の差を抑制し、複数の第１ビア16間または複数の第２ビア17間において、個々のビアにおいて大きな発熱が生じることを低減することができる。
複数の第１ビア16は、図２に示す例にように、１つの接続配線15に接続している。複数の第１ビア16は、平面透視において、接続配線15の外縁部と重なっていると、複数の第１ビア16が１つの接続配線15の外縁部に接続され、絶縁基板11の外縁近傍にて複数の第１ビア16の熱が分散されて放熱しやすくするとともに、１つの接続配線15を介して複数の第１ビア16のそれぞれに印加される電流値のばらつきを小さくし、複数の第１ビア16のビアのそれぞれにおいて大きな発熱が生じることを低減し、絶縁基板11に歪みが生じることを低減することができる。
複数の第１ビア16および複数の第２ビア17は、図１〜図４に示す例のように、平面透視において、電子部品２と重ならないように設けておくと、電子部品２の発熱が第１ビア16および第２ビア17への伝熱を抑制し、第１ビア16の発熱および第２ビア17の発熱が阻害されることを抑制し、絶縁基板11に歪みが生じることを低減することができる。
また、複数の第１ビア16および複数の第２ビア17は、図１〜図４に示す例のように、電子部品２の搭載部を挟んで相対して位置しておくと、電子部品２の発熱が、相対する方向に対して第１ビア16および第２ビア17への伝熱を抑制し、第１ビア16の発熱および第２ビア17の発熱が阻害されることを抑制し、絶縁基板11に歪みが生じることを低減することができる。
さらに、接続配線15は、図１〜図４に示す例のように、電子部品２の搭載部を挟んで相対して位置しておくと、相対する方向に対して、複数の第１ビア16のそれぞれに印加される電流値のばらつきを小さくし、複数の第１ビア16のビアのそれぞれにおいて大きな発熱が生じることを低減し、絶縁基板11に歪みが生じることを低減することができる。
本実施形態の電子装置は、上記構成の電子部品搭載用基板１と、電子部品搭載用基板１の凹部12に搭載された電子部品２を有していることによって、長期信頼性に優れた電子装置とすることができる。
本実施形態の電子モジュールは、接続パッド41を有するモジュール用基板４と、接続パッド41にはんだ５を介して外部電極14に接続された上記構成の電子装置とを有していることによって、長期信頼性に優れたものとすることができる。
本実施形態における電子部品搭載用基板１は、小型で高出力の電子装置において好適に使用することができる。例えば、電子部品２として、ＬＥＤ等の発光素子を凹部12の底面に搭載する場合、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
（第２の実施形態）
次に、第２の実施形態による電子装置について、図５〜図７を参照しつつ説明する。
第２の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、絶縁基板11の側面に切欠き部11ｂが設けられており、平面透視において、接続配線15は、切欠き部11ｂが位置した側面側に突出した突出部15ａを有している点である。図５〜図７に示す例において、絶縁基板11は、４層の絶縁層11ａから形成されており、凹部12は、図５〜図７に示す例において、絶縁基板11の上面側の１番目および２番目の絶縁層11ａに設けられている。図６は、電子装置における電子部品搭載用基板１の内部上面図である。図６（ａ）は、電子部品搭載用基板１の主面側から３層目の絶縁層11ａの上面、すなわち凹部12の底面を図示している。図６（ｂ）は、電子部品搭載用基板１の主面側から４層目の絶縁層11ａの上面を図示している。
また、図５（ｂ）に示す例において、平面透視において、凹部12の内側壁と重なる部分および第２ビア17の側面と重なる部分を点線にて示している。図６（ａ）に示す例において、平面透視において、凹部12の内側壁と重なる部分および第１ビア16の側面と重なる部分を点線にて示している。図６（ｂ）に示す例において、凹部12の内側壁と重なる部分、第１ビア16の側面および第２ビア17の側面と重なる部分を点線にて示している。
第２の実施形態における電子部品搭載用基板１によれば、第１の実施形態の電子部品搭載用基板１と同様に、凹部12底面側に位置する複数の第１ビア16が凹部12側壁部と重なる外周側に位置し、他の主面側に位置し、外部電極14に接続する複数の第２ビア17が複数の第１ビア16よりも凹部12内側に位置して、凹部12底面側と絶縁基板11下面側とで複数のビアをそれぞれ分離して配置することで、例えば電子装置の作動時に、複数の第１ビア16および複数の第２ビア17における発熱源を分離させ、外部電極14に接続する複数の第２ビア17の発する熱は絶縁基板11の中央部寄りに生じ、複数の第２ビア17の並びに沿って外部電極14全体に広がって外部に放熱されやすくするので、複数の第１ビア16および複数の第２ビア17に高電流が印加されたとしても、ビアに沿って絶縁基板11の外縁部（側面および側面下部）に生じる応力を低減することができ、絶縁基板11に歪みが生じることを低減することができる。
接続配線15は、切欠き部11ｂが位置した側面側に突出した突出部15ａを有するので、複数の第１ビア16から接続配線15に伝わった熱を分散しつつ、切欠き部11ｂ側に放熱しやすくし、絶縁基板11に歪みが生じることを低減することができる。
また、平面透視において、複数の第１ビア16は、突出部15ａと重なっていると、複数の第１ビア16が１つの接続配線15の突出部15ａに接続され、絶縁基板11の切欠き部11ｂ近傍にて複数の第１ビア16の熱が複数の第１ビア16の熱が分散するとともに、切欠き部11ｂ側に放熱しやすくすることができ、絶縁基板11に歪みが生じることを低減することができる。
切欠き部11ｂは、絶縁基板11の側面において、絶縁基板11の厚み方向に位置している。切欠き部11ｂは、図５〜図７に示す例において、絶縁基板11の相対する２側面にそれぞれ１つずつ位置している。切欠き部11ｂは、図５〜図７に示す例において、凹部12の底面と絶縁基板11の他の主面との間の絶縁層11ａに位置しているが、絶縁基板11を厚み方向に貫通するものであっても構わない。
切欠き部11ｂは、上述の凹部12と同様の方法により製作することができる。例えば、絶縁基板11用のセラミックグリーンシートのいくつかにレーザー加工または金型による打ち抜き加工等によって、切欠き部11ｂとなる貫通孔をそれぞれのセラミックグリーンシートに形成し、このセラミックグリーンシートを、貫通孔を形成していない他のセラミックグリーンシートに積層することで形成できる。
切欠き部11ｂの内面には、側面導体18が設けられている。側面導体18の端部は、外部電極14に接続しており、外部電極14とともに、モジュール用基板４の接続パッド41にはんだ５を介して接続することができる。
接続配線15は、切欠き部11ｂが位置した側面側に突出した突出部15ａを有している場合、切欠き部11ｂの側面導体18にはんだ５が接続されていると、絶縁基板11の切欠き部11ｂ近傍にて複数の第１ビア16の熱が複数の第１ビア16の熱が分散されるとともに、側面導体18およびはんだ５が設けられている切欠き部11ｂ側に放熱しやすくすることができ、絶縁基板11に歪みが生じることを低減することができる。
側面導体18は、上述の金属層13、外部電極14および接続配線15と同様な材料、方法により形成することができる。例えば、絶縁基板11用のセラミックグリーンシートに設けられた、切欠き部11ｂ用の貫通孔に、側面導体18用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布し、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。側面導体18は、外部電極14とともにモジュール用基板４に形成された接続用の接続パッド41との接合を強固にするために、露出した表面に金属めっき層が設けられている。
複数の第１ビア16は、図５〜図７を示す例において、切欠き部11ｂを挟んで位置した２つの突出部15ａ（２つの領域）にそれぞれ２個（一対）配置している。２つの突出部15ａのそれぞれの領域に位置する第１ビア16の数は、同じ数としてもよく、２つの突出部15ａのそれぞれの領域、すなわちそれぞれの突出部15ａと複数の第１ビア16とに印加する電流が同等に分散される。
また、突出部15ａは、切欠き部11ｂを挟むように位置しているので、複数の第１ビア16と接続配線の発熱が、切欠き部11ｂ側に良好に分散され、絶縁基板11に歪みが生じることを低減することができる。２つの突出部15ａ（２つの領域）のそれぞれと切欠き部11ｂとの間隔は、10％の範囲内で同等の間隔にしてもよい。
また、複数の第１ビア16および複数の第２ビア17は、図５〜図７に示す例のように、電子部品２の搭載部を挟んで相対して位置しておくと、電子部品２の発熱が、相対する方向に対して第１ビア16および第２ビア17への伝熱を抑制し、第１ビア16の発熱および第２ビア17の発熱が阻害されることを抑制し、絶縁基板11に歪みが生じることを低減することができる。
接続配線15および突出部15ａは、図５〜図７に示す例のように、電子部品２の搭載部を挟んで相対して位置しておくと、相対する方向に対して複数の第１ビア16のそれぞれに印加される電流値のばらつきを小さくし、複数の第１ビア16のビアのそれぞれにおいて大きな発熱が生じることを低減し、絶縁基板11に歪みが生じることを低減することができる。
複数の第１ビア16および複数の第２ビア17は、図５〜図７に示す例のように、平面透視において、電子部品２と重ならないように位置しておくと、第１の実施形態の電子部品搭載用基板１と同様に、電子部品２の発熱が第１ビア16および第２ビア17への伝熱を抑制し、第１ビア16の発熱および第２ビア17の発熱が阻害されることを抑制し、絶縁基板11に歪みが生じることを低減することができる。
第２の実施形態の電子部品搭載用基板１は、上述の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
（第３の実施形態）
次に、第３の実施形態による電子装置について、図８〜図10を参照しつつ説明する。第３の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、平面透視において、複数の第１ビア16が、複数の第２ビア17を取り囲んで位置している点である。図８〜図10に示す例において、絶縁基板11は、４層の絶縁層11ａから形成されており、凹部12は、図８〜図10に示す例において、絶縁基板11の上面側の１番目および２番目の絶縁層11ａに位置している。図９は、電子装置における電子部品搭載用基板１の内部上面図である。図９（ａ）は、電子部品搭載用基板１から３層目の絶縁層11ａの上面、すなわち凹部12の底面を図示している。図９（ｂ）は、電子部品搭載用基板１から４層目の絶縁層11ａの上面を図示している。
また、図８（ｂ）に示す例において、平面透視において、凹部12の内側壁と重なる部分および第２ビア17の側面と重なる部分を点線にて示している。図９（ａ）に示す例において、平面透視において、凹部12の内側壁と重なる部分および第１ビア16の側面と重なる部分を点線にて示している。図９（ｂ）に示す例において、凹部12の内側壁と重なる部分、第１ビア16の側面および第２ビア17の側面と重なる部分を点線にて示している。
第３の実施形態における電子部品搭載用基板１によれば、第１の実施形態の電子部品搭載用基板１と同様に、凹部12底面側に位置する複数の第１ビア16が凹部12側壁部と重なる外周側に位置し、他の主面側に位置し、外部電極14に接続する複数の第２ビア17が複数の第１ビア16よりも凹部12内側に位置して、凹部12底面側と絶縁基板11下面側とで複数のビアをそれぞれ分離して位置することで、例えば電子装置の作動時に、複数の第１ビア16および複数の第２ビア17における発熱源を分離させ、外部電極14に接続する複数の第２ビア17の発する熱は絶縁基板11の中央部寄りに生じ、複数の第２ビア17の並びに沿って外部電極14全体に広がって外部に放熱されやすくするので、複数の第１ビア16および複数の第２ビア17に高電流が印加されたとしても、ビアに沿って絶縁基板11の外縁部（側面および側面下部）に生じる応力を低減することができ、絶縁基板11に歪みが生じることを低減することができる。
電子部品２として発光素子を用いる場合、輝度に優れた発光装置用の電子部品搭載用基板１とすることができる。
複数の第１ビア16が、複数の第２ビア17を取り囲んでいることから、金属層13または接続配線15を介して電流が複数の第１ビア16に分散されるので、第１ビア16にかかる応力を多方向に分散し、第１ビア16および第２ビア17に高電流が印加されたとしても、絶縁基板11に歪みが生じることを低減することができる。
複数の第１ビア16は、図８〜図10を示す例において、絶縁基板11の３辺（３つの領域）にそれぞれ２つ（一対）位置している。絶縁基板11の３辺（３つの領域）のそれぞれの領域に位置する第１ビア16の数は、同じとしていると、第１ビア16および第２ビア17に高電流が印加されたとしても、３つの領域に均等に分散して、絶縁基板11に歪みが生じることを低減することができる。
また、複数の第１ビア16および複数の第２ビア17は、図５〜図７に示す例のように、電子部品２の搭載部を挟んで相対して位置しておくと、電子部品２の発熱が、相対する方向に対して第１ビア16および第２ビア17への伝熱を抑制し、第１ビア16の発熱および第２ビア17の発熱が阻害されることを抑制し、絶縁基板11に歪みが生じることを低減することができる。
接続配線15および突出部15ａは、図５〜図７に示す例のように、電子部品２の搭載部を挟んで相対して位置しておくと、相対する方向に対して複数の第１ビア16のそれぞれに印加される電流値のばらつきを小さくし、複数の第１ビア16のビアのそれぞれにおいて大きな発熱が生じることを低減し、絶縁基板11に歪みが生じることを低減することができる。
第３の実施形態の電子部品搭載用基板１においても、第１の実施形態の電子部品搭載用基板１と同様に、複数の第１ビア16および第２ビア17が、絶縁層間に設けられた１つの接続配線15に接続されている。
また、複数の第１ビア16の数は、図８〜図10に示す例のように、複数の第２ビア17の数よりも多くしておくと、電子部品２に近い側の第１ビア16の数を多くして、個々のビアの発熱を小さくし、ビア全体にかかる応力を分散して、第１ビア16および第２ビア17に高電流が印加されたとしても、絶縁基板11に歪みが生じることを低減することができる。
また、複数の第１ビア16の合計面積は、図８〜図10に示す例のように、複数の第２ビア17の合計面積よりも小さいと、子部品２に近い側の第１ビア16の面積を大きくして、個々のビアの発熱を小さくし、ビア全体にかかる応力を分散して、第１ビア16および第２ビア17に高電流が印加されたとしても、絶縁基板11に歪みが生じることを低減することができる。
複数の第１ビア16および複数の第２ビア17は、図８〜図10に示す例のように、平面透視において、電子部品２と重ならないように位置しておくと、第１の実施形態の電子部品搭載用基板１と同様に、電子部品２の発熱が第１ビア16および第２ビア17への伝熱を抑制し、第１ビア16の発熱および第２ビア17の発熱が阻害されることを抑制し、絶縁基板11に歪みが生じることを低減することができる。
第３の実施形態の電子部品搭載用基板１は、上述の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
（第４の実施形態）
次に、第４の実施形態による電子装置について、図11〜図13を参照しつつ説明する。第４の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、平面透視において、凹部12が円形状である点である。図11〜図13に示す例において、絶縁基板11は、４層の絶縁層11ａから形成されており、凹部12は、図11〜図13に示す例において、絶縁基板11の上面側の１番目および２番目の絶縁層11ａに位置している。図12は、電子装置における電子部品搭載用基板１の内部上面図である。図12（ａ）は、電子部品搭載用基板１から３層目の絶縁層11ａの上面、すなわち凹部12の底面を図示している。図12（ｂ）は、電子部品搭載用基板１から４層目の絶縁層11ａの上面を図示している。
また、図11（ｂ）に示す例において、平面透視において、凹部12の内側壁と重なる部分および第２ビア17の側面と重なる部分を点線にて示している。図12（ａ）に示す例において、平面透視において、凹部12の内側壁と重なる部分および第１ビア16の側面と重なる部分を点線にて示している。図12（ｂ）に示す例において、凹部12の内側壁と重なる部分、第１ビア16の側面および第２ビア17の側面と重なる部分を点線にて示している。
第４の実施形態における電子部品搭載用基板１によれば、第１の実施形態の電子部品搭載用基板１と同様に、凹部12底面側に位置する複数の第１ビア16が凹部12側壁部と重なる外周側に位置し、他の主面側に位置し、外部電極14に接続する複数の第２ビア17が複数の第１ビア16よりも凹部12内側に位置して、凹部12底面側と絶縁基板11下面側とで複数のビアをそれぞれ分離して位置することで、例えば電子装置の作動時に、複数の第１ビア16および複数の第２ビア17における発熱源を分離させ、外部電極14に接続する複数の第２ビア17の発する熱は絶縁基板11の中央部寄りに生じ、複数の第２ビア17の並びに沿って外部電極14全体に広がって外部に放熱されやすくするので、複数の第１ビア16および複数の第２ビア17に高電流が印加されたとしても、ビアに沿って絶縁基板11の外縁部（側面および側面下部）に生じる応力を低減することができ、絶縁基板11に歪みが生じることを低減することができる。
電子部品２として発光素子を用いる場合、輝度に優れた発光装置用の電子部品搭載用基板１とすることができる。
第４の実施形態の電子部品搭載用基板１において、複数の第１ビア16は、平面透視において、円形状の凹部12の側壁に沿って位置している。
また、複数の第１ビア16および複数の第２ビア17は、図11〜図13に示す例のように、電子部品２の搭載部を挟んで相対して位置しておくと、電子部品２の発熱が、相対する方向に対して第１ビア16および第２ビア17への伝熱を抑制し、第１ビア16の発熱および第２ビア17の発熱が阻害されることを抑制し、絶縁基板11に歪みが生じることを低減することができる。
接続配線15および突出部15ａは、図11〜図13に示す例のように、電子部品２の搭載部を挟んで相対して位置しておくと、相対する方向に対して複数の第１ビア16のそれぞれに印加される電流値のばらつきを小さくし、複数の第１ビア16のビアのそれぞれにおいて大きな発熱が生じることを低減し、絶縁基板11に歪みが生じることを低減することができる。
また、外部電極14は、図11〜図13に示す例において、３つの外部電極14を有している。外側に位置する２つの外部電極14は、それぞれ複数の第２ビア17に接続している。また、中央寄りに位置する外部電極14は、外側に位置し、複数の第２ビア17が設けられた他の２つの外部電極14のいずれか一方に電気的に接続していても構わない。
複数の第１ビア16および複数の第２ビア17は、図11〜図13に示す例のように、平面透視において、電子部品２と重ならないよう位置しておくと、第１の実施形態の電子部品搭載用基板１と同様に、電子部品２の発熱が第１ビア16および第２ビア17への伝熱を抑制し、第１ビア16の発熱および第２ビア17の発熱が阻害されることを抑制し、絶縁基板11に歪みが生じることを低減することができる。
第４の実施形態の電子部品搭載用基板１は、上述の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
本開示は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、絶縁基板11は、平面視において、側面または角部に切欠き部11ｂまたは面取り部を有している矩形状であっても構わない。
第１〜第４の実施形態の電子部品搭載用基板１は、縦断面視において、凹部12の側壁面が、凹部12の底面に対して垂直であるが、凹部12の側壁面が凹部12の開口側が凹部12の底面側よりも広くなるように、凹部12の側壁面が傾斜面であっても構わない。また、凹部12の側壁面に反射層を位置させても構わない。例えば、電子部品２として発光素子を用いる場合、凹部12の側壁面に反射率に優れた反射層を位置させておくことで、発光輝度に優れた発光装置用の電子部品搭載用基板１として好適に用いることができる。
また、第１〜第４の実施形態の電子部品搭載用基板１を組み合わせても構わない。例えば、第１の実施形態の電子部品搭載用基板１において、凹部12を平面視にて円形状にしても良い。
上述の実施形態において、絶縁基板11は、４層の絶縁層11ａにより構成している例を示しているが、絶縁基板11は、３層、もしくは５層以上の絶縁層11ａにより構成していても構わない。
また、電子部品搭載用基板１は、多数個取り電子部品搭載用基板の形態で製作されていてもよい。

Claims (6)

  1. 主面に開口し、電子部品を搭載する凹部を有する絶縁基板と、
    前記凹部の底面に位置した金属層と、
    前記主面と相対する他の主面に位置した外部電極と、
    前記絶縁基板の厚み方向において、前記金属層と前記外部電極との間に位置した接続配線と、
    前記金属層と前記接続配線とを接続し、平面透視で前記凹部の側壁に沿って位置した複数の第１ビアと、
    前記接続配線と前記外部電極とを接続し、平面透視で帯状に位置した複数の第２ビアとを有していることを特徴とする電子部品搭載用基板。
  2. 平面透視において、前記複数の第１ビアは前記接続配線の外縁部と重なっていることを特徴とする請求項１に記載の電子部品搭載用基板。
  3. 前記絶縁基板の側面に切欠き部が設けられており、
    平面透視において、前記接続配線は、前記切欠き部が位置した前記側面側に突出した突出部を有していることを特徴とする請求項１または請求項２に記載の電子部品搭載用基板。
  4. 平面透視において、前記複数の第１ビアは前記突出部と重なっていることを特徴とする請求項３に記載の電子部品搭載用基板。
  5. 請求項１乃至請求項４のいずれかに記載の電子部品搭載用基板と、
    前記凹部に搭載された電子部品とを有することを特徴とする電子装置。
  6. 接続パッドを有するモジュール用基板と、
    前記接続パッドにはんだを介して前記外部電極に接続された請求項５に記載の電子装置とを有することを特徴とする電子モジュール。
JP2019520327A 2017-05-26 2018-05-25 電子部品搭載用基板、電子装置および電子モジュール Active JP6748302B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017104725 2017-05-26
JP2017104725 2017-05-26
PCT/JP2018/020170 WO2018216801A1 (ja) 2017-05-26 2018-05-25 電子部品搭載用基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2018216801A1 true JPWO2018216801A1 (ja) 2020-03-19
JP6748302B2 JP6748302B2 (ja) 2020-08-26

Family

ID=64395599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019520327A Active JP6748302B2 (ja) 2017-05-26 2018-05-25 電子部品搭載用基板、電子装置および電子モジュール

Country Status (5)

Country Link
US (1) US11145587B2 (ja)
EP (1) EP3633719A4 (ja)
JP (1) JP6748302B2 (ja)
CN (1) CN110622300B (ja)
WO (1) WO2018216801A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024572B2 (en) * 2015-11-28 2021-06-01 Kyocera Corporation Wiring board, electronic device, and electronic module
JP7025545B2 (ja) * 2018-06-26 2022-02-24 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール
WO2020137152A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 配線基板、電子装置および電子モジュール
JP7449768B2 (ja) * 2020-04-23 2024-03-14 新光電気工業株式会社 セラミックス基板及びその製造方法、静電チャック、基板固定装置、半導体装置用パッケージ
JP7368771B2 (ja) 2021-09-30 2023-10-25 日亜化学工業株式会社 発光装置、線状光源およびその駆動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227230A (ja) * 2011-04-15 2012-11-15 Citizen Electronics Co Ltd 半導体発光装置
JP2012532441A (ja) * 2009-07-03 2012-12-13 ソウル セミコンダクター カンパニー リミテッド 発光ダイオードパッケージ
JP2015185820A (ja) * 2014-03-26 2015-10-22 京セラ株式会社 配線基板および電子装置
WO2016047755A1 (ja) * 2014-09-26 2016-03-31 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2016213509A (ja) * 2011-08-22 2016-12-15 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含むライトユニット

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130946A (ja) * 2006-11-24 2008-06-05 Ngk Spark Plug Co Ltd 多数個取りセラミック基板およびセラミック配線基板ならびにその製造方法
US8773006B2 (en) * 2011-08-22 2014-07-08 Lg Innotek Co., Ltd. Light emitting device package, light source module, and lighting system including the same
US9795034B2 (en) * 2012-05-30 2017-10-17 Kyocera Corporation Wiring board and electronic device
CN104769710B (zh) * 2013-01-22 2018-01-12 京瓷株式会社 电子元件搭载用封装件、电子装置以及摄像模块
WO2015060387A1 (ja) * 2013-10-23 2015-04-30 京セラ株式会社 配線基板および電子装置
JP2015159245A (ja) 2014-02-25 2015-09-03 京セラ株式会社 発光素子搭載用パッケージおよび発光装置
JP6298163B2 (ja) * 2014-07-29 2018-03-20 京セラ株式会社 配線基板、電子装置および電子モジュール
CN206059386U (zh) * 2015-04-01 2017-03-29 三菱电机株式会社 布线基板以及电子装置
JP6698301B2 (ja) * 2015-09-24 2020-05-27 京セラ株式会社 配線基板、電子装置および電子モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012532441A (ja) * 2009-07-03 2012-12-13 ソウル セミコンダクター カンパニー リミテッド 発光ダイオードパッケージ
JP2012227230A (ja) * 2011-04-15 2012-11-15 Citizen Electronics Co Ltd 半導体発光装置
JP2016213509A (ja) * 2011-08-22 2016-12-15 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含むライトユニット
JP2015185820A (ja) * 2014-03-26 2015-10-22 京セラ株式会社 配線基板および電子装置
WO2016047755A1 (ja) * 2014-09-26 2016-03-31 京セラ株式会社 配線基板、電子装置および電子モジュール

Also Published As

Publication number Publication date
WO2018216801A1 (ja) 2018-11-29
JP6748302B2 (ja) 2020-08-26
US20200105658A1 (en) 2020-04-02
US11145587B2 (en) 2021-10-12
CN110622300A (zh) 2019-12-27
EP3633719A1 (en) 2020-04-08
CN110622300B (zh) 2024-03-12
EP3633719A4 (en) 2021-03-17

Similar Documents

Publication Publication Date Title
JP6748302B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
WO2020045480A1 (ja) 配線基板、電子装置および電子モジュール
JP6194104B2 (ja) 配線基板、電子装置および電子モジュール
US10249564B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP2018073905A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2023071984A (ja) 配線基板、電子装置および電子モジュール
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
US11004781B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP6826185B2 (ja) 配線基板、電子装置および電子モジュール
JP6878562B2 (ja) 配線基板、電子装置および電子モジュール
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP2020088245A (ja) 配線基板、電子装置および電子モジュール
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200806

R150 Certificate of patent or registration of utility model

Ref document number: 6748302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150