JP7136926B2 - 配線基板、電子装置および電子モジュール - Google Patents

配線基板、電子装置および電子モジュール Download PDF

Info

Publication number
JP7136926B2
JP7136926B2 JP2020562873A JP2020562873A JP7136926B2 JP 7136926 B2 JP7136926 B2 JP 7136926B2 JP 2020562873 A JP2020562873 A JP 2020562873A JP 2020562873 A JP2020562873 A JP 2020562873A JP 7136926 B2 JP7136926 B2 JP 7136926B2
Authority
JP
Japan
Prior art keywords
wiring
insulating substrate
conductor
wiring board
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020562873A
Other languages
English (en)
Other versions
JPWO2020137152A1 (ja
Inventor
和史 中村
英久 海野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020137152A1 publication Critical patent/JPWO2020137152A1/ja
Application granted granted Critical
Publication of JP7136926B2 publication Critical patent/JP7136926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、配線基板、電子装置および電子モジュールに関するものである。
従来、セラミックスからなる絶縁基板の主面に電子部品を搭載する配線基板が知られている。
上記の配線基板は、主面および側面に開口し、辺方向に長手である凹部を有する絶縁基板と、凹部の内面に位置する内面電極と、内面電極に接続された絶縁基板の表面および内部に位置した配線導体とを有している（例えば、特開2013-232610号公報参照。）。
本開示の配線基板は、平面視で方形状であり、主面側に電子部品の搭載部を含み、側面に凹部を有する絶縁基板と、前記凹部の内面に位置する内面電極と、平面透視で前記絶縁基板の角部側に位置し前記絶縁基板の厚み方向に両端部が位置するビア導体と、前記絶縁基板の主面側に前記搭載部と前記内面電極と前記ビア導体とを接続する配線導体とを有しており、平面透視において、該配線導体が前記搭載部と前記ビア導体との間に位置する領域を取り囲んだ、前記配線導体に非位置領域がある。
本開示の電子装置は、上記構成の配線基板と、該配線基板に搭載された電子部品とを有している。
本開示の電子モジュールは、接続パッドを有するモジュール用基板と、接続パッドにはんだを介して接続された上記構成の電子装置とを有する。
第１の実施形態におけるモジュール用基板を除いた電子装置を示す上面図である。 図１Ａの下面図である。 図１Ａに示した電子装置をモジュール用基板に実装した電子モジュールのＡ－Ａ線における断面図である。 図１Ａに示した電子装置をモジュール用基板に実装した電子モジュールのＢ－Ｂ線における断面図である。 図１Ａに示した電子装置をモジュール用基板に実装した電子モジュールのＣ－Ｃ線における断面図である。 第２の実施形態における電子装置を示す上面図である。 図３Ａの下面図である。 図３Ａおよび図３Ｂに示した電子装置における配線基板を示す上面図である。 図３Ａおよび図３Ｂに示した電子装置における配線基板の内部上面図である。 図３Ａに示した電子装置のＡ－Ａ線における断面図である。 図３Ａに示した電子装置のＢ－Ｂ線における断面図である。 図３Ａに示した電子装置のＣ－Ｃ線における断面図である。 第３の実施形態における電子装置を示す上面図である。 図６Ａの下面図である。 図６Ａおよび図６Ｂに示した電子装置における配線基板を示す上面図である。 図６Ａおよび図６Ｂに示した電子装置における配線基板の内部上面図である。 図６Ａに示した電子装置のＡ－Ａ線における断面図である。 図６Ａに示した電子装置のＢ－Ｂ線における断面図である。 図６Ａに示した電子装置のＣ－Ｃ線における断面図である。
本開示のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の実施形態）
第１の実施形態における配線基板１は、図１Ａ～図２Ｃに示された例のように、絶縁基板11と、絶縁基板11に形成された凹部12と、凹部12の内面に位置する内面電極13と、絶縁基板11の厚み方向に位置するビア導体14と、絶縁基板11の表面および内部に位置する配線導体15とを含んでいる。配線基板１は、平面視にて中央部で主面に電子部品２を搭載するための搭載部11ａを有している。電子装置は、配線基板１と、配線基板１の搭載部11ａに搭載された電子部品２とを含んでいる。電子装置は、例えば電子モジュールを構成するモジュール用基板４上の接続パッド41に接合材を用いて接続される。
本実施形態における配線基板１は、平面視で方形状であり、主面側に電子部品２の搭載部11ａを含み、側面に凹部12を有する絶縁基板11と、凹部12の内面に位置する内面電極13と、平面透視で絶縁基板11の角部側に位置し、絶縁基板11の厚み方向に両端部が位置するビア導体14と、絶縁基板11の主面側に搭載部11ａと内面電極13とビア導体14とを接続する配線導体15とを有している。平面透視において、配線導体15が搭載部11ａとビア導体14との間に位置する領域を取り囲んだ、配線導体15に非位置領域15ａがある。図１Ａ～図２Ｃにおいて、上方向とは、仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に配線基板１等が使用される際の上下を限定するものではない。
内面電極13は、図１Ａおよび図１Ｂに示す例において、網掛けにて示している。ビア導体14は、図１Ａおよび図１Ｂに示す例において、ビア導体14の側面と配線導体15とが重なる領域を点線にて示している。配線導体15は、図１Ａおよび図１Ｂに示す例において、網掛けにて示している。
絶縁基板11は、一方主面（図１Ａ～図２Ｃでは上面）および一方主面に相対する他方主面（図１Ａ～図２Ｃでは下面）と、側面とを有している。絶縁基板11は、複数の絶縁層からなり、平面視にて、側面に位置し、辺方向に長手である凹部12を有している。絶縁基板11は、平面視すなわち主面に垂直な方向から見ると方形状を有している。絶縁基板11は、電子部品２を支持するための支持体として機能する。絶縁基板11の中央部には、平面視にて子部品２を搭載するための搭載部11ａが位置している。
絶縁基板11は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，窒化珪素質焼結体、ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。絶縁基板11は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム（Ａｌ2Ｏ3），酸化珪素（ＳｉＯ2），酸化マグネシウム（ＭｇＯ），酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。上記の泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、上記のセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを複数枚積層して生成形体を形成し、前述の生成形体を高温（約1400℃）で焼成することによって絶縁基板11が製作される。
凹部12は、絶縁基板11の側面で、辺部に位置している。凹部12は、図１Ａおよび図１Ｂに示す例のように、平面視にて角部が円弧状の矩形状である。なお、凹部12は、平面視において、半楕円形状または半長円形状であっても、あるいは複数の段差を有する矩形状であっても構わない。凹部12は、絶縁基板11の辺方向に沿って長く形成されており、幅が深さよりも大きくなっている。凹部12は、絶縁基板11の一方主面から他方主面にかけて位置してもよいし、絶縁基板11の側面の途中から他方主面にかけて位置しても構わない。上記の凹部12は、絶縁基板11用のセラミックグリーンシートのいくつかに、レーザー加工または金型による打ち抜き加工等によって、凹部12となる貫通孔を形成しておくことにより形成される。
内面電極13は、図１Ａ～図２Ｃに示す例のように、凹部12の内面に位置しており、絶縁基板11の厚み方向に位置している。ビア導体14は、図１Ａ～図２Ｃに示す例のように、絶縁基板11の角部側に位置しており、絶縁基板11の厚み方向に位置している。配線導体15は、絶縁基板11の主面および内部に位置している。配線導体15は、図１Ａ～図２Ｃに示す例において、絶縁基板11の主面に位置している。内面電極13およびビア導体14は、図１Ａ～図２Ｃに示す例のように、配線導体15に電気的に接続されている。内面電極13、ビア導体14および配線導体15は、配線基板１に搭載された電子部品２と外部のモジュール用基板４とを電気的に接続するためのものである。
内面電極13、ビア導体14、配線導体15は、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ），銅（Ｃｕ）等の金属粉末メタライズから成る。ＷまたはＭｏ等の高融点金属材料を用いる場合には、例えばＣｕと混合または合金化して用いても構わない。
内面電極13または配線導体15は、例えば絶縁基板11用のセラミックグリーンシートに配線導体15用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布し、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。また、ビア導体14は、例えば絶縁基板11用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によってビア導体14用の貫通孔を形成し、前述の貫通孔に貫通導体用のメタライズペーストを上記印刷手段によって充填しておき、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。メタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基板11との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。
平面透視において、図１Ａ～図２Ｃに示す例のように、配線導体15は、搭載部11ａとビア導体14との間に位置する領域を取り囲んだ、配線導体15に非位置領域15ａがある。非位置領域15ａは、平面透視において、搭載部11ａとビア導体14とを結ぶ仮想線上に位置している。配線導体15の非位置領域15ａは、絶縁基板11用のセラミックグリーンシートに配線導体15用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布する際に、非位置領域15ａに配線導体15用のメタライズペーストが塗布されないようにしておくことにより形成することができる。
内面電極13および配線導体15の絶縁基板11から露出する表面には、電気めっき法または無電解めっき法によって金属めっき層が被着される。金属めっき層は、ニッケル，銅，金または銀等の耐食性および接続部材接続性に優れる金属から成るものであり、例えば厚さ0.5～５μｍ程度のニッケルめっき層と0.1～３μｍ程度の金めっき層とが順次被着される。上記によって、内面電極13および配線導体15が腐食することを効果的に抑制できるとともに、配線導体15とボンディングワイヤ等の接続部材３との接合、ならびに内面電極13および配線導体15とモジュール用基板４に形成された接続用の接続パッド41との接合を強固にできる。
また、金属めっき層は、ニッケルめっき層／金めっき層に限られるものではなく、ニッケルめっき層／パラジウムめっき層／金めっき層等を含むその他の金属めっき層であっても構わない。
配線基板１の中央部に位置する搭載部11ａに電子部品２を搭載し、電子装置を作製できる。配線基板１に搭載される電子素子２は、ＩＣチップまたはＬＳＩチップ等の半導体素子，ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型等の撮像素子、ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子、ＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）等の受光素子である。例えば、電子部品２がフリップチップ型の電子部品２である場合には、電子部品は、はんだバンプ、金バンプまたは導電性樹脂（異方性導電樹脂等）等の接続部材３を介して、電子部品２の電極と配線導体15とが電気的および機械的に接続されることによって配線基板１に搭載される。また、例えば、電子部品２がワイヤボンディング型の半導体素子である場合には、半導体素子は、低融点ろう材または導電性樹脂等の接合部材によって、配線基板１の搭載部11ａ上に固定された後、ボンディングワイヤ等の接続部材３を介して半導体素子の電極と導体層15とが電気的に接続されることによって配線基板１に搭載される。上記により、電子部品２は導体層15に電気的に接続される。また、配線基板１の搭載部11ａ上には、複数の電子部品２を搭載してもよいし、必要に応じて、抵抗素子または容量素子等の小型の電子部品を搭載してもよい。また、電子部品２は必要に応じて、樹脂またはガラス等からなる封止材を用いて、あるいは、樹脂、ガラス、セラミックスまたは金属等からなる蓋体等により封止される。
また、配線基板１の搭載部11ａには、複数の電子部品２を搭載してもよいし、必要に応じて、電子部品２の周囲に抵抗素子または容量素子等の小型の電子部品、ミラー等の他の部品を搭載してもよい。配線基板１の搭載部11ａに複数の電子部品２を搭載する場合、平面視で複数の電子部品２を囲む領域を搭載部11ａとして考えればよい。また、電子部品２は必要に応じて、樹脂またはガラス等からなる封止材を用いて、あるいは、樹脂、ガラス、セラミックスまたは金属等からなる蓋体等により封止される。
本実施形態の電子装置の配線導体が、例えば、モジュール用基板４の接続パッド41にはんだ５を介して接続されて、電子モジュールとなる。電子装置は、凹部12の内面に位置する内面電極13と配線基板１の下面に位置する配線導体15とが、モジュール用基板４の接続パッド41に接続される。
本実施形態の配線基板によれば、平面視で方形状であり、主面側に電子部品２の搭載部11ａを含み、側面に凹部12を有する絶縁基板11と、凹部12の内面に位置する内面電極13と、平面透視で絶縁基板11の角部側に位置し、絶縁基板11の厚み方向に両端部が位置するビア導体14と、絶縁基板11の主面側に搭載部11ａと内面電極13とビア導体14とを接続する配線導体15とを有しており、平面透視において、配線導体15が搭載部11ａとビア導体14との間に位置する領域を取り囲んだ、配線導体に非位置領域15ａがある。上記構成により、配線導体15を介して伝熱される電子部品２の熱は、内面電極13とビア導体14との異なる方向に拡散して伝わりやすくなるとともに、ビア導体14側への伝熱を抑制しつつ、凹部12側により伝熱しやすくなり、配線導体15と内面電極13、ビア導体14とに伝熱と電流がかかり、長期間にわたって使用した際に、内面電極13とビア導体14との間にクラックが生じることを効果的に抑制することができる。
また、平面透視において、配線導体15は、ビア導体14が位置した絶縁基板11の角部側の領域に位置していると、配線導体15を伝熱する熱が角部の両辺側に伝熱され、ビア導体14側への伝熱を抑制し、長期間にわたって使用した際に、内面電極13とビア導体14との間にクラックが生じることを効果的に抑制することができる。
また、図１Ａ～図２Ｃに示す例のように、平面透視において、内面電極13は絶縁基板11の１つの辺に沿う第１部分Ｉを有しており、第１部分Ｉと、非位置領域15ａを１つの辺側に延長した仮想延長領域Ｎとが重なっていないと、長期間にわたって使用した際に、ビア導体14に伝熱する熱量が大きくなったとしても、ビア導体14と絶縁基板11の外縁との間に内面電極13が位置しないので、内面電極13とビア導体14との間にクラックが生じることを効果的に抑制することができる。なお、第１部分Ｉと、非位置領域15ａを１つの辺側に延長した仮想延長領域Ｎとが重なっていないとは、図１Ａ～図２Ｃに示す例のように、非位置領域15ａが、配線基板１を側面視した際に、配線基板１の角部と切り欠き部12との間の絶縁基板11の主面に位置し、内面電極13と重ならないことを示している。
また、凹部12および内面電極13およびビア導体14（第１ビア導体）および配線導体15（第１配線導体）および非位置領域15ａ（第１非位置領域15ａ）における、搭載部11ａの反対側に、凹部12および内面電極13およびビア導体14（第２ビア導体）および配線導体15（第２配線導体）および非位置領域15ａ（第２非位置領域15ａ）が位置していると、配線導体15を介して伝熱される電子部品２の熱は、それぞれのビア導体14（第１ビア導体および第２ビア導体）は互いに遠い位置に位置しており、それぞれのビア導体14への伝熱を抑制し、長期間にわたって使用した際に、内面電極13とビア導体14との間にクラックが生じることを効果的に抑制することができる。
また、内面電極13の熱伝導率が、ビア導体14の熱伝導率よりも大きくなるようにしても構わない。上記により、ビア導体14側への伝熱を抑制しつつ、凹部12側の内面電極13側により伝熱しやすくなり、配線導体15と内面電極13、ビア導体14とに伝熱と電流がかかり、長期間にわたって使用した際に、内面電極13とビア導体14との間にクラックが生じることを効果的に抑制することができる。上記の内面電極13およびビア導体14は、例えば、内面電極13を、銅からなる金属導体、もしくは銅とタングステンまたはモリブデンの混合金属導体とし、ビア導体14をタングステンまたはモリブデンからなる金属導体とすることで、内面電極13の熱伝導率が、ビア導体14の熱伝導率よりも大きくなるようにしても構わない。また、内面電極13に含まれるガラス粉末、セラミック粉末の含有率を、ビア導体14に含まれるガラス粉末、セラミック粉末の含有率よりも小さくし、内面電極13の熱伝導率が、ビア導体14の熱伝導率よりも大きくなるようにしても構わない。
電子装置は、上記構成の配線基板１と、配線基板１に搭載された電子部品２とを有していることによって、小型で高機能な長期信頼性に優れた電子装置とすることができる。
電子モジュールは、接続パッド41を有するモジュール用基板４と、接続パッド41にはんだ５を介して接続された上記構成の電子装置とを有する装置と、電子装置が接続されたモジュール用基板４とを有することによって、長期信頼性に優れたものとすることができる。
（第２の実施形態）
次に、第２の実施形態による配線基板１について、図３Ａ～図５Ｃを参照しつつ説明する。
第２の実施形態における配線基板１において、上記した実施形態の配線基板１と異なる点は、平面透視において、複数のビア導体14が非位置領域1５ａの外縁に沿って位置している点である。
内面電極13は、図３Ｂおよび図４Ｂに示す例において、網掛けにて示している。ビア導体14は、図３Ｂおよび図４Ｂに示す例において、ビア導体14の側面と配線導体15とが重なる領域を点線にて示している。配線導体15は、図３Ａ～図４Ｂに示す例において、網掛けにて示している。
第２の実施形態における配線基板１によれば、上記した実施形態の配線基板１と同様に、配線導体15を介して伝熱される電子部品２の熱は、内面電極13とビア導体14との異なる方向に拡散して伝わりやすくなるとともに、ビア導体14側への伝熱を抑制しつつ、凹部12側により伝熱しやすくなり、配線導体15と内面電極13、ビア導体14とに伝熱と電流がかかり、長期間にわたって使用した際に、内面電極13とビア導体14との間にクラックが生じることを効果的に抑制することができる。
また、平面透視において、ビア導体14が絶縁基板11の角部を成す各辺側にそれぞれ位置していると、配線導体15からビア導体14側への伝熱を分散し、長期間にわたって使用した際に、内面電極13とビア導体14との間にクラックが生じることを効果的に抑制することができる。
また、複数のビア導体14が非位置領域15ａの外縁に沿って位置していると、個々のビア導体14側への伝熱を分散するとともに、非位置領域15ａの外縁に沿って配線導体15を介してビア導体14側への伝熱を分散しやすくし、凹部12側に近いビア導体14側への伝熱を抑制し、長期間にわたって使用した際に、内面電極13とビア導体14との間にクラックが生じることを効果的に抑制することができる。
また、図３Ａ～図５Ｃに示す例において、非位置領域15ａの外縁に沿って２つのビア導体14が位置している。非位置領域15ａの外縁に沿って３つ以上のビア導体14が位置していても構わない。
また、非位置領域15ａの外縁に沿って複数のビア導体14が位置している場合、図３Ａ～図５Ｃに示す例のように、凹部12および内面電極13およびビア導体14および配線導体15および非位置領域15ａにおける、搭載部11ａの反対側に、凹部12および内面電極13およびビア導体14および配線導体15および非位置領域15ａが位置しているビア導体14の数は同等であってもよい。
また、配線基板１は、上面に電子部品２を収容するためのキャビティ16を有している。上記において、配線導体15の非位置領域15ａは、図３Ａ～図５Ｃに示す例のように、非位置領域15ａの一部が、平面視にてキャビティ16の内面よりも内側に位置し、露出していてもよい。上記のように、配線導体15の非位置領域15の一部を露出し、キャビティ16の角部における絶縁基板11の上面側と下面側との積層を良好なものとし、非位置領域15の周囲においてキャビティ16の側壁側への伝熱を良好なものとし、ビア導体14側への伝熱を抑制することで、長期間にわたって使用した際に、内面電極13とビア導体14との間にクラックが生じることを効果的に抑制することができる。
第２の実施形態の配線基板１は、その他は上述の実施形態の配線基板１と同様の製造方法を用いて製作することができる。
（第３の実施形態）
次に、第３の実施形態による配線基板１について、図６Ａ～図８Ｃを参照しつつ説明する。
第３の実施形態における配線基板１において、上記した実施形態の配線基板１と異なる点は、平面透視において、ビア導体14が絶縁基板11の４つの角部側にそれぞれ位置しており、配線導体15が搭載部11ａとビア導体14との間に位置する領域を取り囲んだ、配線導体15の非位置領域15ａを有している点である。
内面電極13は、図６Ｂおよび図７Ｂに示す例において、網掛けにて示している。ビア導体14は、図６Ｂおよび図７Ｂに示す例において、ビア導体14の側面と配線導体15とが重なる領域を点線にて示している。配線導体15は、図６Ａ～図７Ｂに示す例において、網掛けにて示している。
第３の実施形態における配線基板１によれば、上記した実施形態の配線基板１と同様に、配線導体15を介して伝熱される電子部品２の熱は、内面電極13とビア導体14との異なる方向に拡散して伝わりやすくなるとともに、ビア導体14側への伝熱を抑制しつつ、凹部12側により伝熱しやすくなり、配線導体15と内面電極13、ビア導体14とに伝熱と電流がかかり、長期間にわたって使用した際に、内面電極13とビア導体14との間にクラックが生じることを効果的に抑制することができる。
また、ビア導体14と配線導体15の非位置領域15ａとが、配線基板１の４つの角部に位置していると、４つのビア導体14の異なる方向に拡散して伝わりやすくなるとともに、個々のビア導体14側への伝熱を抑制しつつ、配線導体15と内面電極13、ビア導体14とに伝熱と電流がかかり、長期間にわたって使用した際に、内面電極13とビア導体14との間にクラックが生じることを効果的に抑制することができる。
第３の実施形態の配線基板１は、その他は上述の実施形態の配線基板１と同様の製造方法を用いて製作することができる。
本開示は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、絶縁基板11は、平面視において側面または角部に、凹または面取りを有している矩形状であっても構わない。
第２の実施形態の配線基板１および第３の実施形態の配線基板１は、縦断面視において、キャビティ16の内面が絶縁基板11の上面に対して垂直に形成されているが、キャビティ16の開口側がキャビティ16の底面側よりも広くなるように、キャビティ16の内面が傾斜していても構わない。
また、第１の実施形態の配線基板１～第３の実施形態の配線基板１において、他の実施形態の構成を組み合わせてもよい。例えば、第１の実施形態の配線基板１において、第３の実施形態の配線基板１と同様に、配線基板１の４つの角部側にビア導体14と配線導体15の非位置領域15ａとが位置していても構わない。
また、第１の実施形態の配線基板１において、第２の実施形態の配線基板１および第３の実施形態の配線基板１と同様に、キャビティ17を備えていても構わない。
また、配線基板１は、多数個取り基板の形態で製作されていてもよい。

Claims (6)

  1. 平面視で方形状であり、主面側に電子部品の搭載部を含み、側面に凹部を有する絶縁基板と、
    前記凹部の内面に位置する内面電極と、
    平面透視で前記絶縁基板の角部側に位置し、前記絶縁基板の厚み方向に両端部が位置するビア導体と、
    前記絶縁基板の主面側に前記搭載部と前記内面電極と前記ビア導体とを接続する配線導体とを有しており、
    平面透視において、該配線導体が前記搭載部と前記ビア導体との間に位置する領域を取り囲んだ、前記配線導体に非位置領域があり、
    平面透視において、前記内面電極は、前記絶縁基板の１つの辺に沿う第１部分を有しており、該第１部分と、前記非位置領域を前記１つの辺側に延長した仮想延長領域とが重なっていないことを特徴とする配線基板。
  2. 平面透視において、前記配線導体は、前記ビア導体が位置した前記絶縁基板の角部側の領域に位置していることを特徴とする請求項１に記載の配線基板。
  3. 平面透視において、前記ビア導体が前記絶縁基板の角部を成す各辺側にそれぞれ位置していることを特徴とする請求項１または請求項２に記載の配線基板。
  4. 平面透視において、前記凹部および前記内面電極および前記ビア導体および前記配線導体および前記非位置領域における、前記搭載部の反対側に、前記凹部および前記内面電極および前記ビア導体および前記配線導体および前記非位置領域が位置していることを特徴とする請求項１乃至請求項３のいずれかに記載の配線基板。
  5. 請求項１乃至請求項４のいずれかに記載の配線基板と、
    該配線基板に搭載された電子部品とを有することを特徴とする電子装置。
  6. 接続パッドを有するモジュール用基板と、
    前記接続パッドにはんだを介して接続された請求項５に記載の電子装置とを有することを特徴とする電子モジュール。
JP2020562873A 2018-12-26 2019-10-31 配線基板、電子装置および電子モジュール Active JP7136926B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018242957 2018-12-26
JP2018242957 2018-12-26
PCT/JP2019/042862 WO2020137152A1 (ja) 2018-12-26 2019-10-31 配線基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2020137152A1 JPWO2020137152A1 (ja) 2021-10-21
JP7136926B2 true JP7136926B2 (ja) 2022-09-13

Family

ID=71128953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020562873A Active JP7136926B2 (ja) 2018-12-26 2019-10-31 配線基板、電子装置および電子モジュール

Country Status (5)

Country Link
US (1) US11742278B2 (ja)
EP (1) EP3905314A4 (ja)
JP (1) JP7136926B2 (ja)
CN (1) CN113228258B (ja)
WO (1) WO2020137152A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3136888A1 (fr) * 2022-06-16 2023-12-22 Stmicroelectronics (Grenoble 2) Sas Boîtiers de circuit intégré

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191097A (ja) 2003-12-24 2005-07-14 Kawaguchiko Seimitsu Co Ltd 半導体パッケージ
JP2018073905A (ja) 2016-10-26 2018-05-10 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5942594B2 (ja) 2012-04-06 2016-06-29 日亜化学工業株式会社 半導体装置
JP6140834B2 (ja) * 2013-10-23 2017-05-31 京セラ株式会社 配線基板および電子装置
CN107615893B (zh) * 2015-06-25 2019-11-05 京瓷株式会社 布线基板、电子装置以及电子模块
EP3633719A4 (en) * 2017-05-26 2021-03-17 Kyocera Corporation SUBSTRATE FOR THE ASSEMBLY OF ELECTRONIC COMPONENTS, ELECTRONIC DEVICE AND ELECTRONIC MODULE

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191097A (ja) 2003-12-24 2005-07-14 Kawaguchiko Seimitsu Co Ltd 半導体パッケージ
JP2018073905A (ja) 2016-10-26 2018-05-10 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール

Also Published As

Publication number Publication date
CN113228258A (zh) 2021-08-06
WO2020137152A1 (ja) 2020-07-02
CN113228258B (zh) 2024-08-27
EP3905314A4 (en) 2022-02-16
JPWO2020137152A1 (ja) 2021-10-21
US11742278B2 (en) 2023-08-29
US20220077049A1 (en) 2022-03-10
EP3905314A1 (en) 2021-11-03

Similar Documents

Publication Publication Date Title
JP7300454B2 (ja) 配線基板、電子装置および電子モジュール
CN110622300B (zh) 电子部件搭载用基板、电子装置以及电子模块
US10347557B2 (en) Wiring board, electronic device, and electronic module
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP7136926B2 (ja) 配線基板、電子装置および電子モジュール
JP6431191B2 (ja) 配線基板、電子装置および電子モジュール
JP2023071984A (ja) 配線基板、電子装置および電子モジュール
CN111033771B (zh) 电子部件搭载用基板、电子装置及电子模块
JP7425037B2 (ja) 配線基板、電子装置および電子モジュール
JP7145739B2 (ja) 配線基板、電子装置および電子モジュール
CN110291628B (zh) 布线基板、电子装置及电子模块
CN110326101B (zh) 布线基板、电子装置及电子模块
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
CN107431047B (zh) 布线基板、电子装置以及电子模块
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6687435B2 (ja) 配線基板、電子装置および電子モジュール
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220901

R150 Certificate of patent or registration of utility model

Ref document number: 7136926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150