JP2018073905A - 電子部品搭載用基板、電子装置および電子モジュール - Google Patents

電子部品搭載用基板、電子装置および電子モジュール Download PDF

Info

Publication number
JP2018073905A
JP2018073905A JP2016209705A JP2016209705A JP2018073905A JP 2018073905 A JP2018073905 A JP 2018073905A JP 2016209705 A JP2016209705 A JP 2016209705A JP 2016209705 A JP2016209705 A JP 2016209705A JP 2018073905 A JP2018073905 A JP 2018073905A
Authority
JP
Japan
Prior art keywords
electrode
electronic component
substrate
mounting
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016209705A
Other languages
English (en)
Other versions
JP6791719B2 (ja
Inventor
健策 村上
Kensaku Murakami
健策 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016209705A priority Critical patent/JP6791719B2/ja
Priority to CN201710699457.XA priority patent/CN107993985B/zh
Priority to US15/689,313 priority patent/US10334740B2/en
Publication of JP2018073905A publication Critical patent/JP2018073905A/ja
Application granted granted Critical
Publication of JP6791719B2 publication Critical patent/JP6791719B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10606—Permanent holder for component or auxiliary PCB mounted on a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 信頼性に優れた電子部品搭載用基板、電子装置および電子モジュールを提供すること。【解決手段】 電子部品搭載用基板１は、基板11と、基板11の主面に電子部品２を搭載する、第１のスリット12ａを挟むように設けられた搭載電極12と、平面視で搭載電極12を取り囲み、第２のスリット13ａを有するように設けられたプレーン電極13と、搭載電極12とプレーン電極13とを接続する接続電極14と、主面と相対する他の主面に設けられた外部電極15とを有しており、平面透視において、接続電極14と外部電極15とが重なり、外部電極15の外縁が接続電極14を取り囲むように設けられている。【選択図】 図２

Description

本発明は、電子部品搭載用基板、電子装置および電子モジュールに関するものである。
従来、電子部品搭載用基板は、基板の主面に設けられ、電子部品を搭載する搭載電極と、基板の他の主面に設けられた外部電極と、搭載電極と外部電極とを接続するビア導体とを有するものがある。電子部品および電子部品搭載用基板を含む電子装置を半田等の接合材によって例えばモジュール用基板に接合する場合、外部電極が半田等の接合材を介しモジュール用基板に接合される。
特開2014-086630号公報
近年、電子装置の高機能化および小型化が求められてきている。ビア導体が、平面透視において、電子部品の搭載部と重なるように搭載電極に接続されていると、電子装置の作動時に、電子部品が発する熱と、ビア導体に電流が流れてビア導体が発する熱とが基板の中央部に集中し、電子部品搭載用基板の歪みによる電子部品の剥がれや電子部品の破損が懸念される。
本発明の一つの態様によれば、電子部品搭載用基板は、基板と、該基板の主面に電子部品を搭載する、第１のスリットを挟むように設けられた搭載電極と、平面視で前記搭載電極を取り囲み、第２のスリットを有するように設けられたプレーン電極と、前記搭載電極と前記プレーン電極とを接続する接続電極と、前記主面と相対する他の主面に設けられた外部電極とを有しており、平面透視において、前記接続電極と前記外部電極とが重なり、前記外部電極の外縁が前記接続電極を取り囲むように設けられている。
本発明の他の態様によれば、電子装置は、上記構成の電子部品搭載用基板と、該電子部品搭載用基板に搭載された電子部品とを有している。
本発明の他の態様によれば、電子モジュールは、上記構成の電子装置と、該電子装置が接続されたモジュール用基板とを有している。
本発明の一つの態様による電子部品搭載用基板は、基板と、基板の主面に電子部品を搭載する、第１のスリットを挟むように設けられた搭載電極と、平面視で搭載電極を取り囲み、第２のスリットを有するように設けられたプレーン電極と、搭載電極とプレーン電極とを接続する接続電極と、主面と相対する他の主面に設けられた外部電極とを有しており、平面透視において、接続電極と外部電極とが重なり、外部電極の外縁が接続電極を取り囲むように設けられている。この構成により、例えばプレーン電極と外部電極とをビア導体を介して接続する場合に、ビア導体の熱が接続電極を介して電子部品側に大きく伝わることを抑制し、接続電極側よりも外部電極側に伝わりやすくすることで、電子部品搭載用基板の歪みを抑制することができ、電子部品の剥がれや電子部品の破損を低減することができる。
本発明の他の態様による電子装置は、上記構成の電子部品搭載用基板と、電子部品搭載用基板に搭載された電子部品とを有していることによって、電気的信頼性に関して向上されている。
本発明の他の態様による電子モジュールは、上記構成の電子装置と、電子装置が接続されたモジュール用基板とを有していることによって、長期信頼性に優れたものとすることができる。
（ａ）は、本発明の第１の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は、図１の電子装置における電子部品搭載用基板を示す上面図であり、（ｂ）は（ａ）のＡ部における要部拡大上面図である。 （ａ）は、図１（ａ）に示された電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は図１（ａ）のＢ−Ｂ線における縦断面図である。 図１における電子装置を用いたモジュール用基板に実装した電子モジュールを示す縦断面図である。 （ａ）は、本発明の第２の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図５の電子装置における電子部品搭載用基板を示す上面図である。 （ａ）は、図５（ａ）に示された電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は図５（ａ）のＢ−Ｂ線における縦断面図である。 （ａ）は、本発明の第３の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図８の電子装置における電子部品搭載用基板を示す上面図である。 （ａ）は、本発明の第４の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図10（ａ）に示された電子装置のＡ−Ａ線における縦断面図である。
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の実施形態）
本発明の第１の実施形態における電子装置は、図１〜図４に示された例のように、電子部品搭載用基板１と、電子部品搭載用基板１の主面に設けられた電子部品２とを含んでいる。電子装置は、図４に示された例のように、例えば電子モジュールを構成するモジュール用基板５上の接続パッド51に接合材６を用いて接続される。
本実施形態における電子部品搭載用基板１は、基板11と、基板11の主面に電子部品２を搭載する、第１のスリット12ａを挟むように設けられた搭載電極12と、平面視で搭載電極12を取り囲み、第２のスリット13ａを有するように設けられたプレーン電極13と、搭載電極12とプレーン電極13とを接続する接続電極14と、主面と相対する他の主面に設けられた外部電極15とを有している。基板11の内部には、ビア導体16が設けられている。平面透視において、接続電極14と外部電極15とが重なり、外部電極15の外縁が接続電極14を取り囲むように設けられている。図１〜図３において、電子装置は仮想のｘｙｚ空間におけるｘｙ平面に実装されている。図１〜図３において、上方向とは、仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に電子部品搭載用基板１等が使用される際の上下を限定するものではない。
図１（ａ）および図２に示す例において、ビア導体16が、平面透視において、プレーン電極13と重なる領域を破線にて示している。また、図１（ｂ）に示す例において、接続電極14およびビア導体16が、平面透視において、外部電極15と重なる領域を破線にて示している。
基板11は、主面（図１〜図３では上面）および他の主面（図１〜図３では下面）を有している。基板11は、平面視において、主面および他の主面のそれぞれに対して二組の対向する辺（４辺）を有した矩形の板状の形状を有している。基板11は、電子部品２を支持するための支持体として機能し、基板11の一方主面に設けられた搭載電極12上に電子部品２が半田バンプ等の接続部材３を介して接着され固定される。
基板11は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。基板11は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム（Ａｌ２Ｏ３），酸化珪素（ＳｉＯ２），酸化マグネシウム（ＭｇＯ），酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを必要に応じて複数枚積層して生成形体を形成し、この生成形体を高温（約1600℃）で焼成することによって複数の絶縁層からなる基板11が製作される。
搭載電極12、プレーン電極13、接続電極14、外部電極15、ビア導体16は、搭載電極12に搭載された電子部品２とモジュール用基板５とを電気的に接続するためのものである。また、搭載電極12は、電子部品搭載用基板１と電子部品２とを接合するためのものである。外部電極15は、電子部品搭載用基板１とモジュール用基板５とを接合するためのものである。
搭載電極12、プレーン電極13、接続電極14は、基板11の主面に設けられている。搭載電極12は、第１のスリット12ａを挟むように基板11の主面に設けられており、一対の電極として形成されている。第１のスリット12ａの幅Ｗ１は、0.02ｍｍ〜0.2ｍｍ程度に設けら
れている。プレーン電極13は、平面視で搭載電極12を取り囲むように基板11の主面に設けられている。プレーン電極13は、第２のスリット13ａを有するように設けられており、一対の電極として形成されている。第２のスリット13ａの幅Ｗ２は、0.02ｍｍ〜0.2ｍｍ程
度に設けられている。接続電極14は、搭載電極12とプレーン電極13との間に設けられており、搭載電極12とプレーン電極13とを接続するようにそれぞれ設けられている。それぞれの搭載電極12とプレーン電極13とを接続するそれぞれの接続部14は、図１および２に示す例において、電子部品２の搭載部を挟んで対向して設けられている。第１のスリット12ａおよび第２のスリット13ａは、図１および図２に示す例において、直線状に設けられている。
外部電極15は、基板11の主面に相対する基板11の他の主面に設けられている。外部電極15は、図１（ｂ）に示す例のように、平面透視において、接続電極14と重なっており、外部電極15の外縁が接続電極14を取り囲むように設けられている。外部電極15は、平面透視において、例えば、接続電極14の全領域と重なるように設けられている。また、外部電極15は、平面透視において、搭載電極12の一部およびプレーン電極13の一部とも重なるように配置されている。
ビア導体16は、基板11の内部、すなわち基板11の厚み方向に設けられている。ビア導体16は、基板11の主面に設けられたプレーン電極13と基板11の他の主面に設けられた外部電
極15とを接続している。図１〜図３に示す例において、プレーン電極13と外部電極15とを３つのビア導体16により接続している。
搭載電極12、プレーン電極13、接続電極14、外部電極15、ビア導体16の材料は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等を主成分とする金属粉末メタライズである。搭載電極12、プレーン電極13、接続電極14、外部電極15は、例えば基板11用のセラミックグリーンシートに搭載電極12、プレーン電極13、接続電極14、外部電極15用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布し、基板11用のセラミックグリーンシートとともに焼成することによって形成される。また、ビア導体16は、例えば、基板11用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によってビア導体16用の貫通孔を形成し、この貫通孔にビア導体16用のメタライズペーストをスクリーン印刷法等の印刷手段によって充填しておき、基板11用のセラミックグリーンシートとともに焼成することによって形成される。上述のメタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、メタライズペーストは、基板11との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。
搭載電極12、プレーン電極13、接続電極14、外部電極15の基板11から露出した表面には、ニッケル，金等の耐蝕性に優れる金属めっき層が被着される。搭載電極12、プレーン電極13、接続電極14、外部電極15が腐食することを低減できるとともに、搭載電極12と電子部品２との接合、搭載電極12と接続部材３との接続、またはモジュール用基板５と外部電極15とを強固に接合することができる。例えば、搭載電極12、プレーン電極13、接続電極14、外部電極15の基板11から露出した表面には、厚さ１〜10μｍ程度のニッケルめっき層と厚さ0.1〜３μｍ程度の金めっき層とが順次被着される。
また、めっき層は、ニッケルめっき層／金めっき層に限られるものではなく、ニッケルめっき層／金めっき層／銀めっき層、あるいはニッケルめっき層／パラジウムめっき層／金めっき層等を含むその他の金属めっき層であっても構わない。
また、電子部品２が搭載される搭載電極12上では、例えば上述のニッケルめっき層と金めっき層の下地層に、例えば、厚さ10〜80μｍ程度の銅めっき層を金属めっき層として被着させておくことにより、電子部品２の熱を銅めっき層を介して電子部品搭載用基板１側に良好に放熱させやすくしてもよい。
また、外部電極15上では、例えば上述のニッケルめっき層と金めっき層の下地層に、例えば、厚さ10〜80μｍ程度の銅めっき層を金属めっき層として被着させておくことにより、電子部品搭載用基板１の熱を銅めっき層を介してモジュール用基板５側に良好に放熱させやすくしてもよい。
電子部品搭載用基板１の一方主面に設けられた搭載電極12上に、電子部品２が搭載されることによって電子装置を作製できる。電子部品搭載用基板１に搭載される電子部品２は、ＩＣチップやＬＳＩチップ等の半導体素子，発光素子，水晶振動子や圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品２がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプや金バンプまたは導電性樹脂（異方性導電樹脂等）等の接続部材３を介して、半導体素子の電極と搭載電極12とが電気的および機械的に接続されることによって電子部品搭載用基板１に搭載される。また、例えば、電子部品２がワイヤボンディング型の半導体素子である場合には、半導体素子は、低融点ろう材または導電性樹脂等の接合部材によって、電子部品２を搭載する一方の搭載電極12上に固定された後、ボンディングワイヤ等の接続部材３を介して半導体素子の電極と他方の搭載
電極12とが電気的に接続されることによって電子部品搭載用基板１に搭載される。また、電子部品搭載用基板１には、複数の電子部品２を搭載しても良いし、必要に応じて、抵抗素子や容量素子、ツェナーダイオード等の他の電子部品を搭載しても良い。また、電子部品２は必要に応じて、樹脂やガラス等からなる封止材４、樹脂やガラス、セラミックス、金属等からなる蓋体等により封止される。
本実施形態の電子装置が、図４に示された例のように、モジュール用基板５の接続パッド51に半田等の接合材６を介して接続されて、電子モジュールとなる。
本実施形態の電子部品搭載用基板１によれば、基板11と、基板11の主面に電子部品２を搭載する、第１のスリット12ａを挟むように設けられた搭載電極12と、平面視で搭載電極12を取り囲み、第２のスリット13ａを有するように設けられたプレーン電極13と、搭載電極12とプレーン電極13とを接続する接続電極14と、主面と相対する他の主面に設けられた外部電極15とを有しており、平面透視において、接続電極14と外部電極15とが重なり、外部電極15の外縁が接続電極14を取り囲むように設けられていることにより、例えばプレーン電極13と外部電極15とをビア導体16を介して接続する場合に、ビア導体16の熱が接続電極14を介して電子部品２側に大きく伝わることを抑制し、接続電極14側よりも外部電極15側に伝わりやすくすることで、電子部品搭載用基板１の歪みを抑制することができ、電子部品２の剥がれや電子部品２の破損を低減することができる。
また、搭載電極12とプレーン電極13との間に第３のスリット14ａを有しており、第３のスリット14ａが接続電極14を挟むように設けられていると、搭載電極12とプレーン電極13との伝熱経路を小さくすることができ、例えばプレーン電極13と外部電極15とをビア導体16を介して接続する場合に、ビア導体16の熱が接続電極14を介して電子部品２側に大きく伝わることを効果的に抑制することができ、電子部品２の剥がれや電子部品２の破損を低減することができる。
接続電極14は、図２に示す例のように、２つの第３のスリット14ａにより挟まれている。第３のスリット14ａの幅Ｗ３は、第１のスリット12ａおよび第２のスリット13ａと同様に、0.02ｍｍ〜0.2ｍｍ程度に設けられている。
本実施形態の電子装置によれば、上記構成の電子部品搭載用基板１と、電子部品搭載用基板１に搭載された電子部品２とを有していることによって、電気的信頼性に関して向上されている。
本実施形態の電子モジュールによれば、上記構成の電子装置と、電子装置が接続されたモジュール用基板５とを有していることから、長期信頼性に優れたものとすることができる。
本実施形態における電子部品搭載用基板１は、薄型で高出力の電子装置において好適に使用することができ、電子部品搭載用基板１における信頼性を向上することができる。例えば、電子部品２として、発光素子を搭載する場合、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
（第２の実施形態）
次に、本発明の第２の実施形態による電子装置について、図５〜図７を参照しつつ説明する。
本発明の第２の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、搭載部の中央部と接続電極14とを結ぶ仮想直線Ｎおよび第２のスリット13ａか
ら離れた位置に配置されている点である。
図５（ａ）および図６に示す例において、ビア導体16が、平面透視において、プレーン電極13と重なる領域を破線にて示している。また、図５（ｂ）に示す例において、接続電極14およびビア導体16が、平面透視において、外部電極15と重なる領域を破線にて示している。
搭載部の中央部とは、電子部品２が搭載される領域の中心である。第２の実施形態における電子部品搭載用基板１においては、図５および図７に示す例のように、電子部品２が基板11の中央部に搭載されることから、搭載部の中央部とは、基板11の中心となる。それぞれの搭載電極12とプレーン電極13とを接続するそれぞれの接続部14は、図５および６に示す例において、電子部品２の搭載部を挟んで対向して設けられており、仮想直線Ｎは、対向して設けられた接続部14とを結ぶように位置している。
本発明の第２の実施形態の電子部品搭載用基板１によれば、第１の実施形態と同様に、例えばプレーン電極13と外部電極15とをビア導体16を介して接続する場合に、ビア導体16の熱が接続電極14を介して電子部品２側に大きく伝わることを抑制し、接続電極14側よりも外部電極15側に伝わりやすくすることで、電子部品搭載用基板１の歪みを抑制することができ、電子部品２の剥がれや電子部品２の破損を低減することができる。
また、プレーン電極13と外部電極15とを接続するビア導体16を有しており、ビア導体16は、平面透視でプレーン電極13および外部電極15と重なっており、電子部品２を搭載する搭載部の中央部と接続電極14とを結ぶ仮想直線Ｎから離れた位置に配置されていることから、搭載電極12とプレーン電極13との伝熱経路である接続電極14からより離れたものとなり、ビア導体16の熱が接続電極14を介して電子部品２側に大きく伝わることを効果的に抑制することができ、電子部品２の剥がれや電子部品２の破損を低減することができる。
また、複数のビア導体16が、図５〜図７に示す例のように、電子部品２の搭載部を挟んで点対称に配置、すなわち、基板11の一方の側面側に偏って配置されないようにしておくと、ビア導体16の熱が基板11の一方側に偏ることを抑制し、電子部品搭載用基板１の歪みを抑制することができ、電子部品２の剥がれや電子部品２の破損を低減することができる。ビア導体16は、平面透視において、図５〜図７に示す例において、第１の実施形態の電子部品搭載用基板１と同様に、基板11の左側および右側にそれぞれ３つのビア導体16が設けられている。第２の実施形態の電子部品搭載用基板１は、基板11の左側において、仮想直線Ｎより上側に２つのビア導体16、仮想直線Ｎより下側に１つのビア導体16が設けられている。また、基板11の右側において、仮想直線Ｎより上側に１つのビア導体16、仮想直線Ｎより下側に２つのビア導体16が設けられている。電子部品搭載用基板１を平面視にて４分割した際、対角に向かい合う領域に配置されるビア導体16の数が同様になるように、ビア導体16を配置している。
第２の実施形態における電子部品搭載用基板１は、薄型で高出力の電子装置において好適に使用することができ、電子部品搭載用基板１における信頼性を向上することができる。例えば、電子部品２として、発光素子を搭載する場合、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
第２の実施形態の電子部品搭載用基板１は、上述の第１の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
（第３の実施形態）
次に、本発明の第３の実施形態による電子装置について、図８および図９を参照しつつ
説明する。
本発明の第３の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、１つの搭載電極12と１つのプレーン電極13とを接続する接続電極14が複数設けられている点である。図８に示す例において、１つの搭載電極12と１つのプレーン電極13との間に、３つの接続電極14を設けている。
図８（ａ）および図９に示す例において、ビア導体16が、平面透視において、プレーン電極13と重なる領域を破線にて示している。また、図８（ｂ）に示す例において、接続電極14およびビア導体16が、平面透視において、外部電極15と重なる領域を破線にて示している。
本発明の第３の実施形態の電子部品搭載用基板１によれば、第１の実施形態と同様に、ビア導体16の熱が接続電極14を介して電子部品２側に大きく伝わることを抑制し、接続電極14側よりも外部電極15側に伝わりやすくすることで、電子部品搭載用基板１の歪みを抑制することができ、電子部品２の剥がれや電子部品２の破損を低減することができる。
なお、電子部品２を搭載する搭載部の中央部とそれぞれの接続電極14とを結ぶ仮想直線Ｎから離れた位置に配置されていると、搭載電極12とプレーン電極13との伝熱経路である接続電極14からより離れたものとなり、ビア導体16の熱が接続電極14を介して電子部品２側に大きく伝わることを効果的に抑制することができ、電子部品２の剥がれや電子部品２の破損を低減することができる。
第３の実施形態における電子部品搭載用基板１は、薄型で高出力の電子装置において好適に使用することができ、電子部品搭載用基板１における信頼性を向上することができる。例えば、電子部品２として、発光素子を搭載する場合、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
第３の実施形態の電子部品搭載用基板１は、上述の第１の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
（第４の実施形態）
次に、本発明の第４の実施形態による電子装置について、図10および図11を参照しつつ説明する。
本発明の第４の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、基板11が複数の絶縁層11ａより形成されている点である。基板11は、図11に示す例において、２層の絶縁層11ａにより形成されている。
図10（ａ）に示す例において、ビア導体16が、平面透視において、プレーン電極13と重なる領域を破線にて示している。また、図10（ｂ）に示す例において、接続電極14およびビア導体16が、平面透視において、外部電極15と重なる領域を破線にて示している。
本発明の第４の実施形態の電子部品搭載用基板１によれば、第１の実施形態と同様に、ビア導体16の熱が接続電極14を介して電子部品２側に大きく伝わることを抑制し、接続電極14側よりも外部電極15側に伝わりやすくすることで、電子部品搭載用基板１の歪みを抑制することができ、電子部品２の剥がれや電子部品２の破損を低減することができる。
また、図10および図11の例に示すように、基板11の主面側に設けられたビア導体16と基板11の他の主面側に設けられたビア導体16との位置が平面視でずれていても構わない。基
板11の主面側に設けられたビア導体16と基板11の他の主面側に設けられたビア導体16とは、搭載電極12、プレーン電極13、接続電極14と同様の材料または製造方法により製作され、基板11の内部に設けられた配線により電気的に接続される。この場合、他の主面側のビア導体16が、主面側のビア導体16よりも基板11の外周側、すなわち、平面透視にて、搭載電極12から遠い領域に位置していると、基板11の中央側に熱が集中することを抑制し、電子部品搭載用基板１の歪みを抑制することができ、電子部品２の剥がれや電子部品２の破損を低減することができる。
第４の実施形態における電子部品搭載用基板１は、薄型で高出力の電子装置において好適に使用することができ、電子部品搭載用基板１における信頼性を向上することができる。例えば、電子部品２として、発光素子を搭載する場合、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
第４の実施形態の電子部品搭載用基板１は、上述の第１の実施形態の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、基板11の角部に、面取り部あるいは円弧状の切欠き部が基板11の厚み方向に形成された電子部品搭載用基板１であっても構わない。
搭載電極12、プレーン電極13、接続電極14、外部電極15は、上述の実施形態では、コファイア法を用いて形成しているが、従来周知のポストファイア法あるいは薄膜法等を用いて形成した金属層であっても構わない。この場合、位置精度に優れた電子部品搭載用基板１および電子装置とすることができる。
また、第１〜第４の実施形態の電子部品等作用基板１において、平面視にて、３つのビア導体16により、１つの搭載電極12と１つの外部電極15とを接続しているが、４つ以上のビア導体16により、１つの搭載電極12と１つの外部電極15とを接続していても構わない。
また、上述の例では、基板11は、１層または２層の絶縁層により形成しているが、３層以上の絶縁層によって形成していても構わない。
また、第１〜第４の実施形態の電子部品搭載用基板１の形態を組み合わせても構わない。例えば、第４の実施形態の電子部品搭載用基板１において、１つの搭載電極12と１つのプレーン電極13との間に、複数の接続電極14を設けても構わない。
１・・・・電子部品搭載用基板
11・・・・基板
12・・・・搭載電極
12ａ・・・第１のスリット
13・・・・プレーン電極
13ａ・・・第２のスリット
14・・・・接続電極
14ａ・・・第３のスリット
15・・・・外部電極
16・・・・ビア導体
２・・・・電子部品
３・・・・接続部材
４・・・・封止材
５・・・・モジュール用基板
51・・・・接続パッド
６・・・・接合材

Claims (5)

  1. 基板と、
    該基板の主面に電子部品を搭載する、第１のスリットを挟むように設けられた搭載電極と、
    平面視で前記搭載電極を取り囲み、第２のスリットを有するように設けられたプレーン電極と、
    前記搭載電極と前記プレーン電極とを接続する接続電極と、
    前記主面と相対する他の主面に設けられた外部電極とを有しており、
    平面透視において、前記接続電極と前記外部電極とが重なり、前記外部電極の外縁が前記接続電極を取り囲むように設けられていることを特徴とする電子部品搭載用基板。
  2. 前記搭載電極と前記プレーン電極との間に第３のスリットを有しており、
    該第３のスリットが前記接続電極を挟むように設けられていることを特徴とする請求項１に記載の電子部品搭載用基板。
  3. 前記プレーン電極と前記外部電極とを接続するビア導体を有しており、
    該ビア導体は、平面透視で前記プレーン電極および前記外部電極と重なっており、電子部品を搭載する搭載部の中央部と前記接続電極とを結ぶ仮想直線から離れた位置に配置されていることを特徴とする請求項１または請求項２に記載の電子部品搭載用基板。
  4. 請求項１乃至請求項３のいずれかに記載の電子部品搭載用基板と、
    該電子部品搭載用基板に搭載された電子部品とを有していることを特徴とする電子装置。
  5. 請求項４に記載の電子装置と、
    該電子装置が接続されたモジュール用基板とを有することを特徴とする電子モジュール。
JP2016209705A 2016-10-26 2016-10-26 電子部品搭載用基板、電子装置および電子モジュール Active JP6791719B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016209705A JP6791719B2 (ja) 2016-10-26 2016-10-26 電子部品搭載用基板、電子装置および電子モジュール
CN201710699457.XA CN107993985B (zh) 2016-10-26 2017-08-15 电子部件搭载用基板、电子装置以及电子模块
US15/689,313 US10334740B2 (en) 2016-10-26 2017-08-29 Electronic-component mount substrate, electronic device, and electronic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016209705A JP6791719B2 (ja) 2016-10-26 2016-10-26 電子部品搭載用基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JP2018073905A true JP2018073905A (ja) 2018-05-10
JP6791719B2 JP6791719B2 (ja) 2020-11-25

Family

ID=61970233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016209705A Active JP6791719B2 (ja) 2016-10-26 2016-10-26 電子部品搭載用基板、電子装置および電子モジュール

Country Status (3)

Country Link
US (1) US10334740B2 (ja)
JP (1) JP6791719B2 (ja)
CN (1) CN107993985B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020137152A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 配線基板、電子装置および電子モジュール
WO2020175541A1 (ja) * 2019-02-27 2020-09-03 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2022534092A (ja) * 2019-05-24 2022-07-27 啓耀光電股▲分▼有限公司 電子装置及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3637963B1 (en) * 2018-10-12 2024-02-07 AT&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier structures connected by cooperating magnet structures
JP7449768B2 (ja) * 2020-04-23 2024-03-14 新光電気工業株式会社 セラミックス基板及びその製造方法、静電チャック、基板固定装置、半導体装置用パッケージ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086630A (ja) * 2012-10-25 2014-05-12 Kyocera Corp 発光素子搭載用部品および発光装置
JP2015122487A (ja) * 2013-11-19 2015-07-02 デクセリアルズ株式会社 発光装置、発光装置製造方法
JP2015185820A (ja) * 2014-03-26 2015-10-22 京セラ株式会社 配線基板および電子装置
JP2017118081A (ja) * 2015-12-26 2017-06-29 日亜化学工業株式会社 発光装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206601A (ja) * 1992-01-28 1993-08-13 Fujitsu Isotec Ltd プリント基板及びそのアース方法
US5453580A (en) * 1993-11-23 1995-09-26 E-Systems, Inc. Vibration sensitive isolation for printed circuit boards
WO2008046188A1 (en) * 2006-10-10 2008-04-24 Tir Technology Lp Circuit board with regional flexibility

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086630A (ja) * 2012-10-25 2014-05-12 Kyocera Corp 発光素子搭載用部品および発光装置
JP2015122487A (ja) * 2013-11-19 2015-07-02 デクセリアルズ株式会社 発光装置、発光装置製造方法
JP2015185820A (ja) * 2014-03-26 2015-10-22 京セラ株式会社 配線基板および電子装置
JP2017118081A (ja) * 2015-12-26 2017-06-29 日亜化学工業株式会社 発光装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020137152A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 配線基板、電子装置および電子モジュール
JPWO2020137152A1 (ja) * 2018-12-26 2021-10-21 京セラ株式会社 配線基板、電子装置および電子モジュール
JP7136926B2 (ja) 2018-12-26 2022-09-13 京セラ株式会社 配線基板、電子装置および電子モジュール
US11742278B2 (en) 2018-12-26 2023-08-29 Kyocera Corporation Wiring substrate, electronic device, and electronic module
WO2020175541A1 (ja) * 2019-02-27 2020-09-03 京セラ株式会社 配線基板、電子装置および電子モジュール
JPWO2020175541A1 (ja) * 2019-02-27 2021-12-23 京セラ株式会社 配線基板、電子装置および電子モジュール
US11784117B2 (en) 2019-02-27 2023-10-10 Kyocera Corporation Wiring board, electronic device, and electronic module
JP7425037B2 (ja) 2019-02-27 2024-01-30 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2022534092A (ja) * 2019-05-24 2022-07-27 啓耀光電股▲分▼有限公司 電子装置及びその製造方法

Also Published As

Publication number Publication date
JP6791719B2 (ja) 2020-11-25
US10334740B2 (en) 2019-06-25
US20180116055A1 (en) 2018-04-26
CN107993985A (zh) 2018-05-04
CN107993985B (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
CN107993985B (zh) 电子部件搭载用基板、电子装置以及电子模块
JP6748302B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6431191B2 (ja) 配線基板、電子装置および電子モジュール
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6408423B2 (ja) パッケージおよび電子装置
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
JP2021184481A (ja) 電子モジュール
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP6595580B2 (ja) 配線基板、電子装置および電子モジュール
WO2018155559A1 (ja) 配線基板、電子装置および電子モジュール
WO2018155434A1 (ja) 配線基板、電子装置および電子モジュール
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6687435B2 (ja) 配線基板、電子装置および電子モジュール
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201105

R150 Certificate of patent or registration of utility model

Ref document number: 6791719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150