JP2015122487A - 発光装置、発光装置製造方法 - Google Patents
発光装置、発光装置製造方法 Download PDFInfo
- Publication number
- JP2015122487A JP2015122487A JP2014233919A JP2014233919A JP2015122487A JP 2015122487 A JP2015122487 A JP 2015122487A JP 2014233919 A JP2014233919 A JP 2014233919A JP 2014233919 A JP2014233919 A JP 2014233919A JP 2015122487 A JP2015122487 A JP 2015122487A
- Authority
- JP
- Japan
- Prior art keywords
- type side
- electrode
- light emitting
- substrate electrode
- side substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 311
- 239000000853 adhesive Substances 0.000 claims abstract description 89
- 230000001070 adhesive effect Effects 0.000 claims abstract description 89
- 239000002245 particle Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 description 34
- 238000003825 pressing Methods 0.000 description 16
- 238000000605 extraction Methods 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 230000004907 flux Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000009194 climbing Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
【課題】異方性導電接着ペースト６０が発光素子１０の側面に付着しないようにする。【解決手段】ｐ型側基板電極３１ａとｎ型側基板電極３１ｂの外周を、素子本体１４の面のうち、ｐ型側素子電極１１ａとｎ型側素子電極１１ｂとが形成された面の外周よりもはみ出ないようにして、発光素子１０を搭載基板２０に搭載する。ｐ型側基板電極３１ａの周囲とｎ型側基板電極３１ｂの周囲には、基板本体２１の表面が露出された低床部分３９が設けられており、発光素子１０とｐ型側基板電極３１ａやｎ型側基板電極３１ｂとの間から押し出された異方性導電接着ペースト６０は、低床部分３９の底面に落下し、発光素子１０の側面に付着しないようになっており、発光素子１０の側面から放出された発光光が、側面に付着した異方性導電接着ペーストによって遮蔽されないようになっている。【選択図】図１Ｂ
Description
本発明は、発光ダイオード（ＬＥＤ）チップ等の発光素子が、異方性導電接着ペーストで搭載基板にフリップチップ実装された発光装置とその製造方法に関する。
ＬＥＤチップをその裏面側から基板に光硬化型のダイボンド剤で固定し、その表面に設けられたｎ型側素子電極及びｐ型側素子電極を、基板のｎ型側電極パターン及びｐ型側電極パターンにそれぞれ金ワイヤーボンディング工法で接続した発光装置が従来より実用化されている。
しかし、このような金ワイヤーボンディング工法で実装した発光装置の場合、発光層の出射側に位置している金ワイヤーによる光散乱や、ＬＥＤチップの裏面側に配置されたダイボンド剤やｐ型側素子電極と発光層との間に設けられた光透過性電極による光吸収のために、光取り出し効率が低下するという問題があった。
しかし、このような金ワイヤーボンディング工法で実装した発光装置の場合、発光層の出射側に位置している金ワイヤーによる光散乱や、ＬＥＤチップの裏面側に配置されたダイボンド剤やｐ型側素子電極と発光層との間に設けられた光透過性電極による光吸収のために、光取り出し効率が低下するという問題があった。
また、発光層で発生した熱は、発光層がＬＥＤチップの表面近傍に形成されているため、ＬＥＤチップの裏面側から基板に効率良く放熱されず、電流密度を上昇させることが困難になるという問題があった。
この問題を解決するために、ＬＥＤチップの素子電極と搭載基板の基板電極とを異方性導電接着ペーストを介してフリップチップ工法で実装することが提案されている（特許文献１）。
この問題を解決するために、ＬＥＤチップの素子電極と搭載基板の基板電極とを異方性導電接着ペーストを介してフリップチップ工法で実装することが提案されている（特許文献１）。
フリップチップ工法によれば、金ワイヤーの使用は不要であり、しかも発光層とｐ型側素子電極との間に形成する電極として光反射性電極を適用できるので、光取り出し効率を低減させないようにすることができる。また、ＬＥＤチップの表面近傍の発光層を搭載基板に近接させることができるので、発光層で発生した熱を効率良く基板に放熱することができる。
図４Ａ〜図４Ｄには、そのような従来技術の発光装置１００が示されている。
図４Ｂは、図４ＡのＡ−Ａ線截断断面図であり、図４Ｃは、Ｂ−Ｂ線截断断面図である。
図４Ｂは、図４ＡのＡ−Ａ線截断断面図であり、図４Ｃは、Ｂ−Ｂ線截断断面図である。
この発光装置１００の製造工程を説明すると、まず、発光素子(ＬＥＤチップ)４００と搭載基板１５０との間に異方性導電接着ペースト１６０を配置し、発光素子４００を搭載基板１５０に対して押圧し、異方性導電接着ペースト１６０を発光素子４００と搭載基板１５０との間から押し出して発光素子４００と搭載基板１５０との間の距離を短くさせる。
更に押圧すると、発光素子４００のｐ型側素子電極１１１ａと搭載基板１５０のｐ型側基板電極１５１ａとの間と、発光素子４００のｎ型側素子電極１１１ｂと搭載基板１５０のｎ型側基板電極１５１ｂとの間とに、異方性導電接着ペースト１６０に含有された導電粒子１６１が挟まれ、ｐ型側素子電極１１１ａとｐ型側基板電極１５１ａとの間と、ｎ型側素子電極１１１ｂとｎ型側基板電極１５１ｂとの間とは、導電粒子１６１によって、それぞれ電気的に接続される。
その状態で、加熱等によって異方性導電接着ペースト１６０を硬化させると、図４Ａ〜Ｃに示した発光装置１００が得られる。このように発光素子４００を機械的、電気的に搭載基板に実装する技術は、フリップチップ実装と呼ばれている。
ｐ型側基板電極１５１ａとｎ型側基板電極１５１ｂとは、搭載基板１５０を貫通する接続プラグ１５５，１５６によって、裏面側の配線１５３，１５４にそれぞれ電気的に接続されており、搭載基板１５０に設けられた電源回路１５８が配線１５３，１５４に電圧を印加すると、ｐ型側素子電極１１１ａとｎ型側素子電極１１１ｂとの間に電圧が印加され、発光素子４００の内部のｐｎ接合に電流が流れてｐｎ接合の部分が発光する。
発光によって生成された発光光は、発光素子４００のうち、搭載基板１５０と対面する面と、搭載基板１５０とは反対側の面と、側面とに向かう。
搭載基板１５０とは反対側の面に向かった発光光は、発光装置１００の外部に放出される。
搭載基板１５０とは反対側の面に向かった発光光は、発光装置１００の外部に放出される。
ｐ型側基板電極１５１ａとｎ型側基板電極１５１ｂとは、発光光を反射させる機能を有しており、ｐ型側基板電極１５１ａとｎ型側基板電極１５１ｂとは、大面積に形成され、搭載基板１５０と対面する面から放出された発光光は、ｐ型側基板電極１５１ａ又はｎ型側基板電極１５１ｂに照射されると反射され、逆進して発光素子４００を透過して、発光素子４００の面のうち、搭載基板１５０とは反対側の面から放出される。
従って、ｐ型側基板電極１５１ａとｎ型側基板電極１５１ｂとにより、ＬＥＤチップの底面から出射される光は上方に反射されて外部に放出されるので、光取り出し効率が向上する。
従って、ｐ型側基板電極１５１ａとｎ型側基板電極１５１ｂとにより、ＬＥＤチップの底面から出射される光は上方に反射されて外部に放出されるので、光取り出し効率が向上する。
フリップ実装によって発光装置を得る場合には、ｎ型側素子電極１１１ｂとｐ型側素子電極１１１ａにはバンプが形成されている場合もあるが、近年では製造コストの低減等を目的にＬＥＤチップにはバンプを設けないことも多い。
上述したように、発光素子４００を搭載基板１５０に押圧して、発光素子４００と搭載基板１５０との間の距離を短縮させる際に、異方性導電接着ペースト１６０が発光素子４００と搭載基板１５０とによって押圧され、発光素子４００と搭載基板１５０との間から押し出されると、異方性導電接着ペースト１６０のうち、発光素子４００の外周よりも外側にはみ出した部分は盛り上がってしまい、発光素子４００の側面に接触した状態で硬化されてしまう。図４Ｂ、図４Ｃはそのように硬化された状態を示している。
ここで、異方性導電接着ペースト１６０が含有する導電粒子１６１は、ＬＥＤチップの発光光を散乱又は吸収する性質を有しており、従って、発光素子４００と搭載基板１５０との間から押し出された異方性導電接着ペースト１６０が発光素子４００の側面を覆ってしまうと、発光素子４００の側面からの光の放出はなくなり、光取り出し効率が低下するという問題があった。
特に、この問題は、スペーサー的機能を有するバンプを使用しないバンプレスＬＥＤチップを適用した場合、発光素子４００と搭載基板１５０とのギャップがより狭くなることから顕著となっていた。
特に、この問題は、スペーサー的機能を有するバンプを使用しないバンプレスＬＥＤチップを適用した場合、発光素子４００と搭載基板１５０とのギャップがより狭くなることから顕著となっていた。
本発明の目的は、従来技術の問題点を解決しようとするものであり、発光素子が、基板上に形成された導体パターンに異方性導電接着ペーストを用いてフリップチップ実装された発光装置において、ＬＥＤチップと基板との間から異方性導電接着ペーストがはみ出しても、ＬＥＤチップの側面を這い上がって覆うようなことがないようにすることである。
本発明の発明者等は、基板と発光素子とを押圧し、異方性導電接着ペーストが基板と発光素子の間から押し出される際に、異方性導電接着ペーストが発光素子の底面よりも上に盛り上がらないようにするためには、押し出された異方性導電接着ペーストを発光素子の周縁から平面方向の外側の領域に保持できるようにすることで可能になり、そのためにはＬＥＤチップの周囲の導体パターンを取り去って、ＬＥＤチップの周辺に、導体パターンの厚さ分だけ導体パターン表面よりも低く、基板本体の表面が露出する低床部を形成すればよいことを見出し、本発明を完成させた。
即ち、本発明は、素子本体と、前記素子本体の同じ面に設けられたｐ型側素子電極とｎ型側素子電極とを有する発光素子と、基板本体と、前記基板本体の同じ面に設けられたｐ型側基板電極とｎ型側基板電極とを有する搭載基板と、前記発光素子と前記搭載基板との間に配置され、前記発光素子を前記搭載基板に固定する硬化された異方性導電接着ペーストと、を有し、前記ｐ型側素子電極と前記ｐ型側基板電極との間と、前記ｎ型側素子電極と前記ｎ型側基板電極との間とが前記異方性導電接着ペーストに含有される導電粒子によって、それぞれ電気的に接続され、前記ｐ型側基板電極と前記ｎ型側基板電極との間に電圧が印加されて前記発光素子が発光するように構成された発光装置であって、前記ｐ型側基板電極の表面と前記ｎ型側基板電極の表面とは、前記基板本体の表面よりも高い場所に配置され、前記ｐ型側基板電極と前記ｎ型側基板電極とは、同じ発光素子の前記ｐ型側素子電極と前記ｎ型側素子電極とが設けられた前記面の外周からはみ出ないように配置された発光装置である。
本発明は、前記基板本体の前記ｐ型側基板電極と前記ｎ型側基板電極とが設けられた面には、前記ｐ型側基板電極よりも幅が狭い細長形状にされ、一端が前記ｐ型側基板電極に接続されたｐ型側接続配線と、前記ｎ型側基板電極よりも幅が狭い細長形状にされ、一端が前記ｎ型側基板電極に接続されたｎ型側接続配線とが設けられた前記発光装置である。
本発明は、前記発光素子は、発光ダイオードチップである前記発光装置である。
本発明は、前記ｐ型側素子電極と、前記ｎ型側素子電極と、前記ｐ型側基板電極と、前記ｎ型側基板電極とは導電体の薄膜であり、前記ｐ型側素子電極と前記ｐ型側基板電極との両方に接触する前記導電粒子と、前記ｎ型側素子電極と前記ｎ型側基板電極との両方に接触する前記導電粒子とを有する前記発光装置である。
本発明は、素子本体と、前記素子本体の同じ面に設けられたｐ型側素子電極とｎ型側素子電極とを有する発光素子と、基板本体と、前記基板本体の同じ面に設けられたｐ型側基板電極とｎ型側基板電極とを有する搭載基板と、前記発光素子と前記搭載基板との間に配置され、前記発光素子を前記搭載基板に固定する硬化された異方性導電接着ペーストと、を有し、前記ｐ型側素子電極と前記ｐ型側基板電極との間と、前記ｎ型側素子電極と前記ｎ型側基板電極との間とが前記異方性導電接着ペーストに含有される導電粒子によって、それぞれ電気的に接続され、前記ｐ型側基板電極と前記ｎ型側基板電極との間に電圧が印加されて前記発光素子が発光するように構成された発光装置を製造する発光装置製造方法であって、前記ｐ型側基板電極の表面と前記ｎ型側基板電極の表面とは、前記基板本体の表面よりも高い場所に配置し、前記ｐ型側基板電極の平面形状の大きさと、前記ｎ型側基板電極の平面形状の大きさと、前記ｐ型側基板電極と前記ｎ型側基板電極との位置とを、前記ｐ型側基板電極と前記ｎ型側基板電極とが、前記素子本体の前記ｐ型側素子電極と前記ｎ型側素子電極とが形成された面の外周よりも外側にはみ出ないようにできるようにしておき、前記搭載基板に配置された前記異方性導電接着ペーストに前記発光素子を配置する際に、前記素子本体の前記ｐ型側素子電極と前記ｎ型側素子電極とが形成された面の外周の真下位置の外側に前記ｐ型側基板電極と前記ｎ型側基板電極とがはみ出ないようにしながら、前記発光素子を前記搭載基板に押圧し、前記発光素子と前記搭載基板との間から、前記異方性導電接着ペーストを押し出し、前記異方性導電接着ペーストを硬化させる発光装置製造方法である。
本発明は、前記ｐ型側基板電極には、前記ｐ型側基板電極よりも幅が狭い細長形状のｐ型側接続配線の一端を接続し、前記ｎ型側基板電極には、前記ｎ型側基板電極よりも幅が狭い細長形状のｎ型側接続配線の一端を接続した状態で、前記発光素子と前記搭載基板との間から前記異方性導電接着ペーストを押し出す前記発光装置製造方法である。
本発明は、前記基板本体の前記ｐ型側基板電極と前記ｎ型側基板電極とが設けられた面には、前記ｐ型側基板電極よりも幅が狭い細長形状にされ、一端が前記ｐ型側基板電極に接続されたｐ型側接続配線と、前記ｎ型側基板電極よりも幅が狭い細長形状にされ、一端が前記ｎ型側基板電極に接続されたｎ型側接続配線とが設けられた前記発光装置である。
本発明は、前記発光素子は、発光ダイオードチップである前記発光装置である。
本発明は、前記ｐ型側素子電極と、前記ｎ型側素子電極と、前記ｐ型側基板電極と、前記ｎ型側基板電極とは導電体の薄膜であり、前記ｐ型側素子電極と前記ｐ型側基板電極との両方に接触する前記導電粒子と、前記ｎ型側素子電極と前記ｎ型側基板電極との両方に接触する前記導電粒子とを有する前記発光装置である。
本発明は、素子本体と、前記素子本体の同じ面に設けられたｐ型側素子電極とｎ型側素子電極とを有する発光素子と、基板本体と、前記基板本体の同じ面に設けられたｐ型側基板電極とｎ型側基板電極とを有する搭載基板と、前記発光素子と前記搭載基板との間に配置され、前記発光素子を前記搭載基板に固定する硬化された異方性導電接着ペーストと、を有し、前記ｐ型側素子電極と前記ｐ型側基板電極との間と、前記ｎ型側素子電極と前記ｎ型側基板電極との間とが前記異方性導電接着ペーストに含有される導電粒子によって、それぞれ電気的に接続され、前記ｐ型側基板電極と前記ｎ型側基板電極との間に電圧が印加されて前記発光素子が発光するように構成された発光装置を製造する発光装置製造方法であって、前記ｐ型側基板電極の表面と前記ｎ型側基板電極の表面とは、前記基板本体の表面よりも高い場所に配置し、前記ｐ型側基板電極の平面形状の大きさと、前記ｎ型側基板電極の平面形状の大きさと、前記ｐ型側基板電極と前記ｎ型側基板電極との位置とを、前記ｐ型側基板電極と前記ｎ型側基板電極とが、前記素子本体の前記ｐ型側素子電極と前記ｎ型側素子電極とが形成された面の外周よりも外側にはみ出ないようにできるようにしておき、前記搭載基板に配置された前記異方性導電接着ペーストに前記発光素子を配置する際に、前記素子本体の前記ｐ型側素子電極と前記ｎ型側素子電極とが形成された面の外周の真下位置の外側に前記ｐ型側基板電極と前記ｎ型側基板電極とがはみ出ないようにしながら、前記発光素子を前記搭載基板に押圧し、前記発光素子と前記搭載基板との間から、前記異方性導電接着ペーストを押し出し、前記異方性導電接着ペーストを硬化させる発光装置製造方法である。
本発明は、前記ｐ型側基板電極には、前記ｐ型側基板電極よりも幅が狭い細長形状のｐ型側接続配線の一端を接続し、前記ｎ型側基板電極には、前記ｎ型側基板電極よりも幅が狭い細長形状のｎ型側接続配線の一端を接続した状態で、前記発光素子と前記搭載基板との間から前記異方性導電接着ペーストを押し出す前記発光装置製造方法である。
ｐ型側基板電極の周囲の領域と、ｎ型側基板電極の周囲の領域とは、ｐ型側接続配線とｎ型側接続配線とが接続された部分を除いて、導体パターンの表面よりも低い低床部にされている。この低床部は、発光素子の裏面から押し出された異方性導電接着ペーストが発光素子の側面を這い上がらないように、押し出された異方性導電接着ペーストを収容することができる領域である。
従って、基板と発光素子との間から押し出された異方性導電接着ペーストは、この低床部上に収容され、発光素子の側面を這い上がらないので、発光素子の側面から放出される発光光は、異方性導電接着ペーストによっては遮蔽されず、光取り出し効率の低下が防止され、その結果、発光装置から放出される光束量を増大させることができる。
以下、本発明の発光装置１を図面を参照しながら説明する。
＜発光装置＞
図１Ａの符号１は、本発明の第一例の発光装置であり、図１Ｂは図１ＡのＡ1−Ａ1線截断断面図であり、図１ＣはＢ1−Ｂ1線截断断面図であり、図１Ｅは、Ｃ1−Ｃ1線截断断面図である。
図１Ａの符号１は、本発明の第一例の発光装置であり、図１Ｂは図１ＡのＡ1−Ａ1線截断断面図であり、図１ＣはＢ1−Ｂ1線截断断面図であり、図１Ｅは、Ｃ1−Ｃ1線截断断面図である。
第一例の発光装置１は、搭載基板２０と、搭載基板２０の表面上に搭載された発光素子１０とを有している。
発光素子１０は、ここではＬＥＤ（Light Emitting Diode）チップから成る素子本体１４を有しており、素子本体１４の内部には、ｐ型の半導体領域とｎ型の半導体領域とが設けられている。
素子本体１４の同じ表面には、ｐ型の半導体領域に接続されたｐ型側素子電極１１ａとｎ型の半導体領域に接続されたｎ型側素子電極１１ｂとが互いに離間して設けられている。
発光素子１０は、ここではＬＥＤ（Light Emitting Diode）チップから成る素子本体１４を有しており、素子本体１４の内部には、ｐ型の半導体領域とｎ型の半導体領域とが設けられている。
素子本体１４の同じ表面には、ｐ型の半導体領域に接続されたｐ型側素子電極１１ａとｎ型の半導体領域に接続されたｎ型側素子電極１１ｂとが互いに離間して設けられている。
搭載基板２０は、基板本体２１を有しており、基板本体２１の一表面には、金属等の導電体の薄膜がパターニングされて形成された導体パターン３０が設けられ、導体パターン３０の厚さだけ、導体パターン３０の表面は、基板本体２１の表面よりも高くなっている。
図１Ｄは、搭載基板２０の導体パターン３０の平面形状を説明するための、搭載基板２０の平面図である。
導体パターン３０には、互いに離間されたｐ型側基板電極３１ａとｎ型側基板電極３１ｂとを有している。
導体パターン３０には、互いに離間されたｐ型側基板電極３１ａとｎ型側基板電極３１ｂとを有している。
ｐ型側基板電極３１ａとｎ型側基板電極３１ｂとは、発光素子１０を搭載基板２０上に配置したときに、ｐ型側素子電極１１ａとｎ型側素子電極１１ｂとにそれぞれ接続できる位置に形成されており、発光素子１０と搭載基板２０との間には、異方性導電接着ペースト６０が配置されており、異方性導電接着ペースト６０によって、搭載基板２０と発光素子１０とは電気的、機械的に接続されている。
導体パターン３０を説明すると、導体パターン３０は、ｐ型側基板電極３１ａとｎ型側基板電極３１ｂとの他、ｐ型側外部配線３２ａと、ｎ型側外部配線３２ｂと、ｐ型側接続配線３３ａと、ｎ型側接続配線３３ｂとを有している。
ｐ型側基板電極３１ａは、ｐ型側接続配線３３ａによってｐ型側外部配線３２ａに接続されており、ｎ型側基板電極３１ｂは、ｎ型側接続配線３３ｂによってｎ型側外部配線３２ｂに接続されている。
ｐ型側基板電極３１ａは、ｐ型側接続配線３３ａによってｐ型側外部配線３２ａに接続されており、ｎ型側基板電極３１ｂは、ｎ型側接続配線３３ｂによってｎ型側外部配線３２ｂに接続されている。
次に、基板本体２１の、導体パターン３０が設けられている面と反対側の面には、図１Ｂ、図１Ｃに示すように、互いに離間されたｐ型側裏面配線５３ａとｎ型側裏面配線５３ｂが配置されている。
基板本体２１のうち、ｐ型側外部配線３２ａとｐ型側裏面配線５３ａとで挟まれた部分と、ｎ型側外部配線３２ｂとｎ型側裏面配線５３ｂとで挟まれた部分とは穿孔されて貫通孔がそれぞれ設けられており、各貫通孔の内部には導電材料が充填され、貫通孔と、充填された導電材料とによって、基板本体２１を表面と裏面との間を電気的に導通させるｐ型側電極プラグ５５ａとｎ型側電極プラグ５５ｂとが設けられている。
従って、ｐ型側外部配線３２ａはｐ型側電極プラグ５５ａによって、ｐ型側裏面配線５３ａに接続され、ｎ型側外部配線３２ｂはｎ型側電極プラグ５５ｂによってｎ型側裏面配線５３ｂに接続されている。
ｐ型側裏面配線５３ａとｎ型側裏面配線５３ｂとは、搭載基板２０に設けられた電気回路５８にそれぞれ接続されている。各図の符号５８は、その電気回路を示している。
ｐ型側裏面配線５３ａとｎ型側裏面配線５３ｂとは、搭載基板２０に設けられた電気回路５８にそれぞれ接続されている。各図の符号５８は、その電気回路を示している。
ｐ型側裏面配線５３ａは、ｐ型側電極プラグ５５ａと、ｐ型側外部配線３２ａと、ｐ型側接続配線３３ａとによって、ｐ型側基板電極３１ａに接続され、ｎ型側裏面配線５３ｂは、ｎ型側電極プラグ５５ｂと、ｎ型側外部配線３２ｂと、ｎ型側接続配線３３ｂとによって、ｎ型側基板電極３１ｂに接続されており、電気回路５８内の電源装置によって、ｐ型側裏面配線５３ａとｎ型側裏面配線５３ｂとの間に電圧が印加されると、素子本体１４の内部のｐｎ接合に電圧が印加され、ｐｎ接合が順バイアスされてｐ型半導体領域からｎ型半導体領域に電流が流れたときに、ｐｎ接合の部分が発光し、発光光は発光素子１０の外部に放出される。
発光光は、直接又は導体パターン３０に反射されて、発光装置１の外部に放出される。
発光光は、直接又は導体パターン３０に反射されて、発光装置１の外部に放出される。
＜製造工程＞
発光装置１の製造工程を説明すると、まず、搭載基板２０のｐ型側基板電極３１ａとｎ型側基板電極３１ｂとが形成された面を上方に向け、搭載基板２０を台上に配置する。
発光装置１の製造工程を説明すると、まず、搭載基板２０のｐ型側基板電極３１ａとｎ型側基板電極３１ｂとが形成された面を上方に向け、搭載基板２０を台上に配置する。
異方性導電接着ペースト６０は、未硬化の状態でディスペンサーに蓄液されており、ディスペンサーからｐ型側基板電極３１ａ上とｎ型側基板電極３１ｂ上とに塗布する。又は、シート状に成形された未硬化の異方性導電接着ペースト６０をｐ型側基板電極３１ａ上とｎ型側基板電極３１ｂ上とに貼付してもよい。
次に、素子本体１４のｐ型側素子電極１１ａとｎ型側素子電極１１ｂとが形成された面を、搭載基板２０上の異方性導電接着ペースト６０に向け、発光素子１０を、搭載基板２０上に位置させる。
ｐ型側基板電極３１ａの面積と、ｎ型側基板電極３１ｂの面積との合計値は、素子本体１４の平面形状の面積よりも小さくされており、ｐ型側基板電極３１ａとｎ型側基板電極３１ｂとは離間して近接配置されている。
素子本体１４は直方体状であり、素子本体１４の面のうち、ｐ型側素子電極１１ａとｎ型側素子電極１１ｂとが形成された面を素子電極面１５と呼ぶものとすると、ｐ型側基板電極３１ａとｎ型側基板電極３１ｂとの上に、素子本体１４を重ねたときに、ｐ型側基板電極３１ａとｎ型側基板電極３１ｂとは、素子電極面１５の外周の外側にははみ出さないようにされている。
ここで、発光素子１０と搭載基板２０とを、ｐ型側基板電極３１ａとｎ型側基板電極３１ｂとが、素子電極面１５の外周の真下位置よりも外側にはみ出さないように、位置合わせした後、発光素子１０と搭載基板２０との間の距離を短縮させることで、発光素子１０を搭載基板２０上の異方性導電接着ペースト６０上に乗せる。
その状態は、図１Ｆ、図５Ａに示されており、ｐ型側素子電極１１ａとｎ型側素子電極１１ｂとは異方性導電接着ペースト６０の片面に接触し、ｐ型側基板電極３１ａとｎ型側基板電極３１ｂとは異方性導電接着ペースト６０の反対側の面に接触している。
異方性導電接着ペースト６０は、直径数μｍの導電粒子を含有しているが、図１Ｆ，図５Ａの状態では、異方性導電接着ペースト６０の厚さＱ1は、導電粒子６１の直径よりも大きいので、ｐ型及びｎ型側素子電極１１ａ、１１ｂと、ｐ型及びｎ型側基板電極３１ａ、３１ｂとは、電気的に接続されていない。
このときの発光素子１０の端部の拡大図を、図５Ａに示す。
導体パターン３０の厚さは一定であり、図５Ａの符号Ｐ1は導体パターン３０の厚さ、即ち、ｐ型側及びｎ型側基板電極３１ａ，３１ｂの厚さを示している。
導体パターン３０の厚さは一定であり、図５Ａの符号Ｐ1は導体パターン３０の厚さ、即ち、ｐ型側及びｎ型側基板電極３１ａ，３１ｂの厚さを示している。
他方、ｐ型側素子電極１１ａとｎ型側素子電極１１ｂとは、同じ導電性の薄膜がパターニングされて形成されており、従って、厚さは等しくなっている。符号Ｅ1はｐ型及びｎ型側素子電極１１ａ，１１ｂの厚さを示している。
ここで、異方性導電接着ペースト６０上に発光素子１０を乗せたときには、素子本体１４の底面と基板本体２１の表面とは平行になっているものとすると、図５Ａ中の符号Ｈ1は、基板本体２１の表面からの素子本体１４の底面までの素子本体１４の底面の高さを示している。この素子本体１４の底面の高さＨ1は、ｐ型及びｎ型側基板電極３１ａ，３１ｂの厚さＰ1と、ｐ型側又はｎ型側基板電極３１ａ，３１ｂとｐ型側又はｎ型側素子電極１１ａ、１１ｂとに挟まれた異方性導電接着ペースト６０の厚さＱ1と、ｐ型及びｎ型側素子電極１１ａ，１１ｂの厚さＥ1と、を合計した値であるが、ｐ型側素子電極１１ａやｎ型側素子電極１１ｂの厚さＥ1は、導体パターン３０(ｐ型側基板電極３１ａやｎ型側基板電極３１ｂ)の厚さＰ1よりも薄いので、高さ方向の距離計算上無視することができるものとする。
その場合は、基板本体２１の表面からｐ型側素子電極１１ａ又はｎ型側素子電極１１ｂの表面までの距離(＝Ｈ1−Ｅ1)は、基板本体２１の表面から素子本体１４の底面までの高さＨ1と同じ値である。
その場合は、基板本体２１の表面からｐ型側素子電極１１ａ又はｎ型側素子電極１１ｂの表面までの距離(＝Ｈ1−Ｅ1)は、基板本体２１の表面から素子本体１４の底面までの高さＨ1と同じ値である。
次に、発光素子１０の上に押圧装置を乗せ、押圧装置と台５１とによって、発光素子１０と搭載基板２０とを、発光素子１０と搭載基板２０との間の距離を短くする方向に押圧する。
図５Ｂは押圧中の状態を示しており、符号５２は押圧装置である。
この押圧により、異方性導電接着ペースト６０はｐ型側基板電極３１ａやｎ型側基板電極３１ｂと発光素子１０との間の開口１３から押し出される。
図５Ｂは押圧中の状態を示しており、符号５２は押圧装置である。
この押圧により、異方性導電接着ペースト６０はｐ型側基板電極３１ａやｎ型側基板電極３１ｂと発光素子１０との間の開口１３から押し出される。
押圧前の状態では、異方性導電接着ペースト６０は、素子電極面１５の外周よりも外側にははみ出ないように配置されているが、押圧によって異方性導電接着ペースト６０の厚さＱ2は押圧前の厚さＱ1よりも減少して薄くなると、減少した厚さ(Ａ1−Ａ2)に対応する体積分の異方性導電接着ペースト６０が基板本体２１の表面や素子電極面１５と平行な方向に流動し、発光素子１０の外周よりも外側に押し出される。
図４Ｂ、Ｃに示す従来技術の発光装置１００では、ｐ型側基板電極１５１ａとｎ型側基板電極１５１ｂとが、発光素子４００の外周よりも外側にはみ出しており、図５Ｄに示されるように、発光素子４００の底面と、搭載基板１５０の表面から素子電極面までの高さＨ4は、導体パターン３０の厚さ分だけ小さくなっている。
そして、硬化前の異方性導電接着ペースト１６０の粘性は高いため、発光素子４００の外周よりも外側に向けて押し出された異方性導電接着ペースト１６０は、先に押し出された異方性導電接着ペースト１６０の上に後から押し出された異方性導電接着ペースト１６０が乗り、異方性導電接着ペースト１６０が発光素子４００の外周付近で、ｐ型側基板電極１５１ａやｎ型側基板電極１５１ｂの表面から素子電極面１１５までの高さよりも大きく盛り上がり、発光素子４００の素子本体の側面に付着する。
本発明では、ｐ型側素子電極１１ａとｎ型側素子電極１１ｂの周囲には、基板本体２１の表面が露出され、導体パターン３０の表面の高さよりも、導体パターン３０の厚さＰ1だけ低い低床部分３９が形成されている。
この場合、素子本体１４とｐ型側基板電極３１ａやｎ型側基板電極３１ｂとの間の開口１３から押し出された異方性導電接着ペースト６０は、低床部分３９の底面上に落下する。
この場合、素子本体１４とｐ型側基板電極３１ａやｎ型側基板電極３１ｂとの間の開口１３から押し出された異方性導電接着ペースト６０は、低床部分３９の底面上に落下する。
従って、素子電極面１５の外周よりも外側の低床部分３９上で開口１３から押し出された異方性導電接着ペースト６０が盛り上がっても、盛り上がった部分が低床部分３９の底面からの素子電極面１５の高さＨ2を超えず、異方性導電接着ペースト６０は素子本体１４の側面に付着しない。
ｐ型側又はｎ型側基板電極３１ａ、３１ｂにｐ型側又はｎ型側接続配線３３ａ、３３ｂが接続された部分では、異方性導電接着ペースト６０は、ｐ型側又はｎ型側接続配線３３ａ、３３ｂの上に乗るが、ｐ型側接続配線３３ａとｎ型側接続配線３３ｂの幅は、ｐ型側接続配線３３ａとｎ型側接続配線３３ｂとが接続された部分のｐ型側基板電極３１ａやｎ型側基板電極３１ｂの幅よりも狭く、ｐ型側接続配線３３ａとｎ型側接続配線３３ｂとの上に素子本体１４の下から押し出された異方性導電接着ペースト６０は、ｐ型側接続配線３３ａとｎ型側接続配線３３ｂの上から、ｐ型側接続配線３３ａの両脇と、ｎ型側接続配線３３ｂの両脇とに垂れ落ち、低床部分３９の底面に落下する。
このように、発光素子１０と搭載基板２０とを、距離が短くなるように互いに押圧してｐ型側素子電極１１ａとｐ型側基板電極３１ａとを同じ導電粒子６１の複数個に接触させ、また、ｎ型側素子電極１１ｂと搭載基板２０のｎ型側基板電極３１ｂとを同じ導電粒子６１の複数個に接触させると、ｐ型側素子電極１１ａとｐ型側基板電極３１ａとが複数の導電粒子６１によって電気的に接続され、また、ｎ型側素子電極１１ｂとｎ型側基板電極３１ｂとが複数の導電粒子６１によって電気的に接続される。
ここでは、導電粒子６１は、表面が金属で被覆された樹脂粒子が用いられており、押圧によって導電粒子６１は変形し、ｐ型側素子電極１１ａとｐ型側基板電極３１ａとは直接接触でき、また、ｎ型側素子電極１１ｂとｎ型側基板電極３１ｂとも直接接触できるようになっている。
押圧装置５２の内部には、ヒーターが設けられており、予め所定温度に昇温されている。
発光素子１０と搭載基板２０とが電気的に接続された状態で、押圧装置５２が発光素子１０に接触する状態が所定時間維持されると、押圧装置５２からの熱伝導によって発光素子１０は加熱され、熱硬化性樹脂である異方性導電接着ペースト６０は硬化されると、発光素子１０は搭載基板２０に電気的に接続された状態で、硬化された異方性導電接着ペースト６０によって、搭載基板２０に固定され、図１Ｂ、図１Ｃ、図１Ｅに示した発光装置１が得られる。
発光素子１０と搭載基板２０とが電気的に接続された状態で、押圧装置５２が発光素子１０に接触する状態が所定時間維持されると、押圧装置５２からの熱伝導によって発光素子１０は加熱され、熱硬化性樹脂である異方性導電接着ペースト６０は硬化されると、発光素子１０は搭載基板２０に電気的に接続された状態で、硬化された異方性導電接着ペースト６０によって、搭載基板２０に固定され、図１Ｂ、図１Ｃ、図１Ｅに示した発光装置１が得られる。
図１Ｃの符号Ｗａ、Ｗｂは、素子電極面１５の外周から、その外周の内側に位置するｐ型側基板電極３１ａの外周とｎ型側基板電極３１ｂの外周との間の外周間距離であり、外周間距離Ｗａ、Ｗｂはゼロ以上の値である。
図５Ｃは、発光素子１０と搭載基板２０とが接続された部分の拡大図であり、ｐ型側又はｎ型側素子電極１１ａ、１１ｂとｐ型側又はｎ型側基板電極３１ａ、３１ｂとが直接接触する場合は、異方性導電接着ペースト６０の厚さＱ3はゼロであり、素子電極面１５の高さＨ3は導電パターン３０の厚さとなる。
発光素子１０の側面は異方性導電接着ペースト６０とは接触していないか、又は、接触する部分は、ｐ型側接続配線３３ａやｎ型側接続配線３３ｂ上の部分だけなので、発光素子１０の側面から放出される発光光は遮蔽されないようになっている。
この発光装置１では、ｐ型側基板電極３１ａとｎ型側基板電極３１ｂとは、素子電極面１５の外周の真下位置の外側にははみ出しておらず、つまり、ｐ型側基板電極３１ａとｎ型側基板電極３１ｂとは、素子本体１４の外周と、外周よりも内側の領域とを含む素子本体１４の裏面と対面する領域に位置する。
なお、本発明の発光装置１においては、ｐ型側とｎ型側基板電極３１ａ、３１ｂの平面形状の大きさを、発光素子１０のサイズと同等もしくは発光素子１０のサイズより小さくし、且つｐ型側とｎ型側の接続配線３３ａ、３３ｂを除いた、搭載基板２０の平面方向におけるｐ型側及びｎ型側外部配線３２ａ、３２ｂとｐ型側及びｎ型側基板電極３１ａ、３１ｂとの間で基板本体２１の表面が露出されている。
発光素子１０の周囲には導体パターン３０の厚さに相当する窪みが形成されており、本発明の発光装置１においては、搭載基板２０と発光素子１０との間から異方性導電接着ペースト６０が押し出されたとしても、発光素子１０の周囲の窪みに収容されるので、押し出された異方性導電接着ペースト６０が発光素子１０の側面を這い上がらないようにすることができる。よって、光取り出し効率の低下を抑制ないしは防止することができる。
なお、搭載基板２０の表面と平行な方向におけるｐ型側、ｎ型側外部配線３２ａ、３２ｂと、ｐ型側、ｎ型側基板電極３１ａ、３１ｂとの間で基板本体２１を露出させる程度は、特に制限はないが、はみ出した異方性導電接着ペースト６０が発光素子１０の側面を這い上がらないかぎり、できるだけ狭く露出させることが好ましい。これは、ｐ型側、ｎ型側外部配線３２ａ、３２ｂ等の導体パターン３０が発光素子１０に近接して配置されているほど、発光素子１０の側面から放出された発光光が効率良く反射されるからである。
また、ｐ型側、ｎ型側接続配線３３ａ、３３ｂは、発光素子１０の発光特性を損なわないような電流の流れを確保できる限り、小さい断面積となるように形成することが好ましい。ｐ型側、ｎ型側接続配線３３ａ、３３ｂを配置する場所に制限はないが、ｐ型側、ｎ型側外部配線３２ａ、３２ｂとｐ型側、ｎ型側基板電極３１ａ、３１ｂとを最短距離で接続できる位置に配置することが好ましい。図１Ａの例は、発光素子１０の側方の一辺の中央位置にｐ型側又はｎ型側接続配線３３ａ、３３ｂを配置した例である。
本発明の発光装置１においては、発光素子１０の種類・大きさ、搭載基板２０の種類・大きさ、導体パターン３０の素材・厚さ、異方性導電接着ペースト６０の種類・粘度、含有されている導電性粒子の種類や平均粒径、含有されている接着剤の種類等は、従来技術と同じものを用いることができる。
なお、本発明の発光装置１の構成要素の一つである発光素子１０に設ける素子本体１４には、ＬＥＤチップである半導体素子の他、有機ＥＬチップ、無機ＥＬチップを用いることができる。フリップチップ工法の点からＬＥＤチップを好ましく挙げることができる。素子本体１４にバンプを設けない場合には、搭載基板２０と発光素子１０とが、設けた場合よりも近接するので、素子本体１４と搭載基板２０との間から異方性導電接着ペースト６０が押し出され易くなる。従って、バンプを設けない場合が、特に本発明が有効である。
なお、上述した第一例の発光装置１では、一個のｐ型側又はｎ型側基板電極３１ａ、３１ｂに、一本のｐ型側又はｎ型側接続配線３３ａ、３３ｂを接続させたが、一つに限られず、図２Ａ〜図２Ｄに示す第二例の発光装置２のように、ｐ型側、ｎ型側基板電極３１ａ、３１ｂに、それぞれ二本のｐ型側接続配線３３ａ又は二本のｎ型側接続配線３３ｂを接続してもよい。この第二例の発光装置２では、発光素子１０の側方の一辺の両端部にｐ型側又はｎ型側接続配線３３ａ、３３ｂを設けているので、ｐ型側又はｎ型側接続配線３３ａ、３３ｂによって、発光素子１０の発熱を効率よく放熱させることができる。
また、本発明の発光装置１、２では、導体パターン３０が発光素子１０の中央で最も近接し、端部に向かって徐々に離れて行くように配置されているが、それに限定されるものではなく、図３Ａ〜図３Ｄに示す第三例の発光装置３のように、ｐ型側基板電極３１ａとｎ型側基板電極３１ｂとそれらの間の隙間とから成る基板電極領域を取り囲むように、互いに離間されたｐ型側外部配線３２ａとｎ型側外部配線３２ｂとを配置してもよい。この場合も、素子本体１４の真下位置の周囲には、ｐ型側、ｎ型側接続配線３３ａ、３３ｂを除いて、導体パターン３０の厚さＰ1だけ導体パターン３０の表面より低床の低床部分(窪み)３９が形成される。
第一、第二例の発光装置１，２では、発光素子１０の四辺のうち、二辺の側面から放出された発光光が、ｐ型側外部配線３２ａとｎ型側外部配線３２ｂとに照射されて反射されたが、この第三例の発光装置３では、発光素子１０の四辺の側面から放出された発光光がｐ型側外部配線３２ａとｎ型側外部配線３２ｂとに照射されて反射されるから、光取り出し効率をより高めることができる。
以下、本発明をより具体的な実施例により説明する。
＜実施例１＞
図１Ａ〜図１Ｃ、図１Ｅ、図５Ａ〜図５Ｃは第一例の発光装置１であり、ｐ型側基板電極３１ａの平面形状と、ｎ型側基板電極３１ｂの平面形状と、素子本体１４の平面形状とが、それぞれ四辺形であり、ｐ型側、ｎ型側基板電極３１ａ、３１ｂの大きさは、ｐ型側基板電極３１ａの三辺と、ｎ型側基板電極３１ｂの三辺とが、素子本体１４の外周の真下か、又は真下よりも内側に位置できる大きさである。
ここでは、ｐ型側基板電極３１ａの三辺と、ｎ型側基板電極３１ｂの三辺とは、発光素子１４の外周の真下に位置する大きさにされている。
図１Ａ〜図１Ｃ、図１Ｅ、図５Ａ〜図５Ｃは第一例の発光装置１であり、ｐ型側基板電極３１ａの平面形状と、ｎ型側基板電極３１ｂの平面形状と、素子本体１４の平面形状とが、それぞれ四辺形であり、ｐ型側、ｎ型側基板電極３１ａ、３１ｂの大きさは、ｐ型側基板電極３１ａの三辺と、ｎ型側基板電極３１ｂの三辺とが、素子本体１４の外周の真下か、又は真下よりも内側に位置できる大きさである。
ここでは、ｐ型側基板電極３１ａの三辺と、ｎ型側基板電極３１ｂの三辺とは、発光素子１４の外周の真下に位置する大きさにされている。
まず、ディスペンサーにより、搭載基板２０のｐ型側基板電極３１ａとｎ型側基板電極３１ｂ上に、異方性導電接着ペースト６０を塗布し、その異方性導電接着ペースト６０上に素子本体１４を配置した。ｐ型側基板電極３１ａの三辺と、ｎ型側基板電極３１ｂの三辺とは、素子本体１４の外周の真下に位置させた。
素子本体１４に押圧装置を接触させ、押圧装置内のヒーターによって、素子本体１４を加熱し、押圧装置によって押圧して、発光素子１０を搭載基板２０に圧着させ、発光装置１を複数個(ここでは５個)作製した。
発光装置１では、素子本体１４が、硬化した異方性導電接着ペースト６０によって、電気的、機械的に搭載基板２０に接続されている。
発光装置１では、素子本体１４が、硬化した異方性導電接着ペースト６０によって、電気的、機械的に搭載基板２０に接続されている。
圧着条件は、発光素子１０は２３０℃の温度に昇温させ、３Ｎ／ｃｍ2の圧力で押圧し、３０秒間押圧した状態を維持した。
搭載基板２０と、発光素子１０と、異方性導電接着ペースト６０の内容は次の通りである。
搭載基板２０と、発光素子１０と、異方性導電接着ペースト６０の内容は次の通りである。
：
＜搭載基板＞
基板本体の材質：アルミナ０．６ｍｍ厚
導体パターン：銅１０μｍ厚
導体パターンの表面処理：Ｎｉメッキ３μｍ厚／Ａｕ０．３μｍ厚
＜搭載基板＞
基板本体の材質：アルミナ０．６ｍｍ厚
導体パターン：銅１０μｍ厚
導体パターンの表面処理：Ｎｉメッキ３μｍ厚／Ａｕ０．３μｍ厚
＜発光素子＞
製品名：ＤＡ３５４７，Ｃｒｅｅ社製のＬＥＤチップ
サイズ：３５０μｍ×４７０μｍ×１５５μｍｔ
製品名：ＤＡ３５４７，Ｃｒｅｅ社製のＬＥＤチップ
サイズ：３５０μｍ×４７０μｍ×１５５μｍｔ
＜異方性導電接着ペースト＞
製品名： ＳＬＰ−０４，デクセリアルズ（株）社製
供給量： 素子本体１個当たり３μｇ
：
作製した各発光装置１の素子本体１４の側面を光学顕微鏡を用いてそれぞれ観察し、ＬＥＤチップの側面に付着した異方性導電接着ペースト６０の上端までの導体パターン３０の表面からの高さを測定し、這い上がり高さとした。
製品名： ＳＬＰ−０４，デクセリアルズ（株）社製
供給量： 素子本体１個当たり３μｇ
：
作製した各発光装置１の素子本体１４の側面を光学顕微鏡を用いてそれぞれ観察し、ＬＥＤチップの側面に付着した異方性導電接着ペースト６０の上端までの導体パターン３０の表面からの高さを測定し、這い上がり高さとした。
また、作製した素子本体１４に一定の電流(ここでは１５０ｍＡ）を通電して発光させ、発光光の光束量を全光束測定機器（積分球方式）を用いて測定した。
各発光装置１の測定結果を、下記表１の「実施例１」の欄に記載する。
各発光装置１の測定結果を、下記表１の「実施例１」の欄に記載する。
＜比較例１＞
比較例として、素子電極表面の外周よりも外側にはみ出したｐ型側基板電極と、ｎ型側基板電極とを用いた他は、上記実施例１と同じ部材、同じ工程で発光装置を５個作製した。各発光装置の這い上がり高さを測定し、測定結果を下記表１の「比較例１」の欄に記載する。
比較例として、素子電極表面の外周よりも外側にはみ出したｐ型側基板電極と、ｎ型側基板電極とを用いた他は、上記実施例１と同じ部材、同じ工程で発光装置を５個作製した。各発光装置の這い上がり高さを測定し、測定結果を下記表１の「比較例１」の欄に記載する。
表１から分かるように、比較例１の従来の発光装置は、這い上がり高さが３２．０μｍと非常に大きな数値であった。それに対し、実施例１の発光装置１では、押し出された異方性導電接着ペースト６０は、導電パターン３０の表面よりの下方に広がるので、異方性導電接着ペーストの這い上がり高さ０．６μｍと非常に小さくなっている。
このように、本発明では、発光素子１０(ここではＬＥＤチップ)の側面から放出される発光光が、盛り上がった異方性導電接着ペースト６０によって遮蔽されず、光取り出し効率が低下しないようになっている。その結果、実施例１の発光装置１の光束量は、比較例１の発光装置の光束量の１１２％に改善したものとなった。
本発明によれば、搭載基板と発光素子との間から押し出された異方性導電接着ペーストは、発光素子の側面に付着しない。よって、光取り出し効率の低下が抑制された発光装置が得られ、有用である。
１ 発光装置
１０ 発光素子
１４ 素子本体
１１ａ ｐ型側素子電極
１１ｂ ｎ型側素子電極
２０ 搭載基板
２１ 基板本体
３０ 導体パターン
３１ａ ｐ型側基板電極
３１ｂ ｎ型側基板電極
３２ａ ｐ型側外部配線
３２ｂ ｎ型側外部配線
３３ａ ｐ型側接続配線
３３ｂ ｎ型側接続配線
６０ 異方性導電接着ペースト
１０ 発光素子
１４ 素子本体
１１ａ ｐ型側素子電極
１１ｂ ｎ型側素子電極
２０ 搭載基板
２１ 基板本体
３０ 導体パターン
３１ａ ｐ型側基板電極
３１ｂ ｎ型側基板電極
３２ａ ｐ型側外部配線
３２ｂ ｎ型側外部配線
３３ａ ｐ型側接続配線
３３ｂ ｎ型側接続配線
６０ 異方性導電接着ペースト
Claims (6)
- 素子本体と、前記素子本体の同じ面に設けられたｐ型側素子電極とｎ型側素子電極とを有する発光素子と、
基板本体と、前記基板本体の同じ面に設けられたｐ型側基板電極とｎ型側基板電極とを有する搭載基板と、
前記発光素子と前記搭載基板との間に配置され、前記発光素子を前記搭載基板に固定する硬化された異方性導電接着ペーストと、
を有し、
前記ｐ型側素子電極と前記ｐ型側基板電極との間と、前記ｎ型側素子電極と前記ｎ型側基板電極との間とが前記異方性導電接着ペーストに含有される導電粒子によって、それぞれ電気的に接続され、前記ｐ型側基板電極と前記ｎ型側基板電極との間に電圧が印加されて前記発光素子が発光するように構成された発光装置であって、
前記ｐ型側基板電極の表面と前記ｎ型側基板電極の表面とは、前記基板本体の表面よりも高い場所に配置され、
前記ｐ型側基板電極と前記ｎ型側基板電極とは、同じ発光素子の前記ｐ型側素子電極と前記ｎ型側素子電極とが設けられた前記面の外周からはみ出ないように配置された発光装置。 - 前記基板本体の前記ｐ型側基板電極と前記ｎ型側基板電極とが設けられた面には、前記ｐ型側基板電極よりも幅が狭い細長形状にされ、一端が前記ｐ型側基板電極に接続されたｐ型側接続配線と、前記ｎ型側基板電極よりも幅が狭い細長形状にされ、一端が前記ｎ型側基板電極に接続されたｎ型側接続配線とが設けられた請求項１記載の発光装置。
- 前記発光素子は、発光ダイオードチップである請求項１又は請求項２のいずれか１項記載の発光装置。
- 前記ｐ型側素子電極と、前記ｎ型側素子電極と、前記ｐ型側基板電極と、前記ｎ型側基板電極とは導電体の薄膜であり、前記ｐ型側素子電極と前記ｐ型側基板電極との両方に接触する前記導電粒子と、前記ｎ型側素子電極と前記ｎ型側基板電極との両方に接触する前記導電粒子とを有する請求項３記載の発光装置。
- 素子本体と、前記素子本体の同じ面に設けられたｐ型側素子電極とｎ型側素子電極とを有する発光素子と、
基板本体と、前記基板本体の同じ面に設けられたｐ型側基板電極とｎ型側基板電極とを有する搭載基板と、
前記発光素子と前記搭載基板との間に配置され、前記発光素子を前記搭載基板に固定する硬化された異方性導電接着ペーストと、
を有し、
前記ｐ型側素子電極と前記ｐ型側基板電極との間と、前記ｎ型側素子電極と前記ｎ型側基板電極との間とが前記異方性導電接着ペーストに含有される導電粒子によって、それぞれ電気的に接続され、前記ｐ型側基板電極と前記ｎ型側基板電極との間に電圧が印加されて前記発光素子が発光するように構成された発光装置を製造する発光装置製造方法であって、
前記ｐ型側基板電極の表面と前記ｎ型側基板電極の表面とは、前記基板本体の表面よりも高い場所に配置し、
前記ｐ型側基板電極の平面形状の大きさと、前記ｎ型側基板電極の平面形状の大きさと、前記ｐ型側基板電極と前記ｎ型側基板電極との位置とを、前記ｐ型側基板電極と前記ｎ型側基板電極とが、前記素子本体の前記ｐ型側素子電極と前記ｎ型側素子電極とが形成された面の外周よりも外側にはみ出ないようにできるようにしておき、
前記搭載基板に配置された前記異方性導電接着ペーストに前記発光素子を配置する際に、前記素子本体の前記ｐ型側素子電極と前記ｎ型側素子電極とが形成された面の外周の真下位置の外側に前記ｐ型側基板電極と前記ｎ型側基板電極とがはみ出ないようにしながら、前記発光素子を前記搭載基板に押圧し、前記発光素子と前記搭載基板との間から、前記異方性導電接着ペーストを押し出し、前記異方性導電接着ペーストを硬化させる発光装置製造方法。 - 前記ｐ型側基板電極には、前記ｐ型側基板電極よりも幅が狭い細長形状のｐ型側接続配線の一端を接続し、前記ｎ型側基板電極には、前記ｎ型側基板電極よりも幅が狭い細長形状のｎ型側接続配線の一端を接続した状態で、前記発光素子と前記搭載基板との間から前記異方性導電接着ペーストを押し出す請求項５記載の発光装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014233919A JP2015122487A (ja) | 2013-11-19 | 2014-11-18 | 発光装置、発光装置製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013238999 | 2013-11-19 | ||
| JP2013238999 | 2013-11-19 | ||
| JP2014233919A JP2015122487A (ja) | 2013-11-19 | 2014-11-18 | 発光装置、発光装置製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015122487A true JP2015122487A (ja) | 2015-07-02 |
Family
ID=53179541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014233919A Pending JP2015122487A (ja) | 2013-11-19 | 2014-11-18 | 発光装置、発光装置製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2015122487A (ja) |
| TW (1) | TW201526312A (ja) |
| WO (1) | WO2015076281A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017118081A (ja) * | 2015-12-26 | 2017-06-29 | 日亜化学工業株式会社 | 発光装置 |
| JP2018073905A (ja) * | 2016-10-26 | 2018-05-10 | 京セラ株式会社 | 電子部品搭載用基板、電子装置および電子モジュール |
| JP2019220694A (ja) * | 2017-12-22 | 2019-12-26 | 日亜化学工業株式会社 | 発光装置 |
| US10950772B2 (en) | 2017-12-22 | 2021-03-16 | Nichia Corporation | Light emitting device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5664484A (en) * | 1979-10-30 | 1981-06-01 | Toshiba Corp | Led device |
| JPH04139883A (ja) * | 1990-10-01 | 1992-05-13 | Ricoh Co Ltd | 半導体素子の接着固定構造 |
| JP2004023061A (ja) * | 2002-06-20 | 2004-01-22 | Rohm Co Ltd | Ｌｅｄチップの実装構造、およびこれを備えた画像読み取り装置 |
| JP2004039983A (ja) * | 2002-07-05 | 2004-02-05 | Rohm Co Ltd | 半導体発光装置 |
| WO2008120606A1 (ja) * | 2007-03-30 | 2008-10-09 | Rohm Co., Ltd. | 半導体発光装置 |
| JP2010118543A (ja) * | 2008-11-13 | 2010-05-27 | Nichia Corp | 発光装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204239A (ja) * | 1995-01-31 | 1996-08-09 | Rohm Co Ltd | 樹脂封止型発光装置 |
| JP2003101121A (ja) * | 2001-09-27 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 半導体発光装置 |
| JP2007049045A (ja) * | 2005-08-11 | 2007-02-22 | Rohm Co Ltd | 半導体発光素子およびこれを備えた半導体装置 |
| JP5965199B2 (ja) * | 2012-04-17 | 2016-08-03 | デクセリアルズ株式会社 | 異方性導電接着剤及びその製造方法、発光装置及びその製造方法 |
-
2014
- 2014-11-18 JP JP2014233919A patent/JP2015122487A/ja active Pending
- 2014-11-19 TW TW103139987A patent/TW201526312A/zh unknown
- 2014-11-19 WO PCT/JP2014/080586 patent/WO2015076281A1/ja active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5664484A (en) * | 1979-10-30 | 1981-06-01 | Toshiba Corp | Led device |
| JPH04139883A (ja) * | 1990-10-01 | 1992-05-13 | Ricoh Co Ltd | 半導体素子の接着固定構造 |
| JP2004023061A (ja) * | 2002-06-20 | 2004-01-22 | Rohm Co Ltd | Ｌｅｄチップの実装構造、およびこれを備えた画像読み取り装置 |
| JP2004039983A (ja) * | 2002-07-05 | 2004-02-05 | Rohm Co Ltd | 半導体発光装置 |
| WO2008120606A1 (ja) * | 2007-03-30 | 2008-10-09 | Rohm Co., Ltd. | 半導体発光装置 |
| JP2010118543A (ja) * | 2008-11-13 | 2010-05-27 | Nichia Corp | 発光装置およびその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017118081A (ja) * | 2015-12-26 | 2017-06-29 | 日亜化学工業株式会社 | 発光装置 |
| US10408420B2 (en) | 2015-12-26 | 2019-09-10 | Nichia Corporation | Light emitting device with conductive members having wide and narrow parts, and reflecting member covering conductive members |
| EP3185315B1 (en) * | 2015-12-26 | 2020-11-11 | Nichia Corporation | Light emitting device |
| JP2018073905A (ja) * | 2016-10-26 | 2018-05-10 | 京セラ株式会社 | 電子部品搭載用基板、電子装置および電子モジュール |
| JP2019220694A (ja) * | 2017-12-22 | 2019-12-26 | 日亜化学工業株式会社 | 発光装置 |
| US10950772B2 (en) | 2017-12-22 | 2021-03-16 | Nichia Corporation | Light emitting device |
| US11581465B2 (en) | 2017-12-22 | 2023-02-14 | Nichia Corporation | Light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015076281A1 (ja) | 2015-05-28 |
| TW201526312A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI436458B (zh) | 晶圓級封裝結構及其製作方法 | |
| JP5940799B2 (ja) | 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法 | |
| JP6280710B2 (ja) | 配線基板、発光装置及び配線基板の製造方法 | |
| WO2015076281A1 (ja) | 発光装置、発光装置製造方法 | |
| JP2020522117A5 (ja) | ||
| JP2015111620A (ja) | 発光デバイス及びその製造方法 | |
| TWI536617B (zh) | 發光二極體燈條及其製造方法 | |
| JP2018010949A (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
| JP2015115432A (ja) | 半導体装置 | |
| KR20130051206A (ko) | 발광소자 모듈 | |
| KR102348352B1 (ko) | 발광 장치 | |
| JP2012182357A (ja) | Ｌｅｄ発光素子用リードフレーム基板、ｌｅｄ発光素子装置、およびｌｅｄ発光素子用リードフレーム | |
| JP2014082408A (ja) | Ｌｅｄ発光素子用リードフレームおよび、その製造方法ならびに、それを用いたｌｅｄパッケージ | |
| TWI593141B (zh) | 封裝結構之製法 | |
| JP2015185685A (ja) | 発光装置の製造方法及び照明装置 | |
| JP7022510B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
| KR20120030304A (ko) | 포토닉 디바이스용 고열효율 패키징 | |
| JP2012104542A (ja) | Ｌｅｄ発光素子用リードフレーム及びそれを用いたｌｅｄパッケージ、およびその製造方法 | |
| TW201532316A (zh) | 封裝結構及其製法 | |
| TWI705585B (zh) | 光源模組 | |
| JP2017168767A (ja) | 発光装置および発光装置の製造方法 | |
| TWM567481U (zh) | 具有晶片座的導線架結構 | |
| JP2014150199A (ja) | 発光装置及び照明装置 | |
| JP2013254833A (ja) | 発光装置及び発光装置の製造方法 | |
| TWI653724B (zh) | 具有晶片座的導線架結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180619 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181211 |