JP2013254833A - 発光装置及び発光装置の製造方法 - Google Patents

発光装置及び発光装置の製造方法 Download PDF

Info

Publication number
JP2013254833A
JP2013254833A JP2012129193A JP2012129193A JP2013254833A JP 2013254833 A JP2013254833 A JP 2013254833A JP 2012129193 A JP2012129193 A JP 2012129193A JP 2012129193 A JP2012129193 A JP 2012129193A JP 2013254833 A JP2013254833 A JP 2013254833A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
light
conductor layer
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012129193A
Other languages
English (en)
Inventor
Shunsuke Sasaki
俊介 佐々木
Yasumichi Okita
泰道 大北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Mitsubishi Electric Lighting Corp
Original Assignee
Mitsubishi Electric Corp
Mitsubishi Electric Lighting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Mitsubishi Electric Lighting Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012129193A priority Critical patent/JP2013254833A/ja
Publication of JP2013254833A publication Critical patent/JP2013254833A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】生産が容易で発光素子の側面における光の取り出し効率が高い発光装置を提供する。
【解決手段】半導体発光装置10は、光を放射する発光素子13と、導体層12a,12bを有する基体11とを備える。未硬化状態から硬化状態に遷移する接合材料16によって発光素子13が接合される導体層12aにおいて、発光素子13が接合される領域12cの周辺に、発光素子13の接合時に領域12cからはみ出た未硬化状態の接合材料16が入り込む凹部15が設けられている。
【選択図】図2

Description

本発明は、発光装置及び発光装置の製造方法に関するものである。本発明は、特に、発光層で生じた光を高効率に外部に取り出すことができる半導体発光装置及びその製造方法に関するものである。
従来の半導体発光装置では、発光素子の側面及び裏面における接着剤による光吸収を低減するため、発光素子の底部及び側面に反射層を設けることで、光を発光素子の外部に向かって効果的に反射させている(例えば、特許文献1参照)。
特開2009−177008号公報
上記のような発光装置では、発光素子の側面に接着剤が這い上がり、発光素子の側面で光が接着剤によって吸収されるため、光の取り出し効率が低下してしまう。また、反射層をスパッタ等の高価な装置を用いて高い精度で形成する必要があるため、生産性に難がある。
本発明は、例えば、生産が容易で発光素子の側面における光の取り出し効率が高い発光装置を提供することを目的とする。
本発明の一の態様に係る発光装置は、
光を放射する発光素子と、
未硬化状態から硬化状態に遷移する接合材料によって前記発光素子が接合される導体層であって、前記発光素子が接合される領域の周辺に、前記発光素子の接合時に前記領域からはみ出た未硬化状態の前記接合材料が入り込む凹部が設けられた導体層を有する基体とを備える。
本発明の一の態様によれば、発光装置の基体の導体層において発光素子が接合される領域の周辺に、発光素子の接合時に当該領域からはみ出た未硬化状態の接合材料が入り込む凹部を設けているため、生産が容易で発光素子の側面における光の取り出し効率が高い発光装置を提供することができる。
実施の形態1に係る半導体発光装置(発光素子の搭載前の状態)の断面図。 実施の形態1に係る半導体発光装置(発光素子の搭載後の状態)の断面図。 実施の形態1に係る半導体発光装置の基体の凹部の一例を示す平面図。 実施の形態1に係る半導体発光装置の基体の凹部の一例を示す平面図。 実施の形態2に係る半導体発光装置(発光素子の搭載後の状態)の断面図。 実施の形態3に係る半導体発光装置(発光素子の搭載後の状態)の断面図。
以下、本発明の実施の形態について、図を用いて説明する。なお、各実施の形態の説明において、「上」、「下」、「左」、「右」、「前」、「後」、「表」、「裏」といった方向は、説明の便宜上、そのように記しているだけであって、装置、器具、部品等の配置や向き等を限定するものではない。
実施の形態1.
図1及び図2は、本実施の形態に係る半導体発光装置10の断面図である。図1は発光素子13の搭載前の状態、図2は発光素子13の搭載後の状態を示している。
半導体発光装置10は、光を放射する発光素子13と、導体層12a,12bを有する基体11とを備える。導体層12aの上面には、凹部15が形成されている。発光素子13の上面には、電極14が形成されている。発光素子13は、導電性接着剤等、未硬化状態から硬化状態に遷移する接合材料16により、基体11の導体層12aに固着され、ワイヤ配線17により基体11と電気的に接続される。
ここで、導体層12aの上面は、発光素子13の底面と同程度又はそれより広く、かつ、発光素子13を載置できる形状をもつものとする。凹部15は、この導体層12aの上面に対し、硝酸や硫酸等の酸を用いたハーフエッチングを行うことにより、任意の形状及び深さになるように形成したものである。
発光素子13を基体11に固着する際、平面視で発光素子13の底部より外側にはみ出した余分な接合材料16が導体層12aの凹部15に流れ込むため、発光素子13には底面にのみ接合材料16が付着する。これによって、発光素子13の側面に接合材料16が這い上がらない状態で発光素子13を搭載可能となるため、発光素子13の側面部における光吸収がなくなり、光の取り出し効率を高めることができる。また、発光素子13から発生する熱を接合材料16及び導体層12aを介して安定的に放散することが可能となる。これによって、発光素子13の温度を常に一定に保つことができ、発光効率の安定化を図ることが可能となる。
上記のように、本実施の形態では、未硬化状態から硬化状態に遷移する接合材料16によって発光素子13が接合される導体層12aにおいて、発光素子13が接合される領域12cの周辺に、発光素子13の接合時に領域12cからはみ出た未硬化状態の接合材料16が入り込む凹部15が設けられている。このため、発光素子13の側面に未硬化状態の接合材料16が這い上がるのを防ぐことができるので、発光素子13の側面で光が接合材料16によって吸収されることがなく、半導体発光装置10の光の取り出し効率が向上する。また、光の取り出し効率を高めるために、反射層をスパッタ等の高価な装置を用いて高い精度で形成しなくてもよいため、半導体発光装置10の生産が容易になる。
半導体発光装置10は、以下の手順(製造方法)で製造される。
(1)基体11に形成された導体層12aの所定の領域12cの周辺に凹部15を設ける。
(2)周辺に凹部15が設けられた領域12cに未硬化状態の接合材料16を配する。
(3)図1に示すように、未硬化状態の接合材料16が配された領域12cに発光素子13を載せる。このとき、領域12cからはみ出た未硬化状態の接合材料16が凹部15に入り込む。
(4)図2に示すように、接合材料16を硬化させて導体層12aに発光素子13を接合するとともに、発光素子13の電極14と基体11に形成された別の導体層12bとをワイヤ配線17により電気接続する。
前述したように、上記(1)の工程では、導体層12aに対してハーフエッチングを行うことにより、任意の形状及び深さの凹部15を形成する。なお、他の方法により凹部15を形成してもよい。例えば、導体層12aに対して切削加工やプレス加工等の機械加工を行うことにより、任意の形状及び深さの凹部15を形成してもよい。
図3及び図4は、凹部15の一例を示す平面図である。
図3の例では、凹部15が四角形状をなしている。この例では、導体層12aの領域12cが矩形状であり、領域12cの四辺に沿って領域12c全体を囲むように凹部15が形成されている。凹部15は、凹部15に入り込んだ接合材料16が導体層12aの外側に漏れないように、溝状(堀状)になっている。
図4の例では、凹部15が内側にも設けられている。この例では、導体層12aの領域12cが複数(ここでは4つであるが、他の数でもよい)に分割して形成され、各領域12cが凹部15により隔てられている。また、各領域12cが矩形状であり、各領域12cの四辺に沿って領域12c全体を囲むように凹部15が形成されている。図3の例と同様に、凹部15は、凹部15に入り込んだ接合材料16が導体層12aの外側に漏れないように、溝状(堀状)になっている。
なお、凹部15の形状は、円形状等、上記以外の任意の形状であってよい。
以上説明したように、本実施の形態に係る半導体発光装置10は、発光素子13を取り囲む凹部15を基体11側に設けたものである。凹部15は基体11の上面の導体層12aをハーフエッチングや機械加工等により加工して形成する。
本実施の形態に係る半導体発光装置10の製造方法は、基体11の上面に設けられた、発光素子13の底面と同程度又はそれより広く、かつ、発光素子13を載置できる形状の上面をもつ導体層12aに凹部15を形成する工程と、接合材料16を用いて、基体11と発光素子13とを、凹部15により発光素子13の側面に接合材料16が這い上がるのを防ぎながら接合する工程とを有する。
本実施の形態によれば、凹部15を基体11側に設けた構成により、発光素子13の側面に接着剤等の接合材料16が這い上がらない状態で発光素子13を搭載可能となる。これによって、発光素子13の側面部における光吸収がなくなるため、光の取り出し効率を格段に向上させることができる。また、発光素子13から発生する熱を接合材料16及び導体層12aを介して安定的に放散させ、発光素子13の温度を常に一定に保つことが可能となるため、発光効率の安定化を図ることができる。
なお、半導体発光装置10は、発光装置の一例であり、図1及び図2に示したもの以外の構成をとってもよい。例えば、発光素子13を複数備え、それぞれの発光素子13が1対1で又は1対n(n≧2:nは自然数)で接合される導体層12aに凹部15が設けられていてもよい。また、発光素子13としては、LEDや有機EL等、任意の種類のものを用いることができる。
実施の形態2.
本実施の形態について、主に実施の形態1との差異を説明する。
図5は、本実施の形態に係る半導体発光装置10の断面図である。図5は発光素子13の搭載後の状態を示している。
実施の形態1では、図2に示したように、電極14が発光素子13の上面に形成されているが、図5に示すように、電極14が発光素子13の底面に形成されていてもよい。
実施の形態3.
本実施の形態について、主に実施の形態1との差異を説明する。
図6は、本実施の形態に係る半導体発光装置10の断面図である。図6は発光素子13の搭載後の状態を示している。
本実施の形態では、発光素子13の導体層12aに接合される底面に、発光素子13から放射される光を反射する金属膜18が形成されている。
例えば、発光素子13の底面に、焼結銀やナノペースト等の金属ペースト材料を略全面に薄く塗布焼成した金属膜18を形成する。そして、この発光素子13を、導電性接着材等の接合材料16により、基体11の導体層12aに固着し、ワイヤ配線17により基体11と電気的に接続する。
金属膜18を形成することによって、発光素子13から発光素子13の底面側に放射される光を発光素子13の上面や側面方向に反射させ、光の取り出し効率を格段に向上させることができる。また、発光素子13の底面の略全面を金属膜18で覆うことにより、接合材料16にはんだ等の金属材料を用いることによって、発光素子13からの発熱をより効率的に基体11に放散させることが可能となり、発光効率をさらに高めることができる。
以上、本発明の実施の形態について説明したが、これらの実施の形態のうち、2つ以上を組み合わせて実施しても構わない。あるいは、これらの実施の形態のうち、1つを部分的に実施しても構わない。あるいは、これらの実施の形態のうち、2つ以上を部分的に組み合わせて実施しても構わない。なお、本発明は、これらの実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。
10 半導体発光装置、11 基体、12a,12b 導体層、13 発光素子、14 電極、15 凹部、16 接合材料、17 ワイヤ配線、18 金属膜。

Claims (4)

  1. 光を放射する発光素子と、
    未硬化状態から硬化状態に遷移する接合材料によって前記発光素子が接合される導体層であって、前記発光素子が接合される領域の周辺に、前記発光素子の接合時に前記領域からはみ出た未硬化状態の前記接合材料が入り込む凹部が設けられた導体層を有する基体と
    を備えることを特徴とする発光装置。
  2. 前記導体層の前記発光素子が接合される領域が複数に分割して形成され、各領域が前記凹部により隔てられたことを特徴とする請求項1の発光装置。
  3. 前記発光素子の前記導体層に接合される底面に、前記発光素子から放射される光を反射する金属膜が形成されたことを特徴とする請求項1又は2の発光装置。
  4. 基体に形成された導体層の所定の領域の周辺に凹部を設ける工程と、
    周辺に前記凹部が設けられた領域に未硬化状態の接合材料を配する工程と、
    未硬化状態の前記接合材料が配された領域に発光素子を載せ、前記接合材料を硬化させて前記導体層に前記発光素子を接合する工程と
    を備えることを特徴とする発光装置の製造方法。
JP2012129193A 2012-06-06 2012-06-06 発光装置及び発光装置の製造方法 Pending JP2013254833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012129193A JP2013254833A (ja) 2012-06-06 2012-06-06 発光装置及び発光装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012129193A JP2013254833A (ja) 2012-06-06 2012-06-06 発光装置及び発光装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013254833A true JP2013254833A (ja) 2013-12-19

Family

ID=49952119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012129193A Pending JP2013254833A (ja) 2012-06-06 2012-06-06 発光装置及び発光装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013254833A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113293A (ja) * 2017-01-10 2018-07-19 セイコーエプソン株式会社 発光装置、生体情報測定装置および発光装置の製造方法
WO2020158807A1 (ja) * 2019-01-30 2020-08-06 京セラ株式会社 光学センサおよびそれを用いた光学センサ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5664482A (en) * 1979-10-30 1981-06-01 Toshiba Corp Led device
JP2001352100A (ja) * 2000-06-06 2001-12-21 Rohm Co Ltd 半導体発光素子
JP2009177008A (ja) * 2008-01-25 2009-08-06 Toshiba Discrete Technology Kk 発光素子及びその製造方法、発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5664482A (en) * 1979-10-30 1981-06-01 Toshiba Corp Led device
JP2001352100A (ja) * 2000-06-06 2001-12-21 Rohm Co Ltd 半導体発光素子
JP2009177008A (ja) * 2008-01-25 2009-08-06 Toshiba Discrete Technology Kk 発光素子及びその製造方法、発光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113293A (ja) * 2017-01-10 2018-07-19 セイコーエプソン株式会社 発光装置、生体情報測定装置および発光装置の製造方法
US11033193B2 (en) 2017-01-10 2021-06-15 Seiko Epson Corporation Light emitting device, biological information measuring apparatus, and method of manufacturing light emitting device
WO2020158807A1 (ja) * 2019-01-30 2020-08-06 京セラ株式会社 光学センサおよびそれを用いた光学センサ装置

Similar Documents

Publication Publication Date Title
JP5175488B2 (ja) 多層反射面構造を有するledパッケージ
TWI505519B (zh) 發光二極體燈條及其製造方法
CN108054265B (zh) 半导体发光结构及半导体封装结构
US9537019B2 (en) Semiconductor device
KR101055074B1 (ko) 발광 장치
JP2012124248A (ja) Ledチップ搭載用リードフレーム基板及びその製造方法並びにledパッケージ
US20100006888A1 (en) Method of manufacturing optical semiconductor device, optical semiconductor device, and method of manufacturing optical semiconductor apparatus
JP2014060343A (ja) 発光ダイオードの製造方法、発光ダイオード
JP5737083B2 (ja) Led光源装置
JP2015056649A (ja) 発光装置
WO2015076281A1 (ja) 発光装置、発光装置製造方法
JP2013254833A (ja) 発光装置及び発光装置の製造方法
TWI593141B (zh) 封裝結構之製法
JP6210720B2 (ja) Ledパッケージ
JP5914006B2 (ja) 半導体発光装置
JP2015185685A (ja) 発光装置の製造方法及び照明装置
JP2008147512A (ja) 発光装置およびその製造方法
US20120106171A1 (en) Led package structure
JP2014013855A (ja) 半導体発光装置の製造方法および半導体発光装置
KR20150037216A (ko) 발광 디바이스
TWI483420B (zh) 發光二極體模組
TWI672833B (zh) 發光二極體及其製造方法
JP2013069837A (ja) 発光モジュール
JP2016018990A (ja) パッケージ構造及びその製法並びに搭載部材
TW201628220A (zh) 發光二極體模組及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160426