TWI653724B - 具有晶片座的導線架結構 - Google Patents

具有晶片座的導線架結構 Download PDF

Info

Publication number
TWI653724B
TWI653724B TW107112938A TW107112938A TWI653724B TW I653724 B TWI653724 B TW I653724B TW 107112938 A TW107112938 A TW 107112938A TW 107112938 A TW107112938 A TW 107112938A TW I653724 B TWI653724 B TW I653724B
Authority
TW
Taiwan
Prior art keywords
wafer holder
platform
lead frame
portions
grooves
Prior art date
Application number
TW107112938A
Other languages
English (en)
Other versions
TW201944563A (zh
Inventor
朱振豐
陳原富
Original Assignee
復盛精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 復盛精密工業股份有限公司 filed Critical 復盛精密工業股份有限公司
Priority to TW107112938A priority Critical patent/TWI653724B/zh
Priority to CN201810387626.0A priority patent/CN110391204A/zh
Priority to JP2018215661A priority patent/JP6722745B2/ja
Application granted granted Critical
Publication of TWI653724B publication Critical patent/TWI653724B/zh
Publication of TW201944563A publication Critical patent/TW201944563A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Led Device Packages (AREA)

Abstract

一種具有晶片座的導線架結構，包括：一晶片座、一平台及一線路層。該晶片座具有一凹陷部，該凹陷部兩側各具有一固晶部，另於該晶片座的背面形成一散熱面。該平台具有一第一集線部、一第二集線部、一走線部及二連接部，該走線部與二連接部之間具有使二固晶部外露的二通孔；又，該平台具有複數溝槽，該些溝槽分別設於第一集線部、第二集線部及走線部上，該第一集線部及該第二集線部的該些溝槽中各設一貫穿孔。該線路層設於該些溝槽及貫穿孔中。其中該晶片座與該平台結合後，該晶片座的固晶部由該平台的正面外露，該散熱面由該平台背面外露。

Description

具有晶片座的導線架結構
本發明係有關一種導線架，尤指一種具有晶片座的導線架(Chip-on-Lead)結構。
已知，目前的IC半導體晶片或發光二極體的發光晶片在封裝時，都是將晶片固晶在具有導線架的晶片座上，再進行打金線使晶片與塑膠座體的導線架的導線電性連結，在打完金線後於利用樹脂於該晶片及該導線封裝成型。
而上述的半導體元件的晶片座在製作時，將一金屬板透過沖壓或蝕刻技術形成導線架，再將沖壓或蝕刻完成的導線架進行電鍍處理，在該導線架電鍍後，再進行粗化處理，使後製的晶片及塑膠與該導線架的結合性高，以提供後續的固晶、打線、封膠的方便性。
由於上述的該晶片座在製作時，製作造流程長，難度高，良率不佳，線(腳)與線(腳)之間的間距受到限制無法縮小，而且此種製程所製作出來的晶片座沒有提供散熱效果，因此在晶片運作時，所以產生的熱源也將無法散去，易造成晶片的損壞。
因此，本發明之主要目的，在於解決傳統缺失，本發明提供一新技術，將晶片座係以金屬材質製作，利用塑料包覆該晶片座，並使晶片座的一側面形成固晶區，另一面形成散熱面，以提供晶片有效的散熱區域。
本發明之另一目的，在於利用雷射雕刻技術成型有複數條的溝槽，在透過薄膜沉積技術在該溝槽中形成有導線的線路層。在不需要開製設計引腳的模具，使導線架設計彈性大，且線路可以隨時做設計變更，讓線(腳)與線(腳)之間的間距縮小，使製作成本大幅降低，製作良率提昇。
為達上述之目的，本發明提供一種具有晶片座的導線架結構，包括：一晶片座、一平台及一線路層。該晶片座上具有一凹陷部，該凹陷部的兩側各具有一相對應的固晶部，另於該晶片座的背面形成一散熱面。該平台上具有一第一集線部、一第二集線部及連接於該第一集線部與該第二集線部之間的一走線部與二連接部，在該走線部與該二連接部之間各具有使該二固晶部外露的二相對應的通孔；又，在該平台正面及背面具有複數個溝槽，該些溝槽分別設於該第一集線部、該第二集線部及該走線部的正面及背面上，再於該第一集線部及該第二集線部的該些溝槽中各設一貫穿孔。該線路層設於該些溝槽及該些貫穿孔中。其中，該晶片座與該平台結合後，使該晶片座的固晶部由該平台的正面外露，該散熱面由該平台的背面外露。
在本發明之一實施例中，該二固晶部的表面高於該走線部的表面。
在本發明之一實施例中，該二固晶部的兩端各延伸有一組接部。
在本發明之一實施例中，該二連接部上各具有二凹槽，該些凹槽使該晶片座的組接部跨置。
在本發明之一實施例中，該晶片座為銅材質。
在本發明之一實施例中，該平台為塑膠。
在本發明之一實施例中，該塑膠為環氧樹脂封裝材料。
在本發明之一實施例中，該線路層包含有複數條的走線段、打線段及焊墊部，以及與該些走線段、該打線段及該焊墊部電性連結的導電部，該些導電部由該平台正面貫穿至該平台的背面。
在本發明之一實施例中，該走線部的表面設置一絕緣層，以該絕緣層覆蓋該走線段。
在本發明之一實施例中，該絕緣層為絕緣膠。
茲有關本發明之技術內容及詳細說明，現在配合圖式說明如下：
請參閱圖1-5，係本發明之導線架的分解、平台的背面、立體外觀、背面及側視示意圖。如圖所示：本發明之具晶片座的導線架結構10，包括：一晶片座1、一平台2及一線路層3。其中，將該晶片座1利用蝕刻技術形成有固晶區域後，利用塑料包覆該晶片座1，並使晶片座1的一側面形成固晶區，另一面形成一外露式的散熱面，在於該塑料所形成的平台2上利用雷射雕刻技術成型有複數條的溝槽27，在透過薄膜沉積技術在該溝槽27中形成有導線的線路層3。
該晶片座1，在蝕刻技術後，在該晶片座1上具有一凹陷部11，該凹陷部11使該晶片座1的兩側各形成有一固接晶片(圖中未示)的固晶部12，在於該固晶部12的兩端各延伸有一組接部13，以該組接部13跨接於該線架2上。另於，該晶片座1的背面形成一散熱面14。在本圖式中，該晶片座1為銅材質。
該平台2，利用射出或熱壓技術將塑料與該晶片座1結合形成平台2，同時使該晶片座1的散熱面14外露，在成型後的平台2上具有一第一集線部21、一第二集線部22及連接於該第一集線部21與該第二集線部22之間的一走線部23與二連接部24。在該走線部23與該二連接部24形成有二相對的通孔25，該二通孔25使該二固晶部12外露，在該二固晶部12外露時，該二固晶部12的表面高於該走線部23的表面。另，於該二連接部24上各具有二凹槽26，該些凹槽26使該晶片座1的組接部13跨置，使該晶片座1組接於該平台2上。又，透過雷射雕刻技術在該平台2正面及背面雷射雕刻出複數個溝槽27，該些溝槽27分別設於該第一集線部21與該第二集線部22之間的一走線部23的正面及背面。再於該第一集線部21及該第二集線部22的該些溝槽27中各鑽設一貫穿孔28，該些貫穿孔28貫穿該平台2的正面及背面的該些溝槽27。在本圖式中，該平台2為塑膠的環氧樹脂封裝材料 (Epoxy Molding Compound，EMC)。
該線路層3，於該些溝槽27及該些貫穿孔28中進行薄膜沉積技術，在薄膜沉積過程中使金屬材料沉積在該些溝槽27及該些貫穿孔28裡形成一線路層3，該線路層3包含有複數條的走線段31、打線段32及焊墊部33，以及與該些走線段31、該打線段32及該焊墊部33電性連結的導電部34，該些導電部34由該平台2正面貫穿至該平台2的背面。
在上述所完成的導線架結構10不但具有固接晶片的區域，同時也提供晶片所產生熱源散熱的區域，以確保晶片的正常運作及使用壽命。
請參閱圖6-7，係本發明之導線架結構與晶片固接及圖6的斷面示意圖。如圖所示：本發明之導線架結構10在與晶片20固接時，係將該晶片20固接於該晶片座1的二固晶部12上，由於該二固晶部12的表面高於該平台2的走線部23的表面，使該晶片20的底面不會與該走線部23上的該些走線段31接觸形成短路問題。
在該晶片20固接於該晶片座1的二固晶部12後，在透過打線技術將導線30的一端電性連結於該走線部22的該些走線段31的一端上，再將導線30的另一端電性連結於該些打線段32上，即完成固晶及打線製程。且該導線架結構10係可以透過該平台2背面的焊墊部33焊接於所運用的電路板(圖中未示)上。
在晶片20運作時，所產生的熱源由該晶片座1的該二固晶部12將熱源傳導至該晶片座1背面的散熱面14上以進行散熱，以確保晶片20不會因為溫度過高而損壞。
此外，該平台2上製作線路層3，使該導線架1設計彈性大，讓該線路層3可以隨時做設計變更及線路層3之間的線(腳)與線(腳)的間距可以縮的更小，使製作更加簡單，也使製作成本大幅降低，製作良率提昇。
請參閱圖8，係本發明之導線架結構的另一實施例示意圖。如圖所示：在固接該晶片20時，若固定晶片20是使用銀膠(圖中未示)固定時，擔心固接該晶片20的銀膠跨過到走線部23的走線段31時，會使銀膠與走線段31發生短路問題，因此在該走線部23的表面設置一絕緣層40，該絕緣層40為絕緣膠，以防止該銀膠與該走線部23上的走線段31發生短路。
若是，使用絕緣膠(圖中未示)將該晶片20固接於該晶片座1的二固晶部12時，則無此需使用絕緣層40。
惟以上所述僅為本發明之較佳實施例，非意欲侷限本發明的專利保護範圍，故舉凡運用本發明說明書或圖式內容所為的等效變化，均同理皆包含於本發明的權利保護範圍內，合予陳明。
10‧‧‧導線架結構
1‧‧‧晶片座
11‧‧‧凹陷部
12‧‧‧固晶部
13‧‧‧組接部
14‧‧‧散熱面
2‧‧‧平台
21‧‧‧第一集線部
22‧‧‧第二集線部
23‧‧‧走線部
24‧‧‧連接部
25‧‧‧通孔
26‧‧‧凹槽
27‧‧‧溝槽
28‧‧‧貫穿孔
3‧‧‧線路層
31‧‧‧走線段
32‧‧‧打線段
33‧‧‧焊墊部
34‧‧‧導電部
20‧‧‧晶片
30‧‧‧導線
40‧‧‧絕緣層
圖1，係本發明之導線架結構的分解示意圖；
圖2，係圖1的平台的背面示意圖；
圖3，係本發明之導線架結構的立體外觀示意圖；
圖4，係圖2的背面示意圖；
圖5，係圖2的側視示意圖；
圖6，係本發明之導線架結構與晶片固接示意圖；
圖7，係圖6的斷面示意圖；
圖8，係本發明之導線架的另一實施例示意圖。

Claims (10)

  1. 一種具有晶片座的導線架結構，包括：一晶片座，其上具有一凹陷部，該凹陷部的兩側各具有一相對應的固晶部，另於該晶片座的背面形成一散熱面；一平台，其上具有一第一集線部、一第二集線部及連接於該第一集線部與該第二集線部之間的一走線部與二連接部，在該走線部與該二連接部之間各具有使該二固晶部外露的二相對應的通孔；又，在該平台正面及背面具有複數個溝槽，該些溝槽分別設於該第一集線部、該第二集線部及該走線部的正面及背面，再於該第一集線部及該第二集線部的該些溝槽中各設一貫穿孔；一線路層，係設於該些溝槽及該些貫穿孔中；其中，該晶片座與該平台結合後，使該晶片座的二固晶部由該平台的正面外露，該散熱面由該平台的背面外露。
  2. 如申請專利範圍第1項所述之具有晶片座的導線架結構，其中，該二固晶部的表面高於該走線部的表面。
  3. 如申請專利範圍第1項所述之具有晶片座的導線架結構，其中，該二固晶部的兩端各延伸有一組接部。
  4. 如申請專利範圍第3項所述之具有晶片座的導線架結構，其中，該二連接部上各具有二凹槽，該些凹槽使該晶片座的組接部跨置。
  5. 如申請專利範圍第1項所述之具有晶片座的導線架結構，其中，該晶片座為銅材質。
  6. 如申請專利範圍第1項所述之具有晶片座的導線架結構，其中，該平台為塑膠。
  7. 如申請專利範圍第6項所述之具有晶片座的導線架結構，其中，該塑膠為環氧樹脂封裝材料。
  8. 如申請專利範圍第1項所述之具有晶片座的導線架結構，其中，該線路層包含有複數條的走線段、打線段及焊墊部，以及與該些走線段、該打線段及該焊墊部電性連結的導電部，該些導電部由該平台正面貫穿至該平台的背面。
  9. 如申請專利範圍第8項所述之具有晶片座的導線架結構，其中，該走線部的表面設置一絕緣層，以該絕緣層覆蓋該走線段。
  10. 如申請專利範圍第9項所述之具有晶片座的導線架結構，其中，該絕緣層為絕緣膠。
TW107112938A 2018-04-16 2018-04-16 具有晶片座的導線架結構 TWI653724B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107112938A TWI653724B (zh) 2018-04-16 2018-04-16 具有晶片座的導線架結構
CN201810387626.0A CN110391204A (zh) 2018-04-16 2018-04-26 具有芯片座的导线架结构
JP2018215661A JP6722745B2 (ja) 2018-04-16 2018-11-16 チップホルダ付きリードフレーム構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107112938A TWI653724B (zh) 2018-04-16 2018-04-16 具有晶片座的導線架結構

Publications (2)

Publication Number Publication Date
TWI653724B true TWI653724B (zh) 2019-03-11
TW201944563A TW201944563A (zh) 2019-11-16

Family

ID=66590627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107112938A TWI653724B (zh) 2018-04-16 2018-04-16 具有晶片座的導線架結構

Country Status (3)

Country Link
JP (1) JP6722745B2 (zh)
CN (1) CN110391204A (zh)
TW (1) TWI653724B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316269A (ja) * 1995-05-16 1996-11-29 Fujitsu Ltd 半導体チップおよびチップホルダとそれに用いた半導体装置の製造方法
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
TWI490988B (zh) * 2012-03-21 2015-07-01 Chipmos Technologies Inc 半導體封裝結構
TWM552187U (zh) * 2017-05-18 2017-11-21 Fusheng Electronics Corp 具線路之導線架結構
TWM567481U (zh) * 2018-04-16 2018-09-21 復盛精密工業股份有限公司 具有晶片座的導線架結構

Also Published As

Publication number Publication date
JP6722745B2 (ja) 2020-07-15
TW201944563A (zh) 2019-11-16
CN110391204A (zh) 2019-10-29
JP2019186522A (ja) 2019-10-24

Similar Documents

Publication Publication Date Title
JP2844316B2 (ja) 半導体装置およびその実装構造
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP3526788B2 (ja) 半導体装置の製造方法
JP2018525826A (ja) レーザ部品およびその製造方法
JP4309030B2 (ja) 発光装置
US10643940B2 (en) Electronic device with die being sunk in substrate
US7867908B2 (en) Method of fabricating substrate
JPH04293259A (ja) 半導体装置およびその製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
JP2593702B2 (ja) 半導体装置の製造方法
TWI653724B (zh) 具有晶片座的導線架結構
TWM567481U (zh) 具有晶片座的導線架結構
JPH03174749A (ja) 半導体装置
JPH08241940A (ja) 半導体装置およびその製造方法
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
JP2660732B2 (ja) 半導体装置
KR101768908B1 (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
US20230005803A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
JP4881369B2 (ja) 半導体装置の製造方法
KR101138442B1 (ko) 발광소자
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
JP2504262Y2 (ja) 半導体モジュ―ル
KR20000073063A (ko) 반도체 패키지 및 그 제조방법