KR101768908B1 - 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 - Google Patents
메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101768908B1 KR101768908B1 KR1020150054062A KR20150054062A KR101768908B1 KR 101768908 B1 KR101768908 B1 KR 101768908B1 KR 1020150054062 A KR1020150054062 A KR 1020150054062A KR 20150054062 A KR20150054062 A KR 20150054062A KR 101768908 B1 KR101768908 B1 KR 101768908B1
- Authority
- KR
- South Korea
- Prior art keywords
- thermal
- temperature sensing
- ribs
- passages
- lands
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 109
- 239000002184 metal Substances 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title abstract description 26
- 239000004020 conductor Substances 0.000 claims abstract description 71
- 238000007747 plating Methods 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 150000003071 polychlorinated biphenyls Chemical class 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 abstract description 8
- 238000012546 transfer Methods 0.000 abstract description 6
- 230000005855 radiation Effects 0.000 abstract description 5
- 230000002708 enhancing effect Effects 0.000 abstract 1
- IYZWUWBAFUBNCH-UHFFFAOYSA-N 2,6-dichlorobiphenyl Chemical compound ClC1=CC=CC(Cl)=C1C1=CC=CC=C1 IYZWUWBAFUBNCH-UHFFFAOYSA-N 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000010949 copper Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- SXHLTVKPNQVZGL-UHFFFAOYSA-N 1,2-dichloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1 SXHLTVKPNQVZGL-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09054—Raised area or protrusion of metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 LED 칩(Light emitting diode chip)과 같은 전자부품의 방열 성능을 높일 수 있는 메탈 PCB(Metal printed circuit board) 및 그 제조 방법을 개시한다. 또한, LED 칩이 메탈 PCB에 패키징되어 있는 LED 패키지 구조물 및 그 제조 방법을 개시한다. 본 발명의 메탈 PCB는, 메탈 베이스, 절연층, 제1 및 제2 도체 패턴, 한 쌍의 제1 및 제2 랜드, 커버층으로 구성되어 있다. 서멀 패시지, 온도 센싱 포인트와, 서멀 패시지와 온도 센싱 포인트를 연결하는 리브가 메탈 베이스의 표면에 돌출되어 있다. 절연층은 메탈 베이스의 표면에 형성되어 있으며, 제1 및 제2 도체 패턴은 절연층의 표면에 서로 간격을 두고 떨어져 형성되어 있다. 제1 랜드는 제1 도체 패턴의 표면에 형성되어 있고, 제2 랜드는 제2 도체 패턴의 표면에 형성되어 있다. 커버층은 서멀 패시지, 온도 센싱 포인트, 리브와 한 쌍의 제1 및 제2 랜드 각각이 노출되도록 제1 및 제2 도체 패턴의 표면에 형성되어 있다. 본 발명의 LED 패키지 구조물은, 서멀 패시지를 통하여 메탈 베이스에 열을 전달할 수 있도록 서멀 패시지와 한 쌍의 제1 및 제2 랜드에 패키징되어 있는 LED 칩을 포함한다. 본 발명에 의하면, LED 칩의 방열 성능을 높일 수 있으며, 구성이 간단하고 제조가 용이하여 생산비를 낮출 수 있는 효과가 있다.
Description
본 발명은 메탈 인쇄회로기판(Metal printed circuit board, Metal PCB)에 관한 것으로, 보다 상세하게는 전자부품(Electronic components)의 방열 성능(Heat radiation efficiency)을 높일 수 있는 메탈 PCB 및 그 제조 방법에 관한 것이다. 또한, 본 발명은 엘이디 칩(LED chip)이 높은 방열 성능의 메탈 PCB에 패키징(Packing)되어 있는 엘이디(LED, Light emitting diode) 패키지 구조물 및 그 제조 방법에 관한 것이다.
오랫동안 LED, 반도체 소자, 트랜지스터(Transistor) 등과 같은 다양한 전자부품의 성능과 신뢰성을 확보하기 위하여 전자부품의 열을 효율적으로 냉각시킬 수 있는 냉각기술(Cooling technology)이 중요한 이슈(Issue)로 되고 있다. 고발열 전자부품의 하나로 LED는 수명이 길고, 소형화 및 경량화가 용이하며, 소비전력이 낮은 등의 많은 장점으로 다양한 분야에서 사용이 증가되고 있다. 조명의 광원으로 사용되는 LED는 발광 효율이 높아지고 있지만, 통상적으로 공급 전력의 50% 이상이 발열에 소비되는 것으로 알려져 있다. 따라서 LED 칩의 발열로 인한 특성 저하, 수명 단축 등의 문제를 해결하는 것이 매우 중요하다.
LED 패키지(LED package) 또는 LED 모듈(LED module)은 표면실장기술(Surface mount technology, SMT)에 의하여 PCB, 메탈 PCB 등에 실장하는 것이 일반화되어 있다. 메탈 PCB는 메탈 회로기판(Metal circuit board), 메탈 코어 PCB(Metal core PCB) 등으로 지칭되고도 있다. 메탈 PCB는 LED 칩의 열을 열전도도(Thermal conductivity)가 높은 메탈 베이스(Metal base)에 전달하여 방출하는 방열 기판(Heat radiating substrate)이다. 한편, 칩온보드((Chip-on-board, COB) LED 패키지는 LED 칩, 즉 베어 칩(Bare chip) 또는 베어 다이(Bare die)를 방열 기판에 직접 실장하여 패키징(Packing)함으로써, LED 패키지의 제조 공정을 단축시켜 생산성을 향상시킬 수 있는 장점이 있다.
미국 특허 제8,138,512호 "엘이디 패키지를 갖는 메탈 PCB(LED package with metal PCB)"는 엘이디 칩이 실장되는 제1 시트 메탈 플레이트(Sheet metal plate), 제2 시트 메탈 플레이트, 절연층(Insulating layer)과 홀컵(Hole cup)을 구비하고 있다. 절연층은 제1 시트 메탈 플레이트의 제1 및 제2 전극 패턴(Electrode pattern)과 제2 시트 메탈 플레이트의 제1 및 제2 단자(Terminal) 사이에 개재되어 있다. 제1 및 제2 전극 패턴은 비아 홀들(Via holes)에 형성되어 있는 비아 도체 부분들(Via conductive portions)에 의하여 접속되어 있다. LED 칩의 열은 제1 및 제2 전극 패턴과 비아 도체 부분들을 통하여 제1 및 제2 단자에 전달되어 방출된다. 그러나 비아 도체 부분들을 통한 열전도율(Thermal conductivity)이 낮은 단점이 있다.
미국 특허출원공개 제2012/0268896 A1호 "메탈 코어 PCB와 전자 패키지 구조물(Metal core printed circuit board and electronic package structure)"은 전자부품이 표면에 실장되어 있는 회로층(Circuit layer)과, 회로층의 이면에 배치되어 있는 금속층(Metal layer)으로 구성되어 있다. 복수의 관통구멍(Through hole)이 메탈 코어 PCB의 회로층과 금속층에 형성되어 있다. 복수의 서멀 패시지(Thermal passage)가 메탈 코어 PCB의 관통구멍들을 통하여 외부의 회로기판(External circuit board)에 접속되어 있다. 전자부품의 핀들(Pins)은 서멀 패시지들에 접속되어 있다. 전자부품의 열은 서멀 패시지들을 통하여 회로기판에 전달되어 방출된다. 그러나 금속층과 서멀 패시지들의 절연을 위한 복수의 절연층(Insulating layer)으로 플라스틱 시스(Plastic sheath)를 메탈 코어 PCB의 관통구멍들에 통과되도록 끼운 후, 서멀 패시지들로 리벳(Rivet)을 메탈 코어 PCB의 관통구멍들에 통과되도록 끼워 결합해야 하므로, 구성이 상당히 복잡하고 조립이 어려워 생산성이 저하되는 문제가 있다. 또한, 전자부품의 핀들을 서멀 패시지들에 접속하기 위한 별도의 솔더링 공정(Soldering process)이 추가로 필요한 단점이 있다.
최근까지 LED 관련 기술은 LED 칩의 발광 효율을 향상시키고 이를 효율적으로 추출하기 위한 연구 위주로 활발하게 진행되어 왔다. 하지만 이러한 많은 노력에도 불구하고 LED 칩에서 발생하는 열을 외부로 효율적으로 전달하고 광 효율을 유지할 수 있는 패키징 기술, PCB구조, 모듈 기술 등의 주변 기술들이 성숙되지 못한 것이 LED 응용시장 확대에 장벽이 되고 있다. 따라서 LED 칩의 방열 성능을 높일 수 있는 메탈 PCB에 대한 연구가 활발히 진행되고 있다.
본 발명은 상기한 바와 같은 종래의 메탈 PCB와 LED 패키지에서 발생되는 여러 가지 문제점을 해결하기 위한 것이다. 본 발명의 목적은, LED 칩과 같은 고발열 전자부품의 방열 성능을 높일 수 있는 새로운 메탈 PCB 및 그 제조 방법을 제공하는 것이다. 본 발명의 다른 목적은, 구성이 간단하고 제조가 용이하여 생산비를 낮출 수 있는 메탈 PCB 및 그 제조 방법을 제공하는 것이다. 본 발명의 또 다른 목적은, LED 칩이 방열 성능이 높고 제조가 용이한 메탈 PCB에 실장되어 있는 LED 패키지 구조물 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 메탈 PCB의 제조 방법이 제공된다. 본 발명에 따른 메탈 PCB의 제조 방법은, 전자부품의 열을 전달하기 위한 서멀 패시지와, 서멀 패시지를 통해 전달되는 전자부품의 열을 측정하기 위한 온도 센싱 포인트와, 서멀 패시지와 온도 센싱 포인트를 연결하여 전자제품의 열을 서멀 패시지로부터 온도 센싱 포인트로 전달하기 위한 리브를 메탈 베이스의 표면에 돌출되도록 함께 형성하는 단계와; 서멀 패시지, 온도 센싱 포인트와 리브 각각이 위쪽에 노출되도록 메탈 베이스의 표면에 절연층을 형성하는 단계와; 서멀 패시지, 온도 센싱 포인트와 리브 각각이 통과되도록 절연층의 표면에 서로 간격을 두고 떨어져 있는 제1 및 제2 도체 패턴을 형성하는 단계와; 전자부품의 실장을 위하여 서멀 패시지와 이웃하도록 제1 도체 패턴의 표면에 한 쌍의 제1 랜드를 형성하고, 제2 도체 패턴의 표면에 한 쌍의 제2 랜드를 형성하는 단계와; 서멀 패시지, 온도 센싱 포인트, 리브와 한 쌍의 제1 및 제2 랜드 각각이 노출되도록 제1 및 제2 도체 패턴의 표면에 커버층을 형성하는 단계를 포함한다. 본 발명의 다른 측면에 따른 LED 패키지 구조물의 제조 방법은, 메탈 베이스의 서멀 패시지를 통하여 메탈 베이스에 열을 전달할 수 있도록 서멀 패시지와 한 쌍의 제1 및 제2 랜드에 LED 칩을 패키징하는 단계를 포함한다.
또한, 서멀 패시지, 온도 센싱 포인트와 리브 각각의 끝면에 패턴 도금층을 형성한다. LED 칩의 열은 서멀 패시지와 리브를 통하여 온도 센싱 포인트에 전달되므로, 온도 센서를 온도 센싱 포인트에 접촉하여 LED 칩의 열을 정확하고 간편하게 측정할 수 있다.
본 발명의 또 다른 측면에 따른 메탈 PCB는, 전자부품의 열을 전달하기 위한 서멀 패시지와, 서멀 패시지를 통해 전달되는 전자부품의 열을 측정하기 위한 온도 센싱 포인트와, 서멀 패시지와 온도 센싱 포인트를 연결하여 전자제품의 열을 서멀 패시지로부터 온도 센싱 포인트로 전달하기 위한 리브가 표면에 돌출되어 있는 메탈 베이스와; 메탈 베이스의 표면에 형성되어 있으며, 서멀 패시지, 온도 센싱 포인트와 리브 각각이 위쪽에 노출되어 있는 절연층과; 서멀 패시지, 온도 센싱 포인트와 리브 각각이 통과되도록 절연층의 표면에 서로 간격을 두고 떨어져 형성되어 있는 제1 및 제2 도체 패턴과; 전자부품의 실장을 위하여 서멀 패시지와 이웃하도록 제1 도체 패턴의 표면에 형성되어 있는 한 쌍의 제1 랜드와; 전자부품의 실장을 위하여 서멀 패시지와 이웃하도록 제2 도체 패턴의 표면에 형성되어 있는 한 쌍의 제2 랜드와; 서멀 패시지, 온도 센싱 포인트, 리브와 한 쌍의 제1 및 제2 랜드 각각이 노출되도록 제1 및 제2 도체 패턴의 표면에 형성되어 있는 커버층을 포함한다. 본 발명의 또 다른 측면에 따른 LED 패키지 구조물은, 서멀 패시지를 통하여 메탈 베이스에 열을 전달할 수 있도록 서멀 패시지와 한 쌍의 제1 및 제2 랜드에 패키징되어 있는 LED 칩을 포함한다.
본 발명에 따른 메탈 PCB 및 그 제조 방법은, LED 칩과 같은 고발열 전자부품의 열이 메탈 베이스를 통하여 방열 패드에 효율적으로 전달되어 방열되므로, 방열 성능 및 신뢰성을 높일 수 있게 된다. 또한, 구성이 간단하고 제조가 용이하여 생산성을 향상시킬 수 있다. 또한, 절연층이 절연 시트의 열압착에 의하여 형성되므로, 절연층의 불량을 방지할 수 있으며, 절연층의 형태를 쉽게 변경하여 제조할 수 있다. 본 발명에 따른 LED 패키지 구조물 및 그 제조 방법은, LED 칩이 방열 성능이 높고 제조가 용이한 메탈 PCB에 실장되어 신뢰성과 생산성을 향상시킬 수 있는 유용한 효과가 있다.
도 1은 본 발명에 따른 메탈 PCB 및 LED 패키지 구조물을 나타낸 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ선 단면도이다.
도 3은 본 발명에 따른 메탈 PCB를 분리하여 나타낸 사시도이다.
도 4는 본 발명에 따른 메탈 PCB에서 메탈 베이스를 나타낸 평면도이다.
도 5는 본 발명에 따른 메탈 PCB에서 절연층을 나타낸 평면도이다.
도 6은 본 발명에 따른 메탈 PCB에서 제1 및 제2 도체 패턴을 나타낸 평면도이다.
도 7은 본 발명에 따른 메탈 PCB에서 커버층을 나타낸 평면도이다.
도 8은 본 발명에 따른 메탈 PCB의 제조 방법을 설명하기 위하여 나타낸 도면이다.
도 2는 도 1의 Ⅱ-Ⅱ선 단면도이다.
도 3은 본 발명에 따른 메탈 PCB를 분리하여 나타낸 사시도이다.
도 4는 본 발명에 따른 메탈 PCB에서 메탈 베이스를 나타낸 평면도이다.
도 5는 본 발명에 따른 메탈 PCB에서 절연층을 나타낸 평면도이다.
도 6은 본 발명에 따른 메탈 PCB에서 제1 및 제2 도체 패턴을 나타낸 평면도이다.
도 7은 본 발명에 따른 메탈 PCB에서 커버층을 나타낸 평면도이다.
도 8은 본 발명에 따른 메탈 PCB의 제조 방법을 설명하기 위하여 나타낸 도면이다.
본 발명의 그 밖의 목적, 특정한 장점들과 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다.
이하, 본 발명에 따른 메탈 PCB 및 그 제조 방법, LED 패키지 구조물 및 그 제조 방법에 대한 바람직한 실시예들을 첨부된 도면들에 의거하여 상세하게 설명한다.
먼저, 도 1 내지 도 4을 참조하면, 본 발명에 따른 메탈 PCB(10)는 메탈 베이스(20)를 구비한다. 메탈 베이스(20)는 제1 면(22)과 제2 면(24)을 갖는다. 제1 면(22)은 메탈 베이스(20)의 표면 또는 윗면이 되고, 제2 면(24)은 메탈 베이스(20)의 이면 또는 아랫면이 된다. 한 쌍의 볼트 홀(Bolt hole: 26)이 메탈 베이스(20)의 양쪽에 형성되어 있다. 도 1, 도 3과 도 4에 메탈 베이스(20)는 사각형으로 구성되어 있는 것이 도시되어 있으나, 이에 한정되는 것은 아니다. 메탈 베이스(20)는 원형, 장방형 등 다양한 형태로 구성될 수 있다.
서멀 패시지(30)가 제1 면(22)의 중앙에 돌출되어 있다. 서멀 패시지(30)는 메탈 PCB(10)에 실장되는 LED 칩과 같은 전자부품의 열을 메탈 베이스(20)로 전달하는 통로가 된다. 도 3에 서멀 패시지(30)는 사각형 기둥으로 형성되어 있는 것이 도시되어 있으나, 이에 한정되는 것은 아니다. 서멀 패시지(30)는 원형, 삼각형 등의 기둥으로 형성될 수 있다.
온도 센싱 포인트(Temperature sensing point: 32)가 서멀 패시지(30)의 한쪽에 이웃하도록 제1 면(22)에 돌출되어 있다. 온도 센싱 포인트(32)는 서멀 패시지(30)와 같이 전자부품의 열을 메탈 베이스(20)로 전달한다. 리브(Rib: 34)가 서멀 패시지(30)와 온도 센싱 포인트(32)를 연결하도록 형성되어 있다. 따라서 전자부품의 열은 서멀 패시지(30)와 리브(34)를 통하여 온도 센싱 포인트(32)에 전달된다. 온도 센싱 포인트(36)가 메탈 베이스(20)의 가장자리에 이웃하도록 제1 면(22)에 돌출되어 있다. 서멀 패시지(30), 온도 센싱 포인트(32, 36)와 리브(34) 각각의 높이는 동일하다. 몇몇 실시예에 있어서, 한 쌍의 온도 센싱 포인트가 서멀 패시지(30)의 양쪽에 이웃하도록 제1 면(22)에 형성될 수 있다. 메탈 베이스(20)의 소재는 동판(Copper(Cu) plate: 38)으로 구성되는 것이 바람직하나, 이에 한정되는 것은 아니다. 메탈 베이스(20)의 소재는 알루미늄판(Aluminum(Al) plate)과 같은 도체로 구성될 수 있다.
도 1 내지 도 3과 도 5를 참조하면, 본 발명에 따른 메탈 PCB(10)는 서멀 패시지(30), 온도 센싱 포인트(32, 36)와 리브(34)가 위쪽으로 노출되도록 제1 면(22)에 형성되어 있는 절연층(40)을 구비한다. 절연층(40)은 절연 시트(Insulating sheet: 42)에 의하여 구성되어 있다. 절연 시트(42)는 서멀 패시지(30)가 끼워져 통과되도록 형성되어 있는 제1 구멍(44a)과, 온도 센싱 포인트(32)가 끼워져 통과되도록 형성되어 있는 제2 구멍(44b)과, 온도 센싱 포인트(36)가 끼워져 통과되도록 형성되어 있는 제3 구멍(44c)을 갖는다. 또한, 절연 시트(42)는 서멀 패시지(30)와 온도 센싱 포인트(32)를 연결하여 리브(34)가 끼워져 통과되도록 형성되어 있는 한 쌍의 슬롯(Slot: 46)을 갖는다.
한 쌍의 볼트 홀(48)이 메탈 베이스(20)의 볼트 홀(26)들과 정렬되도록 절연 시트(42)의 양쪽에 형성되어 있다. 절연 시트(42)는 열압착(Thermocompression bonding)에 의하여 제1 면(22)에 부착되어 있다. 절연 시트(42)는 T-preg HTD(상품명, Laird technologies, 미국), Thermal Clad(상품명, Bergquist Company, 미국), Hitt plate(상품명, Denka, 일본) 등의 고방열 절연 시트로 구성될 수 있다. 몇몇 실시예에 있어서, 절연층(40)은 에폭시 수지(Epoxy resin)와 같은 절연재의 코팅(Coating)에 의하여 형성될 수 있다.
도 1 내지 도 3과 도 6을 참조하면, 본 발명에 따른 메탈 PCB(10)는 서멀 패시지(30)와 온도 센싱 포인트(32, 36) 각각이 위쪽으로 노출되도록 절연층(40)의 표면에 형성되어 있는 제1 도체 패턴(50)과 제2 도체 패턴(52)을 구비한다. 제1 도체 패턴(50)은 양극(Anode)이 되고, 제2 도체 패턴(52)은 음극(Cathode)이 될 수 있다.
제1 및 제2 도체 패턴(50, 52)은 서멀 패시지(30)와 온도 센싱 포인트(32)를 기준으로 제1 면(22)의 양쪽에 배치되어 있으며, 서로 간격을 두고 떨어져 있다. 서멀 패시지(30)와 온도 센싱 포인트(32) 각각이 끼워져 통과되도록 제1 하프 홀(Half hole: 54a)과 제2 하프 홀(54b)이 제1 및 제2 도체 패턴(50, 52)의 서로 마주하는 면에 각각 형성되어 있다. 하프 슬롯(Half slot: 56)이 제1 하프 홀(54a)과 제2 하프 홀(54b)을 연결하도록 제1 및 제2 도체 패턴(50, 52)의 서로 마주하는 면에 각각 형성되어 있다. 리브(34)는 제1 및 제2 도체 패턴(50, 52) 사이의 하프 슬롯(56)을 통과하도록 끼워진다. 몇몇 실시예에 있어서, 서멀 패시지(30), 온도 센싱 포인트(32)와 리브(34) 각각이 충분히 통과할 수 있도록 제1 및 제2 도체 패턴(50, 52) 사이의 간격이 형성되는 경우, 제1 및 제2 하프 홀(54a, 54b)과 하프 슬롯(56)은 형성되지 않을 수 있다. 제1 및 제2 도체 패턴(50, 52) 사이에 온도 센싱 포인트(36)가 끼워져 통과되도록 구멍(54c)이 제1 도체 패턴(50)의 한쪽에 형성되어 있다. 구멍(54c)은 온도 센싱 포인트(36)의 위치에 따라 제2 도체 패턴(52)에 형성될 수도 있다.
서멀 패시지(30), 온도 센싱 포인트(32)와 리브(34) 각각은 제1 및 제2 하프 홀(54a, 54b)과 하프 슬롯(34)에 대하여 절연되어 있다. 온도 센싱 포인트(36)은 구멍(54c)에 대하여 절연되어 있다. 한 쌍의 볼트 홀(58)이 메탈 베이스(20)의 볼트 홀(26)들과 정렬되도록 제1 및 제2 도체 패턴(50, 52)에 형성되어 있다. 제1 및 제2 도체 패턴(50, 52) 각각은 제1 및 제2 동박(Copper foil: 60, 62)에 의하여 구성되어 있다. 몇몇 실시예에 있어서, 제1 및 제2 도체 패턴(50, 52) 각각은 동 도금에 의하여 형성될 수 있다.
도 1 내지 도 3과 도 7을 참조하면, 본 발명에 따른 메탈 PCB(10)는 제1 및 제2 도체 패턴(50, 52) 각각의 표면에 형성되어 있는 한 쌍의 제1 및 제2 랜드(Land: 70, 72)와 제1 및 제2 패드(Pad: 74, 76)를 구비한다. 제1 및 제2 랜드(70, 72)들은 서멀 패시지(30)와 이웃하도록 제1 및 제2 도체 패턴(50, 52)의 표면에 형성되어 있다. 제1 및 제2 패드(74, 76)는 제1 및 제2 도체 패턴(50, 52)의 가장자리와 이웃하도록 제1 및 제2 도체 패턴(50, 52)의 표면에 형성되어 있다. 전자장치, 예를 들면 LED 램프의 전선들이 제1 및 제2 패드(74, 76)에 접속되어 LED 칩의 구동을 위한 전력을 공급하게 된다. 제1 및 제2 랜드(70, 72)들과 제1 및 제2 패드(74, 76)는 고밀도(High density), 고신뢰성(High reliability) 및 균일전착성(Throwing power)을 위하여 금(Gold(Au))의 도금에 의하여 형성될 수 있다.
본 발명에 따른 메탈 PCB(10)는 서멀 패시지(30), 온도 센싱 포인트(32, 36)와 리브(34) 각각의 끝면(End surface) 각각에 형성되어 있는 패턴 도금층(Pattern plating layer: 80)을 더 구비한다. 패턴 도금층(80)의 소재는 제1 및 제2 랜드(70, 72)들, 제1 및 제2 패드(74, 76)와 마찬가지로 금에 의하여 형성될 수 있다. 제1 및 제2 랜드(70, 72)들, 제1 및 제2 패드(74, 76)와 패턴 도금층(80)은 함께 도금할 수 있다.
본 발명에 따른 메탈 PCB(10)는 제1 및 제2 도체 패턴(50, 52)을 보호하기 위하여 제1 및 제2 랜드(70, 72)들, 제1 및 제2 패드(74, 76)와 패턴 도금층(80)이 노출되도록 제1 및 제2 도체 패턴(50, 52)의 윗면에 형성되어 있는 커버층(Coverlayer: 90)을 구비한다. 커버층(90)은 솔더 레지스트 잉크(Solder resist ink)로 불변성 잉크(Permanent ink)를 제1 및 제2 도체 패턴(50, 52)의 표면에 도포하여 형성하는 포토 솔더 레지스트(Photo solder resist, PSR)에 의하여 형성되어 있다. 몇몇 실시예에 있어서, 커버층(90)은 스크린 프린팅(Screen printing)에 의하여 형성될 수 있다.
도 1과 도 2를 참조하면, 본 발명에 따른 LED 패키지 구조물(100)은 메탈 PCB(10)에 COB 패키징(Chip-on-board packing)되어 있는 LED 칩(102)을 구비한다. LED 칩(102)은 플립 칩 본딩(Flip chip bonding)에 의하여 서멀 패시지(30)의 패턴 도금층(80)과 제1 및 제2 랜드(70, 72)들 각각에 접속되어 있다. 몇몇 실시예에 있어서, LED 칩(102)은 와이어 본딩(Wire bonding)에 의하여 제1 및 제2 도체 패턴(50, 52) 또는 제1 및 제2 랜드(70, 72)에 접속될 수 있다.
형광체(Phosphor: 104)가 LED 칩(102) 위에 형성되어 있다. 봉지(Encapsulation: 106)가 몰딩(Molding)에 의하여 LED 칩(102)을 감싸고 있다. 온도 센싱 포인트(32)는 봉지(106) 밖에 노출되어 있다. 봉지(106)는 LED 칩(102)의 빛을 확산시키는 볼록렌즈(Convex lens)로 구성되어 있으며, 실리콘(Silicone), 에폭시(Epoxy) 등으로 구성될 수 있다. 몇몇 실시예에 있어서, 봉지(106)는 형광체와 봉지재가 혼합되어 구성될 수도 있다.
본 발명에 따른 LED 패키지 구조물(100)에 있어서, LED 칩(102)에서 발생되는 대부분의 열은 패턴 도금층(80)과 서멀 패시지(30)를 통하여 메탈 베이스(20)에 직접적으로 빠르게 전달되어 효과적으로 방출되므로, 방열 성능이 향상되게 된다. 한편, LED 칩(102)으로부터 메탈 베이스(20)에 전달되는 열은 LED 칩(102)과 이웃하는 온도 센싱 포인트(32)에 온도 센서를 접촉하여 간편하고 정확하게 측정할 수 있다. 또한, 메탈 베이스(20)의 가장자리에 전달되는 LED 칩(102)의 열은 온도 센싱 포인트(36)에 온도 센서를 접촉하여 간편하고 정확하게 측정할 수 있다. 온도 센싱 포인트(32, 36)의 열을 측정한 후, 온도 센싱 포인트(32, 36)의의 온도 차이에 의하여 메탈 베이스(20)의 방열 성능을 알 수 있다.
지금부터는, 본 발명에 따른 메탈 PCB와 LED 패키지 구조물의 제조 방법을 설명한다.
도 3, 도 4와 도 8의 (a) 및 (b)를 참조하면, 서멀 패시지(30), 온도 센싱 포인트(32, 36)와 리브(34) 각각은 메탈 베이스(20)의 소재로 동판(38)을 포토리소그래피(Photolithography)에 의하여 메탈 베이스(20)의 제1 면(22)에 기둥 형태로 돌출되도록 일체형으로 형성한다. 포토리소그래피는 네가티브 포토레지스트(Negative photoresist)에 의하여 실시할 수 있다. 메탈 베이스(20)의 포토리소그래피에 의한 식각 깊이(Etching depth)가 깊어질수록 단면 방향도 부식이 진행되기 때문에 정밀도가 높은 미세 가공이 어렵다. 또한, 서멀 패시지(30)가 단면 방향으로 파여지는 형태로 부식되면서 단면적이 줄어들어 열전달 효율이 떨어지게 되고, 부식이 심한 경우 파손되기도 한다. 따라서 서멀 패시지(30), 온도 센싱 포인트(32, 36)와 리브(34) 각각은 그 높이에 따라 다단 포토리소그래피(Multiple-step photolithography)로 행하여 이상적인 직각도를 유지하도록 정밀하게 형성할 수 있다. 한 쌍의 볼트 홀(26)은 드릴링(Drilling)에 의하여 형성한다.
도 3, 도 5와 도 8의 (c)를 참조하면, 서멀 패시지(30), 온도 센싱 포인트(32, 36)와 리브(34)가 형성된 후, 제1 내지 제3 구멍(44a, 44b, 44c)과 볼트 홀(48)들이 형성되어 있는 절연 시트(42)를 메탈 베이스(20)의 윗면(22)에 적층하여 절연층(30)을 형성한다. 절연 시트(42)의 적층 시 서멀 패시지(30)는 제1 구멍(44a)에 끼워 통과시키고, 온도 센싱 포인트(32)는 제2 구멍(44b)에 끼워 통과시키며, 온도 센싱 포인트(36)는 제3 구멍(44c)에 끼워 통과시킨다. 또한, 리브(34)는 슬롯(44)들에 끼워 통과시키고, 볼트 홀(48)들은 볼트 홀(26)들과 정렬시킨다. 절연 시트(42)는 열압착에 의하여 메탈 베이스(20)의 제1 면(22)에 부착한다. 볼트 홀(26, 48)들은 메탈 베이스(20)와 절연 시트(42)를 적층한 후 드릴링에 의하여 함께 형성할 수 있다.
도 3, 도 6과 도 8의 (d)를 참조하면, 절연층(30)이 형성된 후, 제1 및 제2 동박(60, 62)을 절연층(30)의 표면에 적층하여 제1 및 제2 도체 패턴(50, 52)을 형성한다. 서멀 패시지(30)는 제1 하프 홀(54a)에 끼워 통과시키고, 온도 센싱 포인트(32)는 제2 하프 홀(54b)에 끼워 통과시키며, 온도 센싱 포인트(36)는 구멍(54c)에 끼워 통과시킨다. 또한, 리브(34)는 하프 슬롯(56)들에 끼워 통과시키고, 볼트 홀(58)들은 볼트 홀(26)들에 정렬시킨다.
서멀 패시지(30)와 온도 센싱 포인트(32) 각각이 제1 및 제2 하프 홀(54b)과 절연되도록 서멀 패시지(30)와 온도 센싱 포인트(32)의 측면에 절연재, 예를 들면 에폭시 수지, 절연유(Insulating oil) 등이 코팅되어 형성될 수 있다. 또한, 서멀 패시지(30)와 온도 센싱 포인트(32)는 절연을 위하여 제1 및 제2 하프 홀(54b)의 내면과 간격을 두고 떨어져 접촉되지 않도록 배치될 수 있다. 온도 센싱 포인트(36)은 절연재의 코팅이나 간격의 유지에 의하여 구멍(54c)의 내면과 절연되어 있다. 몇몇 실시예에 있어서, 절연 시트(32)와 제1 및 제2 동박(60, 62)은 메탈 베이스(20)의 제1 면(22)에 순차적으로 적층한 후 함께 열압착할 수 있다.
도 3, 도 6과 도 8의 (e)를 참조하면, 제1 및 제2 도체 패턴(50, 52)이 형성된 후, 제1 및 제2 랜드(70, 72)들, 제1 및 제2 패드(74, 76)와 패턴 도금층(80)은 금도금(Gold plating)에 의하여 형성한다. 제1 및 제2 랜드(70, 72)들 각각은 전자부품의 실장을 위하여 서멀 패시지(30)와 이웃하도록 제1 및 제2 도체 패턴(50, 52)의 표면에 형성한다. 제1 및 제2 패드(74, 76)는 제1 및 제2 도체 패턴(50, 52)의 가장자리와 이웃하도록 제1 및 제2 도체 패턴(50, 52)의 표면에 형성한다. 패턴 도금층(80)은 서멀 패시지(30)와 온도 센싱 포인트(32)의 끝면에 형성한다.
도 3, 도 7과 도 8의 (f)를 참조하면, 제1 및 제2 랜드(70, 72)들, 제1 및 제2 패드(74, 76)와 패턴 도금층(80)이 형성된 후, 제1 및 제2 랜드(70, 72)들, 제1 및 제2 패드(74, 76)와 패턴 도금층(80)이 노출되도록 커버층(90)을 PSR에 의하여 제1 및 제2 도체 패턴(50, 52)의 표면에 형성한다. 커버층(90)의 볼트 구멍(92)들은 볼트 구멍(26)들과 정렬되도록 형성한다.
도 1과 도 2를 참조하면, 본 발명에 따른 메탈 PCB(10)가 완성되면, LED 칩(102)은 플립 칩 본딩에 의하여 서멀 패시지(30)의 패턴 도금층(80)과 제1 및 제2 랜드(70, 72)들 각각에 실장한다. 형광체(104)는 LED 칩(102) 위에 형성하고, 봉지(106)은 LED 칩(102) 위에 몰딩하여 패키징한다. 본 발명에 따른 LED 패키지 구조물(100)은 볼트 홀(26, 48, 58, 92)들을 통하여 볼트들 또는 스크루(Screw)들을 LED 램프에 체결하여 설치한다. 메탈 PCB(10)의 제조 시 한 장의 동판에는 복수의 LED 패키지 구조물(100)이 형성되어 있게 된다. LED 칩(102)의 패키징이 완료되면, 동판으로부터 LED 패키지 구조물(100)을 분리한다. 이웃하는 LED 패키지 구조물(100)의 경계는 반도체 웨이퍼와 같이 동판의 다이싱 쏘우(Dicing saw)에 의하여 정밀하게 절단할 수 있다.
이상에서 설명된 실시예는 본 발명의 바람직한 실시예를 설명한 것에 불과하고, 본 발명의 권리범위는 설명된 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상과 특허청구범위 내에서 이 분야의 당업자에 의하여 다양한 변경, 변형 또는 치환이 가능할 것이며, 그와 같은 실시예들은 본 발명의 범위에 속하는 것으로 이해되어야 한다.
10: 메탈 PCB 20: 메탈 베이스
30: 서멀 패시지 32: 온도 센싱 포인트
34: 리브 36: 온도 센싱 포인트
40: 절연층 42: 절연 시트
50, 52: 제1 및 제2 도체 패턴 60, 62: 제1 및 제2 동박
70, 72: 제1 및 제2 랜드 74, 76: 제1 및 제2 패드
80: 패턴 도금층 90: 커버층
100: LED 패키지 구조물 102: LED 칩
30: 서멀 패시지 32: 온도 센싱 포인트
34: 리브 36: 온도 센싱 포인트
40: 절연층 42: 절연 시트
50, 52: 제1 및 제2 도체 패턴 60, 62: 제1 및 제2 동박
70, 72: 제1 및 제2 랜드 74, 76: 제1 및 제2 패드
80: 패턴 도금층 90: 커버층
100: LED 패키지 구조물 102: LED 칩
Claims (20)
- 전자부품의 열을 전달하기 위한 서멀 패시지와, 상기 서멀 패시지를 통해 전달되는 상기 전자부품의 열을 측정하기 위한 온도 센싱 포인트와, 상기 서멀 패시지와 상기 온도 센싱 포인트를 연결하여 상기 전자부품의 열을 상기 서멀 패시지로부터 상기 온도 센싱 포인트로 전달하기 위한 리브를 메탈 베이스의 표면에 돌출되도록 함께 형성하는 단계와;
상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각이 위쪽에 노출되도록 상기 메탈 베이스의 표면에 절연층을 형성하는 단계와;
상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각이 통과되도록 상기 절연층의 표면에 서로 간격을 두고 떨어져 있는 제1 및 제2 도체 패턴을 형성하는 단계와;
상기 전자부품의 실장을 위하여 상기 서멀 패시지와 이웃하도록 상기 제1 도체 패턴의 표면에 한 쌍의 제1 랜드를 형성하고, 상기 제2 도체 패턴의 표면에 한 쌍의 제2 랜드를 형성하는 단계와;
상기 서멀 패시지, 상기 온도 센싱 포인트, 상기 리브와 상기 한 쌍의 제1 및 제2 랜드 각각이 노출되도록 상기 제1 및 제2 도체 패턴의 표면에 커버층을 형성하는 단계를 포함하는 메탈 PCB의 제조 방법. - 삭제
- 삭제
- 제1항에 있어서,
상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각의 끝면에 패턴 도금층을 형성하는 단계를 더 포함하는 메탈 PCB의 제조 방법. - 제4항에 있어서,
상기 커버층의 표면에 노출되도록 상기 제1 도체 패턴의 표면에 제1 패드를 형성하고 상기 제2 도체 패턴의 표면에 제2 패드를 형성하는 단계를 더 포함하고, 상기 한 쌍의 제1 및 제2 랜드, 상기 패턴 도금층과 상기 제1 및 제2 패드 각각은 함께 금도금하는 메탈 PCB의 제조 방법. - 전자부품의 열을 전달하기 위한 서멀 패시지와, 상기 서멀 패시지를 통해 전달되는 상기 전자부품의 열을 측정하기 위한 온도 센싱 포인트와, 상기 서멀 패시지와 상기 온도 센싱 포인트를 연결하여 상기 전자부품의 열을 상기 서멀 패시지로부터 상기 온도 센싱 포인트로 전달하기 위한 리브가 표면에 돌출되어 있는 메탈 베이스와;
상기 메탈 베이스의 표면에 형성되어 있으며, 상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각이 위쪽에 노출되어 있는 절연층과;
상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각이 통과되도록 상기 절연층의 표면에 서로 간격을 두고 떨어져 형성되어 있는 제1 및 제2 도체 패턴과;
상기 전자부품의 실장을 위하여 상기 서멀 패시지와 이웃하도록 상기 제1 도체 패턴의 표면에 형성되어 있는 한 쌍의 제1 랜드와;
상기 전자부품의 실장을 위하여 상기 서멀 패시지와 이웃하도록 상기 제2 도체 패턴의 표면에 형성되어 있는 한 쌍의 제2 랜드와;
상기 서멀 패시지, 상기 온도 센싱 포인트, 상기 리브와 상기 한 쌍의 제1 및 제2 랜드 각각이 노출되도록 상기 제1 및 제2 도체 패턴의 표면에 형성되어 있는 커버층을 포함하는 메탈 PCB. - 삭제
- 삭제
- 제6항에 있어서,
상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각은 포토리소그래피에 의하여 상기 메탈 베이스와 일체형으로 형성되어 있으며, 상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각의 끝면에 형성되어 있는 패턴 도금층을 더 포함하는 메탈 PCB. - 제9항에 있어서,
상기 커버층의 표면에 노출되도록 상기 제1 도체 패턴의 표면에 제1 패드가 더 형성되어 있으며, 상기 커버층의 표면에 노출되도록 상기 제2 도체 패턴의 표면에 제2 패드가 더 형성되어 있고, 상기 한 쌍의 제1 및 제2 랜드, 상기 패턴 도금층과 상기 제1 및 제2 패드 각각은 금도금에 의하여 형성되어 있는 메탈 PCB. - LED 칩의 열을 전달하기 위한 서멀 패시지와, 상기 서멀 패시지를 통해 전달되는 상기 LED 칩의 열을 측정하기 위한 온도 센싱 포인트와, 상기 서멀 패시지와 상기 온도 센싱 포인트를 연결하여 상기 LED 칩의 열을 상기 서멀 패시지로부터 상기 온도 센싱 포인트로 전달하기 위한 리브를 메탈 베이스의 표면에 돌출되도록 함께 형성하는 단계와;
상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각이 위쪽에 노출되도록 상기 메탈 베이스의 표면에 절연층을 형성하는 단계와;
상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각이 통과되도록 상기 절연층의 표면에 서로 간격을 두고 떨어져 있는 제1 및 제2 도체 패턴을 형성하는 단계와;
상기 LED 칩의 패키징을 위하여 상기 서멀 패시지와 이웃하도록 상기 제1 도체 패턴 각각의 표면에 한 쌍의 제1 랜드를 형성하고, 상기 제2 도체 패턴의 표면에 한 쌍의 제2 랜드를 형성하는 단계와;
상기 서멀 패시지, 상기 온도 센싱 포인트, 상기 리브와 상기 제1 및 제2 랜드 각각이 노출되도록 상기 제1 및 제2 도체 패턴의 표면에 커버층을 형성하는 단계와;
상기 서멀 패시지를 통하여 상기 메탈 베이스에 열을 전달할 수 있도록 상기 서멀 패시지와 상기 한 쌍의 제1 및 제2 랜드에 상기 LED 칩을 패키징하는 단계를 포함하는 LED 패키지 구조물의 제조 방법. - 삭제
- 삭제
- 제11항에 있어서,
상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각의 끝면에 패턴 도금층을 형성하는 단계를 더 포함하는 LED 패키지 구조물의 제조 방법. - 제14항에 있어서,
상기 커버층의 표면에 노출되도록 상기 제1 도체 패턴의 표면에 제1 패드를 형성하고 상기 제2 도체 패턴의 표면에 제2 패드를 형성하는 단계를 더 포함하고, 상기 한 쌍의 제1 및 제2 랜드, 상기 패턴 도금층과 상기 제1 및 제2 패드 각각은 함께 금도금하는 LED 패키지 구조물의 제조 방법. - 열을 전달하기 위한 서멀 패시지와, 상기 서멀 패시지를 통해 전달되는 열을 측정하기 위한 온도 센싱 포인트와, 상기 서멀 패시지와 상기 온도 센싱 포인트를 연결하여 LED 칩의 열을 상기 서멀 패시지로부터 상기 온도 센싱 포인트로 전달하기 위한 리브가 표면에 돌출되어 있는 메탈 베이스와;
상기 메탈 베이스의 표면에 형성되어 있으며, 상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각이 위쪽에 노출되어 있는 절연층과;
상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각이 통과되도록 상기 절연층의 표면에 서로 간격을 두고 떨어져 형성되어 있는 제1 및 제2 도체 패턴과;
상기 서멀 패시지와 이웃하도록 상기 제1 도체 패턴의 표면에 형성되어 있는 제1 랜드와;
상기 서멀 패시지와 이웃하도록 상기 제2 도체 패턴의 표면에 형성되어 있는 제2 랜드와;
상기 서멀 패시지, 상기 온도 센싱 포인트, 상기 리브와 상기 제1 및 제2 랜드 각각이 노출되도록 상기 제1 및 제2 도체 패턴의 표면에 형성되어 있는 커버층과;
상기 서멀 패시지를 통하여 상기 메탈 베이스에 열을 전달할 수 있도록 상기 서멀 패시지와 상기 제1 및 제2 랜드에 패키징되어 있는 LED 칩을 포함하는 LED 패키지 구조물. - 삭제
- 삭제
- 제16항에 있어서,
상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각은 포토리소그래피에 의하여 상기 메탈 베이스와 일체형으로 형성되어 있으며, 상기 서멀 패시지, 상기 온도 센싱 포인트와 상기 리브 각각의 끝면에 형성되어 있는 패턴 도금층을 더 포함하는 LED 패키지 구조물. - 제19항에 있어서,
상기 커버층의 표면에 노출되도록 상기 제1 도체 패턴의 표면에 제1 패드가 더 형성되어 있으며, 상기 커버층의 표면에 노출되도록 상기 제2 도체 패턴의 표면에 제2 패드가 더 형성되어 있고, 상기 한 쌍의 제1 및 제2 랜드, 상기 패턴 도금층과 상기 제1 및 제2 패드 각각은 금도금에 의하여 형성되어 있는 LED 패키지 구조물.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150054062A KR101768908B1 (ko) | 2015-04-16 | 2015-04-16 | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 |
| PCT/KR2016/004010 WO2016167628A2 (ko) | 2015-04-16 | 2016-04-18 | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150054062A KR101768908B1 (ko) | 2015-04-16 | 2015-04-16 | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160123684A KR20160123684A (ko) | 2016-10-26 |
| KR101768908B1 true KR101768908B1 (ko) | 2017-08-30 |
Family
ID=57126862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150054062A KR101768908B1 (ko) | 2015-04-16 | 2015-04-16 | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101768908B1 (ko) |
| WO (1) | WO2016167628A2 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102112327B1 (ko) | 2018-12-04 | 2020-05-18 | 주식회사 엠디엠 | 입체 구조물의 표면에 회로 패턴을 형성하는 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101322868B1 (ko) * | 2012-09-20 | 2013-10-28 | 강병수 | 엘이디 패키지 실장용 금속회로기판 및 그 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101619832B1 (ko) * | 2009-11-30 | 2016-05-13 | 삼성전자주식회사 | 발광다이오드 패키지, 이를 구비한 발광다이오드 패키지 모듈과 그 제조 방법, 및 이를 구비한 헤드 램프 모듈과 그 제어 방법 |
| KR20120001460A (ko) * | 2010-06-29 | 2012-01-04 | 삼성엘이디 주식회사 | 발광모듈 및 그를 이용한 헤드 램프 모듈 |
| KR101319588B1 (ko) * | 2012-03-16 | 2013-10-16 | 아이스파이프 주식회사 | 엘이디 모듈 및 그 제조 방법 |
| JP2014120529A (ja) * | 2012-12-13 | 2014-06-30 | Denki Kagaku Kogyo Kk | 回路基板、ｌｅｄモジュール及びｌｅｄパッケージ、並びに回路基板の製造方法 |
-
2015
- 2015-04-16 KR KR1020150054062A patent/KR101768908B1/ko active IP Right Grant
-
2016
- 2016-04-18 WO PCT/KR2016/004010 patent/WO2016167628A2/ko active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101322868B1 (ko) * | 2012-09-20 | 2013-10-28 | 강병수 | 엘이디 패키지 실장용 금속회로기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016167628A3 (ko) | 2016-12-29 |
| KR20160123684A (ko) | 2016-10-26 |
| WO2016167628A2 (ko) | 2016-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5985846B2 (ja) | 発光素子搭載用基板及びｌｅｄパッケージ | |
| US8610146B2 (en) | Light emitting diode package and method of manufacturing the same | |
| JP4123105B2 (ja) | 発光装置 | |
| US20130001632A1 (en) | Light-emitting element mounting substrate, led package and method of manufacturing the led package | |
| JP5940799B2 (ja) | 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法 | |
| US20130001618A1 (en) | Light-emitting element mounting substrate and led package | |
| KR101645009B1 (ko) | 방열기판을 갖는 ｌｅｄ 패키지 | |
| KR101051488B1 (ko) | 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛 | |
| US8461614B2 (en) | Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device | |
| US20120161163A1 (en) | Light-emitting device package and method of manufacturing the same | |
| KR20120051992A (ko) | 방열 기판 및 그 제조 방법, 그리고 상기 방열 기판을 구비하는 패키지 구조체 | |
| JP2013033912A (ja) | 発光素子搭載用基板及びｌｅｄパッケージ | |
| KR100937136B1 (ko) | 복수의 패키지를 모듈화한 리드프레임을 이용한 발광다이오드 모듈 | |
| EP2642836A2 (en) | Wiring board device, luminaire and manufacturing method of the wiring board device | |
| KR101768908B1 (ko) | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 | |
| GB2480428A (en) | PCB with metal core having extended heatsink bosses for mounting LEDs | |
| KR101163893B1 (ko) | 방열회로기판 및 그의 제조 방법 | |
| KR101575127B1 (ko) | 메탈 코어 인쇄회로기판 및 그 제조 방법 | |
| KR20160123682A (ko) | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 | |
| KR101278835B1 (ko) | 엘이디용 회로기판원판, 회로기판, 엘이디유닛, 조명기구 및 제조방법 | |
| KR101259052B1 (ko) | 방열 반사판을 구비한 발광다이오드 소자용 패키지, 방열 반사판을 구비한 발광다이오드 소자용 패키지 어셈블리 및 그 제조방법 | |
| KR101216936B1 (ko) | 발광 다이오드 | |
| KR101164979B1 (ko) | 에칭에 의해 형성된 캐비티를 포함하는 ｌｅｄ 패키지 및 그 제조 방법 | |
| KR20130015480A (ko) | 발광 다이오드 패키지 및 그의 제조 방법 | |
| KR101856217B1 (ko) | 필름 타입의 광소자 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |