KR101164979B1 - 에칭에 의해 형성된 캐비티를 포함하는 ｌｅｄ 패키지 및 그 제조 방법 - Google Patents
에칭에 의해 형성된 캐비티를 포함하는 ｌｅｄ 패키지 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101164979B1 KR101164979B1 KR1020100080514A KR20100080514A KR101164979B1 KR 101164979 B1 KR101164979 B1 KR 101164979B1 KR 1020100080514 A KR1020100080514 A KR 1020100080514A KR 20100080514 A KR20100080514 A KR 20100080514A KR 101164979 B1 KR101164979 B1 KR 101164979B1
- Authority
- KR
- South Korea
- Prior art keywords
- cavity
- electrode pattern
- etching
- ceramic substrate
- led package
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000919 ceramic Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000465 moulding Methods 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000035939 shock Effects 0.000 abstract description 5
- 238000012986 modification Methods 0.000 abstract description 2
- 230000004048 modification Effects 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
- H01L33/502—Wavelength conversion materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0139—Blade or squeegee, e.g. for screen printing or filling of holes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 (a) 세라믹 기판을 관통하며 상호 이격되도록 비아홀을 형성하는 단계, (b) 상기 세라믹 기판을 에칭하여 캐비티를 형성하는 단계, (c) 상기 비아홀에 전기 전도성 잉크를 충진하여 전극패턴홀을 형성하는 단계 및 (d) 상기 캐비티에 LED 칩을 실장하고 상기 LED 칩과 전극패턴홀을 전기적으로 연결하는 단계를 포함하는 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지의 제조 방법 및 이에 의해 형성된 LED 패키지에 관한 것이다. 이에 의한 공정 변경을 통해 공정의 단순화와 열 저항 특성을 개선하여 열 충격 내성을 강화하고 제조 원가를 절감하는 고출력 LED 패키지를 제조할 수 있게 된다.
Description
본 발명은 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지 및 그 제조 방법으로서 더욱 상세하게는 세라믹 기판에 에칭 공법을 적용하여 캐비티를 형성함으로써 공정의 단순화와 정밀한 패턴을 구현할 수 있는 LED 패키지 및 그 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode : LED)는 반도체의 p-n 접합구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들어 내고, 이들의 재결합에 의하여 전기 에너지를 빛 에너지로 바꾸어 주어 발광시키는 금속간 화합물 접합 다이오드를 말한다. 즉, 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극의 접합 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데 전자와 정공이 떨어져 있을 때보다 작은 에너지가 되므로 이때 발생하는 에너지의 차이로 인해 빛을 방출한다.
이러한 LED는 일반적인 표시 장치는 물론이고 조명 장치나 LCD 표시 장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지고 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.
도 1은 종래의 세라믹 LED 패키지의 제조 공정을 도시한 공정도이다. 도면을 참조하면, 우선 세라믹과 기타 첨가물을 배합하여 캐스팅(casting) 공정을 통하여 수십에서 수백 ㎛ 두께의 기본 판을 제작한다. 그런 다음 각각의 시트에 다양한 펀칭을 통해 다양한 사이즈의 비아홀 가공 및 스크린 프린팅 방식을 통하여 회로패턴을 형성한 후, 각각의 층을 라미네이션 공정을 통하여 일체화 작업을 한다. 이후, 상기 일체화된 성형체를 V groove를 이용하여 절단하고, 소성, 도금 공정을 거쳐 최종적으로 기판 형태로 제작하고 이후 LED 칩을 실장하고 에폭시와 실리콘 등을 이용하여 몰딩 작업을 진행하여 각각의 소자를 분리하여 제작한다.
도 2a 및 도 2b는 상기 공정에 의해 제조된 종래의 세라믹 LED 패키지의 개념도 및 분해사시도로서 도면에서와 같이 종래의 세라믹 타입 LED 패키지는 적층된 세라믹 시트(Ceramic sheet)(10, 20. 30)와 금속반사판(40) 및 전극패턴(50)으로 이루어져 상기 도면에는 도시하지 않았지만 LED 칩에 와이어 본딩을 통해 도선을 통전시켜 주며 하부에 히트 싱크를 붙혀서 열을 방출할 수 있는 구조로 되어 있다. 이때 세라믹 시트에 칩 본딩영역을 프린팅하고, 상부에 세라믹 시트를 반복해서 적층하여 제품을 완성하기 때문에 단일 공정 대비 공정이 복잡하고 추가비용이 발생하는 문제점이 있다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 에칭공정을 이용하여 세라믹 기판에 캐비티를 형성하여 LED 칩을 실장함으로써 세라믹 시트 적층 공정에 비하여 공정의 단순화가 가능하며 원가 절감과 정밀한 패턴의 구현 및 외부 열충격에 대한 내성을 강화시키는 LED 패키지 및 그 제조 방법을 제공하는데 있다.
상술한 과제를 해결하기 위하여 제공되는 본 발명의 제조 방법은 (a) 세라믹 기판을 관통하며 상호 이격되도록 비아홀을 형성하는 단계; (b) 상기 세라믹 기판을 에칭하여 캐비티를 형성하는 단계; (c) 상기 비아홀에 전기 전도성 잉크를 충진하여 전극패턴홀을 형성하는 단계; (d) 상기 캐비티에 LED 칩을 실장하고 상기 LED 칩과 전극패턴홀을 전기적으로 연결하는 단계;를 포함하는 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지의 제조 방법을 제공함으로써 공정의 단순화 및 패턴의 정밀화가 가능해진다.
특히, 상기 (b) 단계는, 에칭을 통해 내측면에 경사면이 형성된 캐비티를 형성하는 단계인 것이 바람직하다.
또한, 상기 (c) 단계는, (c-1) 상기 비아홀에 대응되는 개구부가 형성된 스크린 마스크를 정렬하는 단계; (c-2) 상기 스크린 마스크 상에 전기 전도성 잉크를 도포하는 단계; (c-3) 스퀴즈(squeeze)를 이용하여 상기 도포된 전기 전도성 잉크를 가압하여 상기 개구부를 통해 비아홀 내로 전기 전도성 잉크를 충진하여 전극패턴홀을 형성하는 단계;를 포함할 수 있다.
아울러, 상기(c) 단계는, 상기 세라믹 기판 하부면에 전기전도성 잉크를 도포하여 상기 전극패턴홀과 전기적으로 연결되되, 상호 이격되는 전극패턴층을 형성하는 단계를 더 포함할 수 있다.
상기 (d) 단계 이후에, (e) 상기 LED 칩을 매립하는 몰딩부를 형성하는 단계를 더 포함하여 외부로부터 LED 칩과 와이어를 보호할 수 있다.
본 발명에 따른 LED 패키지의 구성은 에칭에 의해 캐비티가 형성된 세라믹 기판; 상기 캐비티에 실장되는 LED 칩; 상기 캐비티 하부면의 세라믹 기판을 관통하며 상호 이격되게 형성되는 전극패턴홀; 상기 LED 칩과 전극패턴홀을 전기적으로 연결하는 연결부;를 포함하는 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지를 제공하여 정밀한 패턴 구현 및 열 충격에 대한 내성을 강한 LED 패키지를 제공할 수 있다.
특히, 상기 캐비티의 내측면은 소정의 경사면을 구비하는 것이 바람직하다.
또한, 상기 LED 패키지는, 상기 전극패턴홀과 전기적으로 연결되어 있되, 상호 이격되도록 상기 세라믹 기판 하부면에 형성된 전극패턴층을 더 포함할 수 있다.
아울러, 상기 LED 패키지는, 상기 LED 칩과 연결부를 매립하는 몰딩부를 더 포함하여 외부로부터 LED 칩과 와이어를 보호할 수 있다.
또한, 상기 몰딩부는, 투명 실리콘 레진 및 형광체로 이루어지는 것이 바람직하다.
본 발명에 의하면, 세라믹 기판에 에칭공정을 통해 캐비티를 형성함으로써 공정의 단순화 및 패턴의 정밀화가 가능하며 열 저항 특성을 개선하여 열 충격 내성을 강화하고 제조 원가가 절감된 고출력 LED 패키지를 구현시킬 수 있다.
도 1은 종래의 세라믹 LED 패키지의 제조 공정을 도시한 공정도이다.
도 2a 및 도 2b는 종래의 세라믹 LED 패키지의 개념도 및 분해사시도이다.
도 3a 내지 도 3c는 본 발명의 일 실시형태에 따른 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지의 단면도, 전극패턴홀 형성을 위한 개념도 및 LED 패키지의 하면도이다.
도 4는 본 발명의 일 실시형태에 따른 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지 제조 공정의 단면도이다.
도 2a 및 도 2b는 종래의 세라믹 LED 패키지의 개념도 및 분해사시도이다.
도 3a 내지 도 3c는 본 발명의 일 실시형태에 따른 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지의 단면도, 전극패턴홀 형성을 위한 개념도 및 LED 패키지의 하면도이다.
도 4는 본 발명의 일 실시형태에 따른 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지 제조 공정의 단면도이다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 3a 내지 도 3c는 본 발명의 일 실시형태에 따른 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지의 단면도, 전극패턴홀 형성을 위한 개념도 및 LED 패키지의 하면도이다.
도 3a를 참조하면, 본 발명의 일 실시형태에 따른 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지는 에칭에 의해 캐비티(140)가 형성된 세라믹 기판(110), 상기 캐비티(140)에 실장되는 LED 칩(160)과 상기 캐비티(140) 하부면의 세라믹 기판(110)을 관통하며 상호 이격되게 형성되는 전극패턴홀(150a, 150b) 및 상기 LED 칩(160)과 전극패턴홀(150a, 150b)의 전기적 연결을 위한 연결부를 포함하는데 상기 연결부는 도면과 같이 와이어(170)로 연결될 수 있으며 플립 칩(Flip Chip)의 형태로도 연결될 수 있다.
이때, 상기 캐비티(140)의 내측면은 소정의 경사면을 구비하는 것이 바람직한데, 이와 같이 에칭에 의해 캐비티(140), 특히 경사면을 구비하는 세라믹 LED 패키지의 구현이 가능해진다. 일반적으로 세라믹 LED 패키지에서 LED 칩의 실장영역을 위한 캐비티는 펀칭이나 절단공정으로 형성되므로 절개면이 항상 수직으로 형성되어 경사면의 형성이 어렵다. 따라서 세라믹 패키지에 경사면을 형성하기 위하여 각기 중앙부에 상호 다른 직경으로 펀칭되어 형성된 구멍을 갖는 다수 개의 세라믹 시트를 반복 적층하는 등 복잡한 공정을 거쳐야 하고 그에 따른 추가비용이 발생하는데 본 발명은 에칭에 의해 경사면이 구비된 캐비티(140)를 형성함으로써 공정의 단순화와 제조원가의 절감이 가능해진다.
또한, 상기 전극패턴홀(150a, 150b)은 도 3b와 같이 세라믹 기판(110)의 하부면이 상부로 향하도록 한 후, 스크린 마스크(210)의 개구부를 비아홀(120)에 대응되도록 위치시키고, 전기 전도성 잉크(156)를 도포한 다음, 스퀴즈(squeeze)(220)를 이용하여 상기 도포된 전기 전도성 잉크(156)를 가압하여 상기 개구부를 통해 비아홀(120) 내로 전기 전도성 잉크(156)를 충진하여 전극패턴홀(150a, 150b)을 형성함으로써 애노드(150a), 캐소드(150b)의 전극패턴을 형성한다. 아울러 상기 LED 패키지는 상기 전극패턴홀(150a, 150b)과 전기적으로 연결되어 있되, 상호 이격되도록 상기 세라믹 기판(110) 하부면에 전기전도성 잉크를 도포하여 형성된 전극패턴층(155a, 155b)을 더 포함하는 것이 바람직하다. 이와같이 전극패턴홀(150a, 150b)과 전극패턴층(155a, 155b)으로 이루어진 전극패턴과 상기 LED 칩(160)을 전기적으로 연결하기 위해 상기 전극패턴홀(150a, 150b)과 LED 칩(160)을 와이어(170) 본딩을 하는데 이때 상기 와이어(170)는 금(Au) 와이어인 것이 바람직하며, 상술한 바와 같이 와이어에 의한 전기적 연결 뿐 아니라 플립칩 형태로의 전기적 연결도 가능하다.
그리고, 상기 LED 패키지는 외부로부터 LED 칩(160)과 와이어(170)를 보호하기 위해 상기 LED 칩(160)과 와이어(170)를 매립하는 몰딩부(180)를 더 포함하는 것이 바람직한데, 이때의 몰딩부(180)는 투명 실리콘 레진 또는 상기 투명 실리콘 레진과 함께 LED 칩(160)에서 방출된 빛의 파장을 변환시키기 위해 형광체를 포함하여 이루어질 수 있다.
도 3c는 본 발명인 LED 패키지의 하면도로서 세라믹 기판(110) 하부에 서로 이격되어 형성된 애노드와 캐소드 전극으로 구분된 전극패턴층(155a, 155b)이 형성되어 있다.
이와 같이 에칭에 의해 용이하게 세라믹 기판(110)의 캐비티(140)를 형성함으로써 공정의 단순해지고 원가를 절감할 수 있을 뿐 아니라 기존 PPA 소재를 이용한 LED 패키지 대비 열 저항을 낮춰 열 충격에 대한 내성을 강화하여 고출력 LED 패키지 형성이 가능해진다.
도 4는 본 발명의 일 실시형태에 따른 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지 제조 공정의 단면도이다.
도 4를 참조하면, 세라믹 기판(110)에 펀칭을 통해 상기 세라믹 기판(110)을 관통하며 상호 이격되는 비아홀(120)을 형성하고(S1), 세라믹 LED 패키지의 수지 및 형광체 몰딩이 용이한 패턴을 형성하기 위해 여러 약품처리를 통해 상기 비아홀(120)이 형성된 세라믹 기판(110) 표면을 활성화 시킨 후 상기 세라믹 기판(110) 상에 포토 레지스트(130)의 도포 후 노광을 실시한다(S2). 현상공정이 완료되면 세라믹 기판(110) 표면에 하프 에칭을 통해 상기 세라믹 기판(110) 상부 표면에서 칩이 본딩되는 영역까지 에칭 후 포토 레지스트(130)를 박리하여 LED 칩(160)이 실장될 캐비티(140)를 형성하는데(S3) 상기 캐비티는 내측면에 경사면이 형성되는 것이 바람직하다.
다음으로, 상기 비아홀(120)에 전기 전도성 잉크를 충진하여 전극패턴홀(150a, 150b)을 형성하는데(S4), 구체적으로는 상기 비아홀(120)에 대응되는 개구부가 형성된 스크린 마스크를 정렬하고, 상기 스크린 마스크 상에 전기 전도성 잉크를 도포한 후, 스퀴즈(squeeze)를 이용하여 상기 도포된 전기 전도성 잉크를 가압하여 상기 개구부를 통해 비아홀 내로 전기 전도성 잉크를 충진함으로써 전극패턴홀을 형성하게 된다. 이에 대한 설명은 상기 도 3b에서 하였으므로 생략하기로 한다. 이때, 상기 세라믹 기판(110) 하부면에 전기전도성 잉크를 도포하여 상기 전극패턴홀(150a, 150b)과 전기적으로 연결되되, 상호 이격되는 전극패턴층(155a, 155b)을 형성하는 단계를 더 포함할 수 있다.
이후, 상기 캐비티(140)에 LED 칩(160)을 실장하고(S5) 상기 LED 칩(160)과 전극패턴홀(150a, 150b)을 와이어(170) 본딩이나 플립칩 형태를 통해 전기적으로 연결한 후(S6), 상기 LED 칩(160)과 와이어(170)를 매립하는 몰딩부(180)를 형성하여(S7) 외부로부터 LED 칩(160)과 와이어(170)를 보호한다.
이와 같이 세라믹 LED 패키지의 공정 변경을 통해, 공정의 단순화가 가능하고 열 저항 특성을 개선하여 열 충격 내성을 강화하고 제조 원가가 절감된 고출력 LED 패키지의 제조가 가능하게 된다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
110: 세라믹 기판 120: 비아홀
130: 포토 레지스트 140: 캐비티
150a, 150b: 전극패턴홀 155a, 155b: 전극패턴층
160: LED 칩 170: 와이어
180: 몰딩부 210: 스크린 마스크
220: 스퀴즈
130: 포토 레지스트 140: 캐비티
150a, 150b: 전극패턴홀 155a, 155b: 전극패턴층
160: LED 칩 170: 와이어
180: 몰딩부 210: 스크린 마스크
220: 스퀴즈
Claims (10)
- (a) 세라믹 기판을 관통하며 상호 이격되도록 비아홀을 형성하는 단계;
(b) 상기 세라믹 기판을 에칭하여 캐비티를 형성하는 단계;
(c) 상기 비아홀에 전기 전도성 잉크를 충진하여 전극패턴홀을 형성하는 단계;
(d) 상기 캐비티에 LED 칩을 실장하고 상기 LED 칩과 전극패턴홀을 전기적으로 연결하는 단계;
를 포함하며,
상기 (c) 단계는,
(c-1) 상기 비아홀에 대응되는 개구부가 형성된 스크린 마스크를 정렬하는 단계;
(c-2) 상기 스크린 마스크 상에 전기 전도성 잉크를 도포하는 단계;
(c-3) 스퀴즈(squeeze)를 이용하여 상기 도포된 전기 전도성 잉크를 가압하여 상기 개구부를 통해 비아홀 내로 전기 전도성 잉크를 충진하여 전극패턴홀을 형성하는 단계;
를 포함하는, 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지의 제조 방법.
- 청구항 1에 있어서,
상기 (b) 단계는,
에칭을 통해 내측면에 경사면이 형성된 캐비티를 형성하는 단계인 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지의 제조 방법.
- 삭제
- 청구항 1에 있어서,
상기(c) 단계는,
상기 세라믹 기판 하부면에 전기전도성 잉크를 도포하여 상기 전극패턴홀과 전기적으로 연결되되, 상호 이격되는 전극패턴층을 형성하는 단계를 더 포함하는 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지의 제조 방법.
- 청구항 1에 있어서,
상기 (d) 단계 이후에,
(e) 상기 LED 칩을 매립하는 몰딩부를 형성하는 단계를 더 포함하는 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지의 제조 방법.
- 에칭에 의해 캐비티가 형성된 세라믹 기판;
상기 캐비티에 실장되는 LED 칩;
상기 캐비티 하부면의 세라믹 기판을 관통하며 상호 이격되게 형성되는 전극패턴홀;
상기 LED 칩과 전극패턴홀을 전기적으로 연결하는 연결부;
를 포함하며,
상기 전극패턴홀과 전기적으로 연결되어 있되, 상호 이격되도록 상기 세라믹 기판 하부면에 형성된 전극패턴층을 포함하며,
상기 전극패턴홀은, 상기 세라믹 기판을 관통하며 상호 이격되도록 비아홀을 형성하고, 상기 비아홀에 대응되는 개구부가 형성된 스크린 마스크를 정렬하고, 상기 스크린 마스크 상에 전기 전도성 잉크를 도포한 후, 스퀴즈(squeeze)를 이용하여 상기 도포된 전기 전도성 잉크를 가압하여 상기 개구부를 통해 비아홀 내로 전기 전도성 잉크를 충진하여 형성되어 상기 전극패턴층과 일체로 형성되는, 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지.
- 청구항 6에 있어서,
상기 캐비티의 내측면은 소정의 경사면을 구비하는 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지.
- 삭제
- 청구항 6에 있어서,
상기 LED 패키지는,
상기 LED 칩과 연결부를 매립하는 몰딩부를 더 포함하는 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지.
- 청구항 9에 있어서,
상기 몰딩부는,
투명 실리콘 레진 및 형광체로 이루어진 에칭에 의해 형성된 캐비티를 포함하는 LED 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100080514A KR101164979B1 (ko) | 2010-08-19 | 2010-08-19 | 에칭에 의해 형성된 캐비티를 포함하는 ｌｅｄ 패키지 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100080514A KR101164979B1 (ko) | 2010-08-19 | 2010-08-19 | 에칭에 의해 형성된 캐비티를 포함하는 ｌｅｄ 패키지 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120017732A KR20120017732A (ko) | 2012-02-29 |
| KR101164979B1 true KR101164979B1 (ko) | 2012-07-12 |
Family
ID=45839587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100080514A KR101164979B1 (ko) | 2010-08-19 | 2010-08-19 | 에칭에 의해 형성된 캐비티를 포함하는 ｌｅｄ 패키지 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101164979B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105179965A (zh) * | 2015-08-31 | 2015-12-23 | 安徽福恩光电科技有限公司 | 一种led灯生产工艺 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010123606A (ja) * | 2008-11-17 | 2010-06-03 | Seiko Instruments Inc | 貫通電極付基板、発光デバイス及び貫通電極付基板の製造方法 |
| JP2010123605A (ja) | 2008-11-17 | 2010-06-03 | Seiko Instruments Inc | 発光デバイス及びその製造方法 |
-
2010
- 2010-08-19 KR KR1020100080514A patent/KR101164979B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010123606A (ja) * | 2008-11-17 | 2010-06-03 | Seiko Instruments Inc | 貫通電極付基板、発光デバイス及び貫通電極付基板の製造方法 |
| JP2010123605A (ja) | 2008-11-17 | 2010-06-03 | Seiko Instruments Inc | 発光デバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120017732A (ko) | 2012-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100593937B1 (ko) | Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법 | |
| US9054231B2 (en) | Method of fabricating semiconductor device using gang bonding and semiconductor device fabricated by the same | |
| US10923024B2 (en) | LED display module and method of making thereof | |
| EP2312657B1 (en) | Method of manufacturing light emitting diode device | |
| JP2005209763A (ja) | 発光装置及び発光装置の製造方法 | |
| US20130062633A1 (en) | LED Array Having Embedded LED and Method Therefor | |
| CN109950380B (zh) | 发光二极管封装 | |
| KR101051488B1 (ko) | 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛 | |
| KR20150000676A (ko) | 반도체 발광소자 패키지 제조방법 | |
| KR100780182B1 (ko) | 칩코팅형 ｌｅｄ 패키지 및 그 제조방법 | |
| KR101051690B1 (ko) | 광 패키지 및 그 제조 방법 | |
| KR101164979B1 (ko) | 에칭에 의해 형성된 캐비티를 포함하는 ｌｅｄ 패키지 및 그 제조 방법 | |
| KR101072143B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
| JP2006049715A (ja) | 発光光源、照明装置及び表示装置 | |
| JP2014220294A (ja) | Ｌｅｄパッケージ | |
| KR101129002B1 (ko) | 광 패키지 및 그 제조 방법 | |
| KR101768908B1 (ko) | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 | |
| US20140211436A1 (en) | Circuit board, optoelectronic component and arrangement of optoelectronic components | |
| KR101146656B1 (ko) | 광 패키지 및 그 제조 방법 | |
| KR101146659B1 (ko) | 광 패키지 및 그 제조 방법 | |
| KR101136392B1 (ko) | 광 패키지 및 그 제조 방법 | |
| KR101128991B1 (ko) | 사이드 뷰 광 패키지 및 그 제조 방법 | |
| KR101130688B1 (ko) | 방열구조 ｌｅｄ 패키지 및 그 제조방법 | |
| KR101956128B1 (ko) | 테이프 타입의 광소자 패키지 및 그 제조 방법 | |
| CN108963054A (zh) | 覆晶式发光二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150605 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160607 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170605 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190612 Year of fee payment: 8 |