KR101575127B1

KR101575127B1 - 메탈 코어 인쇄회로기판 및 그 제조 방법

Info

Publication number: KR101575127B1
Application number: KR1020140108653A
Authority: KR
Inventors: 차승진; 이양수; 이영수
Original assignee: 주식회사 엘리텍
Priority date: 2014-08-20
Filing date: 2014-08-20
Publication date: 2015-12-07
Also published as: WO2016028098A1

Abstract

본 발명은 전자부품의 방열을 위한 메탈 코어 인쇄회로기판 및 그 제조 방법을 개시한다. 본 발명의 메탈 코어 인쇄회로기판은 맨 위 회로기판, 제1 절연층, 금속층, 제2 절연층과 맨 아래 회로기판으로 구성되어 있다. 맨 위 회로기판은 전자부품의 실장을 위한 복수의 도체패턴과, 전자부품의 열을 전달할 수 있도록 복수의 도체패턴 각각의 이면으로부터 연장되어 있는 복수의 서멀 패시지를 갖는다. 제1 절연층, 금속층, 제2 절연층과 맨 아래 회로기판은 복수의 서멀 패시지 사이에 배치되도록 맨 위 회로기판의 이면에 적층되어 있다. 맨 아래 회로기파은 복수의 서멀 패시지 각각과 연결되는 복수의 도체패턴을 갖는다. 본 발명의 제조 방법은 맨 위 회로기판의 제1 및 제2 서멀 패시지를 다단 포토리소그래피에 의하여 형성하고, 제1 절연층, 금속층, 제2 절연층과 맨 아래 회로기판을 적층 형태로 구성한 후, 맨 위 및 맨 아래 회로기판 각각에 복수의 도체패턴을 형성하여 제조한다. 본 발명에 의하면, 전자부품의 열을 도체패턴의 가장자리로부터 연장되어 있는 서멀 패시지와 금속층에 의하여 효율적으로 방출하여 방열 성능을 향상시킬 수 있는 효과가 있다.

Description

메탈 코어 인쇄회로기판 및 그 제조 방법{METAL CORE PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 메탈 코어 인쇄회로기판(Metal core printed circuit board, MCPCB)에 관한 것으로, 보다 상세하게는 다양한 전자부품(Electronic components)의 방열(Heat dissipation)을 위한 MCPCB 및 그 제조 방법에 관한 것이다.

오랫동안 반도체 소자, 트랜지스터(Transistor), LED(Light emitting diode) 등과 같은 다양한 전자부품의 성능과 신뢰성을 확보하기 위하여 전자부품의 열을 효율적으로 냉각시킬 수 있는 냉각기술(Cooling technology)이 중요한 이슈(Issue)로 되고 있다. 고발열 전자부품의 하나로 LED는 수명이 길고, 소형화 및 경량화가 용이하며, 소비전력이 낮은 등의 많은 장점으로 다양한 분야에서 사용이 증가되고 있다. 조명의 광원으로 사용되는 LED는 발광 효율이 높아지고 있지만, 통상적으로 공급 전력의 50% 이상이 발열에 소비되는 것으로 알려져 있다. 따라서 LED 칩의 발열로 인한 특성 저하, 수명 단축 등의 문제를 해결하는 것이 매우 중요하다.

LED 패키지(LED package)는 표면실장기술(Surface mount technology, SMT)에 의하여 PCB, 메탈 PCB(Metal PCB, MPCB), MCPCB 등에 실장하는 것이 일반화되어 있다. MPCB와 MCPCB는 LED 칩의 열을 열전도도(Thermal conductivity)가 높은 메탈 베이스(Metal base)에 전달하여 방출하는 방열 기판(Heat dissipation substrate)이다. 한편, 칩온보드 LED 패키지(Chip-on-board LED package)는 LED 칩, 즉 베어 칩(Bare chip) 또는 베어 다이(bare die)를 방열 기판에 직접 실장한 후 패키징(Packing)함으로써 LED 패키지의 제조 공정을 단축시켜 생산성을 향상시킬 수 있는 장점이 있다.

미국 특허출원 제2012/0268896 A1호 'MCPCB와 전자 패키지 구조물(Metal core printed circuit board and electronic package structure)'이 개시되어 있다. 이 특허출원의 MCPCB는 전자부품이 표면에 실장되어 있는 회로층(Circuit layer)과, 회로층의 이면에 배치되어 있는 금속층(Metal layer)으로 구성되어 있다. 복수의 관통구멍(Through hole)이 MCPCB의 회로층과 금속층에 형성되어 있다. 복수의 서멀 패시지(Thermal passage)가 MCPCB의 관통구멍들을 통하여 외부의 회로기판(External circuit board)에 접속되어 있다. 전자부품의 핀(Pin)들은 서멀 패시지들에 접속되어 있다. 전자부품의 열은 서멀 패시지들을 통하여 회로기판에 전달되어 방출되게 된다.

그러나 종래의 MCPCB는 금속층과 서멀 패시지들의 절연을 위한 복수의 절연층(Insulating layer)으로 플라스틱 시스(Plastic sheath)를 MCPCB의 관통구멍들에 통과되도록 끼운 후, 서멀 패시지들로 리벳(Rivet)을 MCPCB의 관통구멍들에 통과되도록 끼워 결합해야 하므로, 구성이 상당히 복잡하고 조립이 어려워 생산성이 저하되는 문제가 있다. 또한, 전자부품의 핀들을 서멀 패시지들에 접속하기 위한 별도의 솔더링 공정(Soldering process)이 추가로 필요한 단점이 있다.

본 발명은 상기와 같은 종래 MCPCB의 여러 가지 문제점을 해결하기 위한 것이다. 본 발명의 목적은, 전자부품의 열을 도체패턴(Conductive pattern)의 가장자리로부터 연장되어 있는 서멀 패시지와 금속층에 의하여 효율적으로 방출하여 방열 성능을 향상시킬 수 있는 새로운 MCPCB 및 그 제조 방법을 제공하는 것이다.

본 발명의 다른 목적은, 도체패턴과 서멀 패시지가 도체판의 포토리소그래피(Photolithography)에 의하여 일체형으로 단순하게 구성되어 생산성을 향상시키고, 생산비를 절감할 수 있다.

본 발명의 또 따른 목적은, 적어도 2회 이상의 다단 포토리소그래피(Multiple-step photolithography)를 단계적으로 행하여 서멀 패시지를 정밀하게 형성할 수 있는 MCPCB 및 그 제조 방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, MCPCB의 제조 방법이 제공된다. 본 발명에 따른 MCPCB의 제조 방법은, 맨 위 도체판의 한쪽 면을 식각하여 복수의 1차 서멀 패시지 패턴을 형성하는 단계와; 맨 위 도체판의 한쪽 면을 추가로 식각하여 복수의 1차 서멀 패시지 패턴으로부터 연장되는 복수의 2차 서멀 패시지 패턴을 갖는 복수의 서멀 패시지를 형성하는 단계와; 복수의 서멀 패시지에 제1 절연층, 금속층, 제2 절연층과 맨 아래 도체판 각각을 순차적으로 끼워 맨 위 도체판의 한쪽 면에 적층하는 단계와; 맨 위 도체판의 다른 쪽 면을 식각하여 복수의 서멀 패시지 각각이 연장되어 있는 복수의 도체패턴을 갖는 복수의 맨 위 회로기판을 형성하는 단계와; 맨 아래 도체판을 식각하여 복수의 서멀 패시지 각각이 연결되어 있는 도체패턴을 갖는 복수의 맨 아래 회로기판을 형성하는 단계를 포함한다.

본 발명의 다른 측면에 따른 MCPCB는, 전자부품의 실장을 위한 복수의 도체패턴과, 전자부품의 열을 전달할 수 있도록 복수의 도체패턴 각각의 이면으로부터 연장되어 있는 복수의 서멀 패시지를 갖는 맨 위 회로기판과; 복수의 서멀 패시지 사이에 배치되도록 맨 위 회로기판의 이면에 적층되어 있는 제1 절연층과; 제1 절연층의 이면에 적층되어 있는 금속층과; 금속층의 이면에 적층되어 있는 제2 절연층과; 제2 절연층의 이면에 적층되어 있으며, 복수의 서멀 패시지 각각과 연결되는 복수의 도체패턴을 갖는 맨 아래 회로기판을 포함한다. 복수의 서멀 패시지는 맨 위 회로기판의 복수의 도체패턴에 대하여 수직이 되도록 다단 포토리소그래피에 의하여 형성되어 있다.

본 발명에 따른 MCPCB 및 그 제조 방법은, 전자부품의 열을 도체패턴의 가장자리로부터 연장되어 있는 서멀 패시지와 금속층에 의하여 효율적으로 방출하여 방열 성능을 향상시킴으로써, 전자부품의 성능과 신뢰성을 향상시킬 수 있다. 또한, 서멀 패시지를 적어도 2회 이상의 다단 포토리소그래피에 의하여 도체패턴과 일체형으로 단순하게 구성함으로써, 생산성을 향상시키고, 생산비를 절감할 수 있다. 또한, 2회 이상의 다단 포토리소그래피에 의하여 서멀 패시지의 직각도를 높여 정밀도를 향상시킬 수 있다. 따라서 본 발명에 따른 MCPCB 및 그 제조 방법은, 칩온보드 LED 패키지 등에 매우 유용하게 채택될 수 있다.

도 1은 본 발명에 따른 MCPCB의 구성을 나타낸 단면도이다.
도 2는 본 발명에 따른 MCPCB의 구성을 나타낸 평면도이다.
도 3은 본 발명에 따른 MCPCB의 제조 방법에서 맨 위 도체판의 1차 포토리소그래피를 설명하기 위하여 나타낸 도면이다.
도 4는 도 3에 연속하는 맨 위 도체판의 2차 포토리소그래피를 설명하기 위하여 나타낸 도면이다.
도 5는 도 4에 연속하는 맨 위 도체판의 3차 포토리소그래피를 설명하기 위하여 나타낸 도면이다.
도 6은 도 5에서 서멀 패시지의 구성을 확대하여 나타낸 단면도이다.
도 7은 본 발명에 따른 MCPCB의 제조 방법에서 제1 절연층, 금속층, 제2 절연층과 맨 아래 도체판의 적층을 설명하기 위하여 나타낸 도면이다.
도 8은 본 발명에 따른 MCPCB의 제조 방법에서 맨 위 및 맨 아래 회로기판의 도체패턴을 형성하기 위한 포토리소그래피를 설명하기 위하여 나타낸 도면이다.
도 9는 본 발명에 따른 MCPCB에 LED 패키지를 실장하는 방법을 설명하기 위하여 나타낸 도면이다.
도 10은 본 발명에 따른 MCPCB의 절단을 설명하기 위하여 나타낸 평면도이다.
도 11은 본 발명에 따른 MCPCB의 절단을 설명하기 위하여 나타낸 단면도이다.

본 발명의 그 밖의 목적, 특정한 장점들과 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다.

이하, 본 발명에 따른 MCPCB 및 그 제조 방법에 대한 바람직한 실시예들을 첨부된 도면들에 의거하여 상세하게 설명한다.

먼저, 도 1과 도 2를 참조하면, 본 발명의 일 측면에 따른 MCPCB(10)는 전자부품(20), 예를 들면 LED 패키지(22)의 열을 아래쪽으로 전달하여 방출한다. LED 패키지(22)는 LED 칩(24), 제1 리드와이어(Lead wire: 26a), 제2 리드와이어(26b)와 봉지(Encapsulant: 28)로 구성되어 있다. 봉지(28)는 LED 칩(24)의 빛을 확산시키는 볼록렌즈(Convex lens)로 구성되어 있으며, 실리콘(Silicone)으로 구성될 수 있다.

본 발명에 따른 MCPCB(10)는 LED 패키지(20)가 실장되어 있는 맨 위 회로기판(Top circuit board: 30)을 구비한다. 맨 위 회로기판(30)은 제1 도체패턴(32a), 제2 도체패턴(32b), 제1 서멀 패시지(34a)와 제2 서멀 패시지(34b)로 구성되어 있다. 제1 및 제2 서멀 패시지(34a, 34b) 각각은 제1 및 제2 도체패턴(32a, 32b) 각각의 이면 가장자리로부터 아래를 향하여 연장되어 있다. 제1 및 제2 서멀 패시지(34a, 34b)는 그 안쪽에 리세스(Recess: 36)를 갖는 사각 테두리 형태(Square rim shape) 또는 스커트 형태(Skirt shape)로 형성되어 있다. 맨 위 회로기판(30)의 제1 및 제2 도체패턴(32a, 32b), 제1 및 제2 서멀 패시지(34a, 34b)는 도체판(Conductive plate), 예를 들면 동판(Copper plate)의 포토리소그래피에 의하여 형성된다.

LED 칩(24)은 솔더(Solder: 24a)의 솔더링에 의하여 제1 및 제2 도체패턴(32a, 32b) 중 제1 도체패턴(32a)의 표면에 실장되어 있다. 제1 및 제2 리드와이어(26a, 26b) 각각은 제1 및 제2 도체패턴(32a, 32b) 각각에 와이어 본딩(Wire bonding)되어 있다. 봉지(28)는 LED 칩(24), 제1 및 제2 리드와이어(26a, 26b)에 패키징되어 있다. 본 실시예 있어서, MCPCB(10)는 제1 및 제2 리드와이어(26a, 26b)의 전기적 접속을 위하여 맨 위 회로기판(30)이 제1 및 제2 도체패턴(32a, 32b)을 구비되는 것이 도시되고 설명되었으나, 이는 예시적인 것으로 도체패턴의 개수는 리드와이어의 개수에 따라 증가될 수 있다.

본 발명에 따른 MCPCB(10)는 맨 위 회로기판(30)의 아래에 순차적으로 배치되어 있는 제1 절연층(40), 금속층(50) 또는 금속 베이스(Metal base)와 제2 절연층(60)을 구비한다. 제1 절연층(40), 금속층(50)과 제2 절연층(60) 각각은 제1 및 제2 서멀 패시지(34a, 34b)의 리세스(36) 안에 수용되어 있다. 제1 및 제2 절연층(40, 60)은 금속층(50)의 표면과 이면 전체를 덮어 맨 위 회로기판(30)과 금속층(50)을 절연한다. 제1 및 제2 절연층(40, 60)은 절연성이 좋은 세라믹 계열의 절연판(Insulating plate)으로 구성될 수 있다. 몇몇 실시예에 있어서, 제1 및 제2 절연층(40, 60)은 에폭시 수지(Epoxy resin)의 코팅(Coating)에 의하여 형성될 수 있다. 금속층(50)은 전도성이 좋은 알루미늄판(Aluminium plate)로 구성될 수 있다.

제3 절연층(70)이 제1 및 제2 서멀 패시지(34a, 34b)와 금속층(50)의 절연을 위하여 제1 및 제2 서멀 패시지(34a, 34b)와 금속층(50) 사이에 추가로 형성되어 있다. 제3 절연층(70)은 금속층(50)의 가장자리에 절연물질, 예를 들면 에폭시 수지, 절연유(Insulating oil) 등이 코팅되어 형성될 수 있다. 몇몇 실시예에 있어서, 제3 절연층(70)은 제1 및 제2 서멀 패시지(34a, 34b)와 금속층(50) 사이의 간격에 의한 공기층으로 구성될 수도 있다.

본 발명에 따른 MCPCB(10)은 제2 절연층(60)의 이면에 장착되어 있는 맨 아래 회로기판(80)을 추가로 포함한다. 맨 아래 회로기판(80)은 제1 및 제2 서멀 패시지(34a, 34b) 각각이 접속되는 제1 및 제2 도체패턴(82a, 82b)을 구비한다. 맨 아래 회로기판(80)은 제1 및 제2 서멀 패시지(34a, 34b)의 리세스(36) 안에 수용되어 있다. 맨 아래 회로기판(80)은 도체판으로 동판의 식각에 의하여 구성될 수 있다. 도체층(90)이 맨 아래 회로기판(80)의 이면에 더 도금되어 있다. 도체층(90)은 맨 아래 회로기판(80)의 소재와 같은 동(Copper)으로 구성되어 있다. 도체층(90)의 도금에 의하여 제1 및 제2 서멀 패시지(34a, 34b)와 맨 아래 회로기판(80)의 표면을 정밀하게 된다.

본 발명에 따른 MCPCB(10)에서 LED 칩(24)의 구동 시 발생되는 열은 맨 위 회로기판(30)과 제1 절연층(40)을 통하여 금속층(50)에 전달된 후, 제2 절연층(60)과 맨 아래 회로기판(80)을 통하여 방출된다. 특히, 제1 및 제2 서멀 패시지(34a, 34b)는 제1 및 제2 도체패턴(32a, 32b) 각각의 이면 가장자리로부터 아래를 향하여 사각 테두리 형태로 연장되어 열전달 효율을 향상시키게 된다. 따라서 제1 및 제2 서멀 패시지(34a, 34b)는 제1 및 제2 도체패턴(32a, 32b)의 열을 금속층(50)과 맨 아래 회로기판(80)에 빠르게 전달하여 방열 성능을 향상시키게 된다. 한편, 맨 위 회로기판(30)의 제1 및 제2 도체패턴(32a, 32b)과 제1 및 제2 서멀 패시지(34a, 34b)이 동판의 식각에 의하여 단순하게 구성되어 생산성을 향상시킬 수 있다.

지금부터는, 이와 같은 구성을 갖는 본 발명에 따른 MCPCB의 제조 방법을 설명한다.

도 3을 참조하면, 맨 위 회로기판(30)의 제조를 위하여 맨 위 도체판(100)으로 동판을 준비한다. 맨 위 도체판(100)은 평탄한 제1 면(102a)과 제2 면(102b)을 가지며, 두께 1㎜의 것이 사용된다. 맨 위 도체판(100)의 제1 면(102a)은 맨 위 회로기판(30)의 이면으로 되고, 제2 면(102b)은 맨 위 회로기판(30)의 표면으로 된다. 제1 및 제2 서멀 패시지(34a, 34b)를 형성하기 위한 예비 형성품(Preform)으로 복수의 1차 서멀 패시지 패턴(Thermal passage pattern: 104a)이 맨 위 도체판(100)의 제1 면(102a)에 1차 포토리소그래피에 의하여 패터닝(Patterning)된다.

도 3의 (a)에 도시되어 있는 바와 같이, 1차 포토리소그래피는 포토레지스트(Photoresist)를 제1 면(102a)에 균일한 두께로 코팅하여 포토레지스트층(Photoresist layer: 110)을 형성한다. 포토레지스트층(110)은 스핀코팅(Spin coating), 롤러코팅(Roller coating), 스크린 프린팅(Screen printing), 분사(Dispensing) 등 여러 가지 방법에 의하여 형성할 수 있다. 도 3의 (b)에 도시되어 있는 바와 같이, 포토레지스트층(110)의 코팅 후, 포토마스크(Photomask: 120)를 포토레지스트층(110) 위에 배치하고, 포토마스크(120)의 윈도우(Window: 122)를 통하여 자외선(Ultraviolet light: 124)을 포토레지스트층(110)에 조사하여 노광(Exposure)을 행한다.

도 3의 (c)에 도시되어 있는 바와 같이, 포토레지스트층(110)의 노광 후, 포토마스크(120)를 제거하고, 현상액(Developer)에 의하여 포토레지스트층(110)을 현상(Development)하면, 노광된 부분(Exposed photoresist: 112)은 용해되지 않고 제1 면(102a) 위에 남으며, 노광되지 않은 부분(Non-exposed portion: 114)은 용해되어 제거된다. 잔류하는 포토레지스트 찌꺼기(Scum)를 제거하기 위하여 디스컴(Descum)을 추가로 실시할 수 있다. 도 3의 (d)에 도시되어 있는 바와 같이, 포토레지스트층(110)의 현상 후, 노광되지 않은 부분(114)의 제1 면(102a)을 식각한다. 도 3의 (e)에 도시되어 있는 바와 같이, 맨 위 도체판(100)의 식각 후, 제1 면(102a)에 남아있는 포토레지스트(Remaining photoresist)을 스트립핑(Stripping)하여 1차 서멀 패시지 패턴(106)들을 패터닝한다.

도 4를 참조하면, 제1 및 제2 서멀 패시지(34a, 34b)의 1차 서멀 패시지 패턴(104a)들을 패터닝한 후, 제1 및 제2 서멀 패시지(34a, 34b)의 높이가 제1 절연층(40), 금속층(50)과 제2 절연층(60)의 총 두께이상이 되도록 2차 포토리소그래피를 행한다. 2차 포토리소그래피에 의해서는 복수의 1차 서멀 패시지 패턴(104a)으로부터 연장되는 복수의 2차 서멀 패시지 패턴(104b)을 추가로 형성한다. 맨 위 도체판(100)의 식각 깊이(Etching depth)가 깊어질수록 단면 방향도 부식이 진행되기 때문에 정밀도가 높은 미세 가공이 어렵다. 또한, 제1 및 제2 서멀 패시지(34a, 34b)가 단면 방향으로 파여지는 형태로 부식되면서 단면적이 줄어들어 열전달 효율이 떨어지게 되고, 부식이 심한 경우 파손되기도 한다. 본 발명에 따른 MCPCB의 제조 방법은 제1 및 제2 서멀 패시지(34a, 34b)의 정밀도를 높이기 위하여 1차 및 2차 포토리소그래피를 나누어 행한다.

도 4의 (a)에 도시되어 있는 바와 같이, 2차 포토리소그래피는 1차 포토리소그래피를 거친 맨 위 도체판(100)의 1차 식각면(Etching face: 106a)과 1차 서멀 패시지 패턴(104a)들의 표면에 포토레지스트를 균일한 두께로 코팅하여 포토레지스트층(130)을 형성한다. 이때, 포토레지스트는 분사에 의하여 1차 서멀 패시지 패턴(104a)들의 측면에 균일하게 코팅할 수 있다. 도 4의 (b)에 도시되어 있는 바와 같이, 포토레지스트층(130)의 코팅 후, 포토마스크(140)를 1차 식각면(106a)에 코팅되어 있는 포토레지스트층(130)의 표면에 장착한다. 포토마스크(140)는 1차 서멀 패시지 패턴(104a)들이 끼워져 통과되도록 형성되어 있는 복수의 구멍(142)들을 갖는다. 포토마스크(140)의 구멍(142)들에 1차 서멀 패시지 패턴(104a)들을 끼워 통과시키고, 포토레지스트층(130)의 표면에 포토마스크(140)를 밀착시킨다. 계속해서, 포토마스크(140)의 장착 후, 포토마스크(140)의 윗면에 노출되어 있는 1차 서멀 패시지 패턴(104a)들의 표면에 자외선(144)을 조사하여 노광을 행한다. 몇몇 실시예에 있어서, 포토마스크(140)는 맨 위 도체판(100) 위쪽에 배치하여 노광을 실시할 수도 있다.

도 4의 (c)에 도시되어 있는 바와 같이, 포토레지스트층(130)의 노광 후, 포토마스크(140)를 제거하고, 현상액에 의하여 포토레지스트층(130)을 현상하면, 노광된 부분(132)은 용해되지 않고 1차 서멀 패시지 패턴(104a)들의 표면에 남으며, 노광되지 않은 부분(134)은 용해되어 제거된다. 도 4의 (d)에 도시되어 있는 바와 같이, 포토레지스트층(130)의 현상 후, 노광되지 않은 부분(134)의 1차 식각면(106a)을 식각한다. 도 4의 (e)에 도시되어 있는 바와 같이, 맨 위 도체판(100)의 식각 후, 1차 예비 성형품(106a)의 표면에 남아있는 포토레지스트를 스트립핑하여 2차 서멀 패시지 패턴(104b)들을 패터닝한다.

도 5를 참조하면, 본 발명에 따른 MCPCB의 제조 방법은 제1 절연층(40), 금속층(50)과 제2 절연층(60)의 총 두께에 따라 제1 및 제2 서멀 패시지(34a, 34b)의 정밀도를 높이기 위하여 1차 및 2차 포토리소그래피를 행한 후, 3차 포토리소그래피를 추가로 행할 수 있다. 맨 위 도체판(100)의 두께가 1㎜인 경우, 1차 포토리소그래피의 식각 깊이는 450㎛, 2차 및 3차 포토리소그래피 각각의 식각 깊이는 250㎛으로 설정할 수 있다.

3차 포토리소그래피는 2차 포토리소그래피와 거의 마찬가지로 행한다. 도 5의 (a), (b) 및 (c)에 도시되어 있는 바와 같이, 3차 포토리소그래피는 포토레지스트층(150)을 맨 위 도체판(100)의 2차 식각면(106b)에 코팅하고, 포토마스크(160)의 구멍(162)을 2차 서멀 패시지 패턴(104b)에 끼워 포토레지스트층(150)에 밀착되도록 장착한 후, 자외선(164)을 조사하여 노광을 행한다. 포토레지스트층(150)을 현상하여 노광된 부분(152)을 남기고, 노광되지 않은 부분(154)을 제거한다. 계속해서, 도 5의 (d) 및 (e)에 도시되어 있는 바와 같이, 맨 위 도체판(100)의 식각 및 스트립핑을 행하여 3차 서멀 패시지 패턴(104c)들을 패터닝한다. 본 실시예 있어서, 포토리소그래피는 네가티브 포토레지스트(Negative photoresist)에 의하여 실시하는 것이 도시되고 설명되었으나, 포지티브 포토레지스트(Positive photoresist)에 의하여 실시할 수도 있다.

도 6에 1차, 2차 및 3차 포토리소그래피를 거친 서멀 패시지를 확대하여 나타냈다. 도 6을 참조하면, 1차, 2차 및 3차 포토리소그래피가 단계적으로 실시되는 것에 의하여 1차, 2차 및 3차 서멀 패시지 패턴(104a, 104b, 104c) 각각의 경계에 자국(38a, 38b)이 형성된다. 이러한 자국(38a, 38b)의 형성에도 불구하고 제1 및 제2 서멀 패시지(34a, 34b)들 각각의 외면은 맨 위 도체판(100)의 제1 면(102a)에 대하여 이점쇄선으로 나타낸 수직선(108)과 비교하여 거의 차이가 없이 수직하게 형성되어 이상적인 직각도를 유지하게 된다. 이와 같이 제1 및 제2 서멀 패시지(34a, 34b)들이 높은 정밀도를 유지하는 것에 의하여 열전달 효율을 향상시킬 수 있고, 제조 공정 중의 불량을 방지하여 생산성을 향상시킬 수 있다.

도 7의 (a) 내지 (d)에 도시되어 있는 바와 같이, 제1 및 제2 서멀 패지지 (34a, 34b)들의 형성 후, 제1 절연층(40), 금속층(50), 제2 절연층(60)과 맨 아래 회로기판(80)의 형성을 위하여 제1 세라믹판(170), 알루미늄판(180), 제2 세라믹판(190)과 맨 아래 도체판(200) 각각을 순차적으로 끼워 맨 위 도체판(100)의 2차 식각면(106b) 위에 적층한다. 제1 세라믹판(170), 알루미늄판(180), 제2 세라믹판(190)과 맨 아래 도체판(200) 각각은 제1 및 제2 서멀 패시지(34a, 34b)들이 서로 대응하는 관계로 끼워져 통과되도록 형성되어 있는 복수의 관통구멍(172, 182, 192, 202)을 구비한다. 제1 및 제2 서멀 패시지(34a, 34b)들 각각의 끝 부분은 맨 아래 도체판(200)의 관통구멍(202)들 밖으로 돌출되어 있게 된다.

도 7의 (e)에 도시되어 있는 바와 같이, 제1 세라믹판(170), 알루미늄판(180), 제2 세라믹판(190)과 맨 아래 도체판(200)의 적층 후, 맨 위 도체판(100), 제1 세라믹판(170), 알루미늄판(180), 제2 세라믹판(190)과 맨 아래 도체판(200)을 진공 분위기에서 열압착(Hot pressure welding)한다. 도 7의 (f)에 도시되어 있는 바와 같이, 맨 위 도체판(100), 제1 세라믹판(170), 알루미늄판(180), 제2 세라믹판(190)과 맨 아래 도체판(200) 각각의 압접 후, 맨 아래 도체판(200)의 관통구멍(202)들 밖으로 돌출되어 있는 제1 및 제2 서멀 패시지(34a, 34b)들 각각의 끝 부분을 평탄화(Planarization process)한다.

도 7의 (g)에 도시되어 있는 바와 같이, 제1 및 제2 서멀 패시지(34a, 34b)들의 평탄화 후, 제1 및 제2 서멀 패시지(34a, 34b)들의 말단과 맨 아래 도체판(200)의 표면에 도체층(180)을 도금한다. 도체층(180)은 맨 위 도체판(100)과 맨 아래 도체판(200)의 소재와 같은 동으로 구성되어 맨 위 도체판(100)과 맨 아래 도체판(200)이 제1 및 제2 서멀 패시지(34a, 34b)들에 의하여 일체형으로 연결되게 된다. 따라서 맨 위 회로기판(30)의 열이 제1 및 제2 서멀 패시지(34a, 34b)들을 통하여 맨 아래 회로기판(80)에 효율적으로 전달되게 된다.

도 8의 (a)에 도시되어 있는 바와 같이, 맨 위 도체판(100)의 제2 면(102b)을 포토리소그래피에 의하여 식각하여 복수의 제1 및 제2 도체패턴(32a, 32b)을 형성한다. 제2 면(102b)의 식각 시 제1 및 제2 서멀 패시지(34a, 34b)들 각각은 제1 및 제2 도체패턴(32a, 32b)들 각각에 연장되도록 한다. 따라서 제1 및 제2 도체패턴(32a, 32b)들과 제1 및 제2 서멀 패시지(34a, 34b)들을 구비하는 복수의 맨 위 회로기판(30)이 형성된다. 제1 및 제2 도체패턴(32a, 32b)의 두께는 약 100㎛이다. 도 8의 (b)에 도시되어 있는 바와 같이, 복수의 맨 아래 도체판(200)을 포토리소그래피에 의하여 식각하여 복수의 제1 및 제2 도체패턴(82a, 82b)을 형성한다. 맨 아래 도체판(200)의 식각 시 제1 및 제2 도체패턴(82a, 82b)들 각각은 제1 및 제2 서멀 패시지(34a, 34b)들 각각에 연결되게 한다. 따라서 제1 및 제2 도체패턴(82a, 82b)들 각각이 제1 및 제2 서멀 패시지(34a, 34b)들 각각에 의하여 맨 위 회로기판(30)들 각각의 제1 및 제2 도체패턴(32a, 32b)들에 일체형으로 연결되어 있는 복수의 맨 아래 회로기판(80)이 형성된다.

도 9를 참조하면, 제1 및 제2 도체패턴(32a, 32b)들 중 제1 도체패턴(32a)들 각각의 위에 LED 칩(24)들을 실장하고, 제1 및 제2 리드와이어(26a, 26b)들 각각에 의하여 LED 칩(24)들을 제1 및 제2 도체패턴(32a, 32b)들 각각에 연결한다. LED 칩(24)들과 제1 및 제2 리드와이어(26a, 26b)들 각각을 실리콘으로 패키징하여 봉지(28)를 형성함으로써 LED 패키지(22)들을 구성한다.

도 10과 도 11을 참조하면, 복수의 LED 패키지(22) 중 하나의 LED 패키지, 복수의 맨 위 회로기판(30) 중 하나의 맨 위 회로기판, 복수의 맨 아래 회로기판(80) 중 하나의 맨 아래 회로기판, 하나의 맨 위 및 맨 아래 회로기판 사이에 개재되어 있는 제1 절연층(40), 금속층(50)과 제2 절연층(60)을 구비하는 복수의 MCPCB(10)로 분리되도록 제1 및 제2 서멀 패시지(34a, 34b)들 각각의 경계(34c)를 절단한다. 제1 및 제2 서멀 패시지(34a, 34b)들은 반도체 웨이퍼와 마찬가지로 다이싱 쏘우(Dicing saw)에 의하여 정밀하게 절단할 수 있다. 본 실시예에 있어서, 제1 및 제2 서멀 패시지(34a, 34b)들 각각의 폭은 약 500㎛으로 구성될 수 있다. 또한, 서로 이웃하는 제1 및 제2 서멀 패시지(34a, 34b)들 사이의 간격은 약 320㎛으로 구성될 수 있다.

이와 같이 본 발명에 따른 MCPCB(10)는 맨 위 도체판(100)의 포토리소그래피에 의하여 형성되는 맨 위 회로기판(30)의 제1 및 제2 서멀 패시지(34a, 34b)이 맨 아래 회로기판(80)과 일체형으로 연결되고, 제1 절연층(40), 금속층(50)과 제2 절연층(60)이 맨 위 회로기판(30)과 맨 아래 회로기판(80) 사이에 개재되는 단순한 구성에 의하여 생산성을 향상시키고, 생산비를 절감할 수 있다.

이상에서 설명된 실시예는 본 발명의 바람직한 실시예를 설명한 것에 불과하고, 본 발명의 권리범위는 설명된 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상과 특허청구범위 내에서 이 분야의 당업자에 의하여 다양한 변경, 변형 또는 치환이 가능할 것이며, 그와 같은 실시예들은 본 발명의 범위에 속하는 것으로 이해되어야 한다.

10: 메탈 코어 인쇄회로기판 20: 전자부품
22: LED 패키지 30: 맨 위 회로기판
32a, 32b: 제1 및 제2 회로기판 34a, 34b: 제1 및 제2 서멀 패시지
40: 제1 절연층 50: 금속층
60: 제2 절연층 70: 제3 절연층
80: 맨 아래 회로기판 90: 도체층
100: 맨 위 도체판
104a, 104b, 104c: 1차, 2차 및 3차 서멀 패시지 패턴
110, 130, 150: 포토레지스트층 120, 140, 160: 포토마스크
170: 제1 세라믹판 180: 알루미늄판
190: 제2 세라믹판 200: 맨 아래 도체판
172, 182, 192, 202: 구멍

Claims

맨 위 도체판의 한쪽 면을 식각하여 복수의 1차 서멀 패시지 패턴을 형성하는 단계와;
상기 맨 위 도체판의 한쪽 면을 추가로 식각하여 상기 복수의 1차 서멀 패시지 패턴으로부터 연장되는 복수의 2차 서멀 패시지 패턴을 갖는 복수의 서멀 패시지를 형성하는 단계와;
상기 복수의 서멀 패시지에 제1 절연층, 금속층, 제2 절연층과 맨 아래 도체판 각각을 순차적으로 끼워 상기 맨 위 도체판의 한쪽 면에 적층하는 단계와;
상기 맨 위 도체판의 다른 쪽 면을 식각하여 상기 복수의 서멀 패시지 각각이 연장되어 있는 복수의 도체패턴을 갖는 복수의 맨 위 회로기판을 형성하는 단계와;
상기 맨 아래 도체판을 식각하여 상기 복수의 서멀 패시지 각각이 연결되어 있는 도체패턴을 갖는 복수의 맨 아래 회로기판을 형성하는 단계를 포함하는 메탈 코어 인쇄회로기판의 제조 방법.
제1항에 있어서,
상기 복수의 서멀 패시지를 형성하는 단계는,
상기 복수의 1차 서멀 패시지 패턴과, 상기 복수의 1차 서멀 패시지 패턴이 형성되어 있는 상기 맨 위 도체판의 식각면에 포토레지스트를 코팅하는 단계와;
상기 맨 위 도체판의 식각면을 덮도록 포토마스크를 상기 복수의 1차 서멀 패시지 패턴에 끼워 장착하는 단계와;
상기 포토레지스트 중 상기 복수의 1차 서멀 패시지 패턴의 표면에 코팅되어 있는 포토레지스트를 노광 부분으로 노광하는 단계와;
상기 포토마스크를 제거한 후, 상기 복수의 2차 서멀 패시지 패턴이 상기 복수의 제1 서멀 패시지 패턴으로부터 연장되도록 상기 맨 위 도체판의 식각면을 식각하는 단계를 포함하는 메탈 코어 인쇄회로기판의 제조 방법.
제1항에 있어서,
상기 복수의 맨 위 도체판, 상기 제1 절연층, 상기 금속층, 상기 제2 절연층과 상기 맨 아래 도체판 적층한 후 열압착하는 단계를 더 포함하는 메탈 코어 인쇄회로기판의 제조 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 절연층을 적층하기 전에, 상기 복수의 서멀 패시지와 상기 금속층의 절연을 위한 제3 절연층을 형성하는 단계를 더 포함하는 메탈 코어 인쇄회로기판의 제조 방법.
제4항에 있어서,
상기 제1 절연층을 적층하기 전에, 상기 복수의 서멀 패시지가 상기 제3 절연층 밖으로 돌출되도록 상기 맨 위 도체판의 한쪽 면을 추가로 식각하여 상기 복수의 2차 서멀 패시지 패턴으로부터 연장되는 복수의 3차 서멀 패시지 패턴을 형성하는 단계를 더 포함하는 메탈 코어 인쇄회로기판의 제조 방법.
제5항에 있어서,
상기 제3 절연층 밖으로 돌출되어 있는 상기 복수의 서멀 패시지의 돌출 부분을 평탄화하는 단계와;
상기 복수의 서멀 패시지의 말단과 상기 맨 아래 도체판의 표면에 도체층을 도금하는 단계를 더 포함하는 메탈 코어 인쇄회로기판의 제조 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 복수의 서멀 패시지는 상기 맨 위 회로기판의 도체패턴의 가장자리로부터 연장되어 상기 제1 및 제2 절연층과 상기 금속층을 수용하도록 절단하는 메탈 코어 인쇄회로기판의 제조 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 맨 위 도체판과 상기 맨 아래 도체판 각각은 동판으로 이루어지고, 상기 제1 및 제2 절연층 각각은 세라믹판으로 이루어지며, 상기 금속층은 알루미늄판으로 이루어지는 메탈 코어 인쇄회로기판의 제조 방법.
전자부품의 실장을 위한 복수의 도체패턴과, 상기 전자부품의 열을 전달할 수 있도록 상기 복수의 도체패턴 각각의 이면으로부터 연장되어 있는 복수의 서멀 패시지를 갖는 맨 위 회로기판과;
상기 복수의 서멀 패시지 사이에 배치되도록 상기 맨 위 회로기판의 이면에 적층되어 있는 제1 절연층과;
상기 제1 절연층의 이면에 적층되어 있는 금속층과;
상기 금속층의 이면에 적층되어 있는 제2 절연층과;
상기 제2 절연층의 이면에 적층되어 있으며, 상기 복수의 서멀 패시지 각각과 연결되는 복수의 도체패턴을 갖는 맨 아래 회로기판을 포함하고,
상기 복수의 서멀 패시지는 상기 맨 위 회로기판의 복수의 도체패턴에 대하여 수직이 되도록 다단 포토리소그래피에 의하여 형성되어 있는 메탈 코어 인쇄회로기판.
제9항에 있어서,
상기 복수의 서멀 패시지와 상기 금속층 사이의 절연을 위하여 상기 복수의 서멀 패시지와 상기 금속층 사이에 형성되어 있는 제3 절연층을 더 포함하는 메탈 코어 인쇄회로기판.
제9항 또는 제10항에 있어서,
상기 맨 위 회로기판, 상기 제1 절연층, 상기 금속층, 상기 제2 절연층과 상기 맨 아래 회로기판 각각은 압접되어 있는 메탈 코어 인쇄회로기판.
제9항 또는 제10항에 있어서,
상기 복수의 서멀 패시지의 말단과 상기 맨 아래 회로기판의 표면에 도체층이 더 도금되어 있는 메탈 코어 인쇄회로기판.
제9항 또는 제10항에 있어서,
상기 맨 위 회로기판과 상기 맨 아래 회로기판 각각은 동판으로 이루어지고, 상기 제1 및 제2 절연층 각각은 세라믹판으로 이루어지며, 상기 금속층은 알루미늄판으로 이루어지는 메탈 코어 인쇄회로기판.