KR101263425B1 - 히트싱크 일체형 인쇄회로기판 및 그 제조 방법 - Google Patents

히트싱크 일체형 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101263425B1
KR101263425B1 KR1020110141063A KR20110141063A KR101263425B1 KR 101263425 B1 KR101263425 B1 KR 101263425B1 KR 1020110141063 A KR1020110141063 A KR 1020110141063A KR 20110141063 A KR20110141063 A KR 20110141063A KR 101263425 B1 KR101263425 B1 KR 101263425B1
Authority
KR
South Korea
Prior art keywords
metal layer
heat sink
pattern
etching
circuit board
Prior art date
Application number
KR1020110141063A
Other languages
English (en)
Inventor
김형수
김승희
Original Assignee
김형수
주식회사 조양이에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김형수, 주식회사 조양이에스 filed Critical 김형수
Priority to KR1020110141063A priority Critical patent/KR101263425B1/ko
Application granted granted Critical
Publication of KR101263425B1 publication Critical patent/KR101263425B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Abstract

본 발명은 인쇄회로기판에 관한 것으로서, 특히, 전기회로패턴을 형성하기 위한 제1금속층과, 히트싱크패턴을 형성하기 위한 제2금속층을 베이스기판상에 증착시킨 후, 동일한 에칭 공정을 통해 전기회로패턴과 히트싱크패턴을 형성시킨, 히트싱크 일체형 인쇄회로기판 및 그 제조 방법을 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 히트싱크 일체형 인쇄회로기판 제조 방법은, 베이스기판의 양쪽 측면에 제1금속층 및 제2금속층을 증착시키는 단계; 상기 제1금속층 및 제2금속층 각각에 마스크패턴을 형성하는 단계; 및 상기 마스크패턴을 마스크로 하여, 상기 제1금속층 및 제2금속층에 동시에 에칭물질을 분사시켜, 상기 제1금속층에는 전기회로패턴을 형성시키고, 상기 제2금속층에는 히트싱크패턴을 형성하는 단계를 포함하며, 상기 제1금속층으로는 구리가 이용되고, 상기 제2금속층으로는 알루미늄이 이용되는 것을 특징으로 한다.

Description

히트싱크 일체형 인쇄회로기판 및 그 제조 방법{PRINTED CIRCUIT BOARD WITH HEAT SINK AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 각종 전자부품들이 실장되는 인쇄회로기판에 관한 것으로서, 특히, 많은 열을 방출하는 발광다이오드 모듈이 실장되는 인쇄회로기판 및 그 제조 방법에 관한 것이다.
일반적으로, 발광다이오드(LED : Light Emitting Diode)(이하, 간단히 라ED 함)는, 전기에너지를 광으로 바꾸어 내보내는 반도체 소자로서, p형 반도체층과 n형 반도체층 사이에 개재된 적어도 하나의 반도체 활성층을 포함한다. p형 반도체층과 n형 반도체층을 가로지르는 바이어스(bias)가 인가될 때, 전자들과 정공들이 활성층 내로 주입되어 그곳에서 재결합을 일으키며, 이에 의해, LED는 광을 발생시킨다.
LED는 칩 단위로 이용되기보다는 패키지 단위로 이용되는 것이 일반적이다. 칩 단위의 LED는 흔히 'LED 칩'이라 칭해지며, 패키지 단위의 LED는 'LED 모듈'이라 칭해진다. 여기서, LED 모듈에는 LED 칩이 포함되어 있다.
즉, LED 모듈이란 상기한 바와 같이 내부에 LED 칩을 실장하고 있으며, PCB에 부착이 가능하도록 제조된 LED 소자를 의미한다.
한편, 상기한 바와 같은 LED 모듈을 이용함에 있어서 가장 중요한 문제는 열이다. 즉, LED 칩은 다른 광원들과는 달리 입력된 전력 중 약 70∼80％ 이상이 열에너지로 전환되고 있고 이를 효과적으로 방출하는 기술이 매우 중요하다.
특히, 열에 의한 LED 칩의 온도 상승은 단기적으로는 광효율의 저하와 직접적으로 관계되어 있으며, 장기적으로는 LED 칩의 수명 또한 감소하게 하는 요인이 되어 LED 칩의 온도를 10℃만 낮추어도 수명이 2배로 늘어날 수 있다.
따라서, 열을 효과적으로 방출하는 기술은 매우 중요하다. LED 모듈이 실장되어 있는 인쇄회로기판에서 상기한 바와 같은 LED 모듈의 열을 방출하기 위한 방법으로는, 팬 등을 이용한 강제 대류 방식 또는 열전도도가 높은 구리나 알루미늄과 같은 금속 히트싱크(Heat Sink)를 칩 또는 인쇄회로기판의 저면에 채용하여 방열 면적을 증가시켜 자연 대류를 극대화하는 방식이 있으며, 최근에는 자연 대류를 이용하는 방식으로 발전되고 있다.
상기한 바와 같이 히트싱크를 이용하는 방식은 공개특허 제10-2011-0129614 및 공개특허 10-2011-0109223 등에 기재되어 있다.
그러나, 상기한 바와 같은 히트싱크가 구비된 종래의 LED 모듈 실장용 인쇄회로기판은, 인쇄회로기판 및 히트싱크가 개별적인 공정으로 제조된 후, 최종적으로 인쇄회로기판에 히트싱크가 합지되어 제조되고 있다.
즉, 히트싱크에는 자연 대류에 의한 방열을 극대화시키기 위해 미세한 히트싱크패턴들이 형성되어 있기 때문에, 이러한 히트싱크패턴들을 형성하기 위해서는 인쇄회로기판의 제조 공정과는 별도의 공정이 요구된다.
따라서, 히트싱크가 구비된 종래의 LED 모듈 실장용 인쇄회로기판의 제조 방법은 그 공정이 복잡하며, 이로 인해 그 제조 비용이 증가된다는 문제점을 가지고 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 전기회로패턴을 형성하기 위한 제1금속층과, 히트싱크패턴을 형성하기 위한 제2금속층을 베이스기판상에 증착시킨 후, 동일한 에칭 공정을 통해 전기회로패턴과 히트싱크패턴을 형성시킨, 히트싱크 일체형 인쇄회로기판 및 그 제조 방법을 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 히트싱크 일체형 인쇄회로기판 제조 방법은, 베이스기판의 양쪽 측면에 제1금속층 및 제2금속층을 증착시키는 단계; 상기 제1금속층 및 제2금속층 각각에 마스크패턴을 형성하는 단계; 및 상기 마스크패턴을 마스크로 하여, 상기 제1금속층 및 제2금속층에 동시에 에칭물질을 분사시켜, 상기 제1금속층에는 전기회로패턴을 형성시키고, 상기 제2금속층에는 히트싱크패턴을 형성하는 단계를 포함하며, 상기 제1금속층으로는 구리가 이용되고, 상기 제2금속층으로는 알루미늄이 이용되는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 히트싱크 일체형 인쇄회로기판은, 에폭시와 세라믹을 혼합하여 제조된 물질로 형성되는 베이스기판; 상기 베이스기판의 일측면에 구리를 이용하여 형성되는 전기회로패턴; 및 상기 베이스기판의 타측면에 알루미늄을 이용하여 형성되며 복수의 히트싱크패턴이 형성되어 있는 히트싱크를 포함하며, 상기 전기회로패턴을 형성하기 위한 식각공정 및 상기 히트싱크패턴을 형성하기 위한 식각공정은 동시에 이루어지는 것을 특징으로 한다.
상술한 해결 수단에 따라 본 발명은 다음과 같은 효과를 제공한다.
즉, 본 발명은 전기회로패턴을 형성하기 위한 제1금속층과, 히트싱크패턴을 형성하기 위한 제2금속층을 베이스기판상에 증착시킨 후, 동일한 에칭 공정을 통해 전기회로패턴과 히트싱크패턴을 형성시킴으로써, 제조 공정을 단순화시킬 수 있으며, 이를 통해 제조 단가를 절감시킬 수 있다는 효과를 제공한다.
도 1은 본 발명에 따른 히트싱크 일체형 인쇄회로기판의 제조 방법 중 베이스기판에 제1금속층 및 제2금속층을 증착시킨 상태를 나타낸 예시도.
도 2는 본 발명에 따른 히트싱크 일체형 인쇄회로기판의 제조 방법 중 제1금속층 및 제2금속층에 마스크패턴을 형성시킨 상태를 나타낸 예시도.
도 3은 본 발명에 따른 히트싱크 일체형 인쇄회로기판의 제조 방법 중 제1금속층 및 제2금속층을 동시에칭하는 상태를 나타낸 예시도.
도 4는 본 발명에 따른 히트싱크 일체형 인쇄회로기판을 나타낸 예시도.
도 5는 본 발명에 따른 히트싱크 일체형 인쇄회로기판에 LED 모듈을 장착시킨 상태를 나타낸 예시도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 1은 본 발명에 따른 히트싱크 일체형 인쇄회로기판의 제조 방법 중 베이스기판에 제1금속층 및 제2금속층을 증착시킨 상태를 나타낸 예시도이고, 도 2는 본 발명에 따른 히트싱크 일체형 인쇄회로기판의 제조 방법 중 제1금속층 및 제2금속층에 마스크패턴을 형성시킨 상태를 나타낸 예시도이고, 도 3은 본 발명에 따른 히트싱크 일체형 인쇄회로기판의 제조 방법 중 제1금속층 및 제2금속층을 동시에칭하는 상태를 나타낸 예시도이며, 도 4는 본 발명에 따른 히트싱크 일체형 인쇄회로기판을 나타낸 예시도이다. 또한, 도 5는 본 발명에 따른 히트싱크 일체형 인쇄회로기판에 LED 모듈을 장착시킨 상태를 나타낸 예시도이다.
본 발명에 따른 히트싱크 일체형 인쇄회로기판을 제조하기 위해서는 우선, 도 1에 도시된 바와 같이, 베이스기판(110) 상에 제1금속층(120a) 및 제2금속층(130a)을 증착시킨다.
여기서, 베이스기판(110)으로는 에폭시(Epoxy)와 세라믹(Ceramics)을 혼합하여 제조된 물질을 이용할 수 있다. 이러한 베이스기판(110)의 열전도도는 약 2W/mk 정도이다. 또한, 베이스기판의 두께는 100㎛ 정도로 얇게 형성되는 것이 바람직하다.
제1금속층(120a)으로는 전기 전도성이 우수한 구리(copper)가 이용될 수 있으나, 구리 이외에도 알루미늄(Aluminum)과 같은 금속이 이용될 수도 있다.
제2금속층(130a)으로는 열전도도가 우수한 금속이 이용될 수 있으며, 특히, 알루미늄(Aluminum)이 이용되는 것이 바람직하다. 알루미늄의 열전도도는 약 157W/mK 정도이다.
상기한 바와 같은 제1금속층(120a) 및 제2금속층(130a)을 베이스기판(110) 상에 증착시키는 방법으로는 현재 이용 가능한 다양한 방법들이 적용될 수 있으며, 이러한 증착 방법에는 코팅 방법도 포함될 수 있다.
다음, 도 2에 도시된 바와 같이, 제1금속층 및 제2금속층에 제1감광필름과 제2감광필름을 코팅시킨 후, 제1마스크(미도시)와 제2마스크(미도시)를 이용하여 제1감광필름과 제2감광필름을 노광시켜, 제1마스크패턴(210)과 제2마스크패턴(220)을 형성한다.
즉, 베이스 기판(110)의 양쪽 면에 제1금속층(120a) 및 제2금속층(130a)을 증착시킨 후, 그 위에 감광필름(DFR)을 코팅시킨다. 이후, 제1금속층(120a)에 코팅된 감광필름의 상단에는 LED 모듈 장착을 위해 생성하고자 하는 전기회로패턴이 형성되어 있는 마스크(미도시)를 위치시키고, 제2금속층(130a)에 코팅된 감광필름의 상단에는 히트싱크에 생성하고자 하는 히트싱크패턴이 형성되어 있는 마스크(미도시)를 위치시킨다. 상기와 같이 제1금속층 및 제2금속층에 마스크가 위치되면, 마스크 상단에 광을 조사시킨다. 상기와 같은 노광 공정에 의해 변성된 감광필름을 현상시키면, 도 2에 도시된 바와 같은 제1마스크패턴(210)과 제2마스크패턴(220)이 형성된다.
여기서, 제1마스크패턴을 형성하기 위한 노광공정, 현상공정 및 식각공정과, 제2마스크패턴을 형성하기 위한 노광공정, 현상공정 및 식각공정은 순차적으로 이루어질 수 있으나, 동시에 이루어질 수도 있다. 즉, 베이스기판이 도 2와 같이 배치된 상태에서, 베이스기판(110)의 상하에 배치된 감광필름들은 동시에 노광되고, 동시에 현상되며, 동시에 식각될 수 있다.
다음, 도 3에 도시된 바와 같이, 제1마스크패턴(210)과 제2마스크패턴(220)이 형성되어 있는 제1금속층 및 제2금속층 각각에 제1에칭물질(A) 및 제2에칭물질(B)을 분사시켜, 제1마스크패턴(210)과 제2마스크패턴(220)을 마스크로 하여 제1금속층(120a) 및 제2금속층(130a)을 식각시킨다.
본 발명은 상기와 같은 두 개의 금속층을 에칭하는 과정을 동시에 수행하고 있다는 특징을 가지고 있다.
즉, 본 발명은 동일한 에칭물질을 사용하여 구리와 알루미늄을 식각할 경우, 알루미늄이 구리보다 반응 속도가 빨라(약3-4배 정도), 20㎛ 두께의 전기회로패턴(제1금속층(구리))(120a) 가공 시간 동안, 알루미늄으로 형성된 제2금속층(130a)의 히트싱크는 60㎛ 이상 가공이 가능하다는 특징을 이용하고 있다.
특히, 본 발명은 구리로 형성된 제1금속층(120a) 및 알루미늄으로 형성된 제2금속층(130a)의 식각 면의 균일성을 유지하기 위하여, 제1금속층 및 제2금속층을 식각시킬 제1에칭물질(A) 및 제2에칭물질(B)로서, 서로 다른 물질을 이용할 수도 있다. 즉, 구리를 에칭시키는 에칭물질로 알루미늄을 에칭시킬 경우, 알루미늄의 에칭면에 불균일성이 유발될 수도 있기 때문에, 본 발명은 서로 다른 물질로 제1에칭물질(A) 및 제2에칭물질(B)을 구성할 수도 있다.
예를 들어, 구리(Cu)로 형성되어 있는 제1금속층(120a)을 식각시키기 위한 제1에칭물질(A)로는 FeCl3(35%) 원액이 이용될 수 있고, 알루미늄(Al)으로 형성되어 있는 제2금속층(130a)을 식각시키기 위한 제2에칭물질(B)로는 FeCl3(35%) 60%와, H2O (순수) 35%와 H3PO4 5%가 혼합된 물질이 이용될 수 있다.
다음, 상기한 바와 같은 식각공정을 거치면 도 4에 도시된 바와 같이, 베이스기판(110)의 일측면에는 전기회로패턴(120)이 형성되고, 베이스기판(110)의 타측면에는 히트싱크(130)가 형성되어 있는 본 발명에 따른 히트싱크 일체형 인쇄회로기판이 완성된다.
전기회로패턴(120)에는 LED 모듈 이외에도 각종 전자 부품들이 장착될 수 있다
히트싱크(130)는 베이스기판(110)에서 발생되는 열을 보다 효율적으로 방출시키기 위한 것으로서, 도 4에 도시된 바와 같이, 본체(131) 상에 미세한 히트싱크패턴(132)이 형성되어 있는 형태로 구성될 수 있다.
한편, 상기와 같은 에칭물질들을 이용하여 제1금속층과 제2금속층을 동시에, 동일한 시간 동안 식각시키는 경우, 상기한 바와 같이 알루미늄의 가공 속도가 구리보다 빠르기 때문에, 도 4에 도시된 바와 같이, 가공된 히트싱크패턴(132)의 깊이는 가공된 전기회로패턴(120)의 깊이보다 월등히 깊게 형성된다. 이러한 히트싱크패턴(132)의 가공 깊이에 의해 열방출효과가 증대될 수 있다. 즉, 이러한 히트싱크의 구조는 슬릿형태로 형성되어 있는 히트싱크패턴(132)과 히트싱크패턴 사이의 공간으로 공기가 유입되어, 방열효과가 증대될 수 있는 구조이다.
마지막으로, 도 5는 본 발명에 따른 히트싱크 일체형 인쇄회로기판의 사용예를 나타낸 것으로서, 전기회로패턴(120) 상에 LED 모듈이 장착되어 있는 상태를 나타낸 것이다.
즉, 상기한 바와 같이, LED 모듈(400)은 많은 열을 방출하고 있기 때문에, LED 모듈(400)이 실장되는 베이스기판(110)의 저면에는, 도 5에 도시된 바와 같이 본 발명에 따라 히트싱크패턴(132)이 형성되어 있는 히트싱크(130)가 형성되어 있다.
LED 모듈(400)은 도 5에 도시된 바와 같이, p형 반도체층과 n형 반도체층 사이에 개재된 적어도 하나의 반도체 활성층을 포함하며, p형 반도체층과 n형 반도체층을 가로지르는 바이어스(bias)가 인가될 때, 전자들과 정공들이 활성층 내로 주입되어 그곳에서 재결합을 일으키며, 이에 의해, 광을 발생시키는 LED 칩(410), LED 칩을 수용하고 있는 캐비티(430), 캐비티의 외부로 유도되어 베이스기판(110) 상에 형성되어 있는 전기회로패턴(120)과 전기적으로 연결되는 리드단자(440), LED 칩과 리드단자를 연결시키기 위한 와이어(420) 및 상기 구성요소들을 지지하고 있는 모듈본체(450)를 포함하여 구성될 수 있다.
한편, LED 모듈(400)의 리드단자(440)는 접착제인 솔더(300)에 의해 전기회로패턴(120)과 접착될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110 : 베이스기판 120 : 전기회로패턴
130 : 히트싱크 210, 220 : 마스크패턴
300 : 솔더 400 : LED 모듈

Claims (6)

  1. 베이스기판의 양쪽 측면에 제1금속층 및 제2금속층을 증착시키는 단계;
    상기 제1금속층 및 제2금속층 각각에 마스크패턴을 형성하는 단계; 및
    상기 마스크패턴을 마스크로 하여, 상기 제1금속층 및 제2금속층에 동시에 에칭물질을 분사시켜, 상기 제1금속층에는 전기회로패턴을 형성시키고, 상기 제2금속층에는 히트싱크패턴을 형성하는 단계를 포함하며,
    상기 제1금속층으로는 구리가 이용되고, 상기 제2금속층으로는 알루미늄이 이용되고,
    상기 제1금속층을 식각시키기 위한 제1에칭물질은 FeCl3(35%) 원액이고,
    상기 제2금속층을 식각시키기 위한 제2에칭물질은 FeCl3(35%) 60%와, H2O (순수) 35%와 H3PO4 5%가 혼합된 물질이며,
    상기 제1금속층 및 제2금속층에 동시에 에칭물질을 이용하여 식각함에 있어 상기 히트싱크패턴의 깊이는 상기 전기회로패턴의 깊이보다 깊게 형성되는 것을 특징으로 하는 히트싱크 일체형 인쇄회로기판 제조 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    솔더를 이용하여 상기 전기회로패턴에 LED 모듈의 리드단자를 부착시키는 단계를 더 포함하는 히트싱크 일체형 인쇄회로기판 제조 방법.
  5. 삭제
  6. 삭제
KR1020110141063A 2011-12-23 2011-12-23 히트싱크 일체형 인쇄회로기판 및 그 제조 방법 KR101263425B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110141063A KR101263425B1 (ko) 2011-12-23 2011-12-23 히트싱크 일체형 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141063A KR101263425B1 (ko) 2011-12-23 2011-12-23 히트싱크 일체형 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101263425B1 true KR101263425B1 (ko) 2013-05-10

Family

ID=48666055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110141063A KR101263425B1 (ko) 2011-12-23 2011-12-23 히트싱크 일체형 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101263425B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101421083B1 (ko) 2012-06-13 2014-07-18 손재설 히트싱크 일체형 회로기판의 제조방법
KR20180131094A (ko) 2017-05-31 2018-12-10 (주)제이엠씨 인쇄회로기판용 방열장치 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237574B2 (ja) 1997-06-09 2001-12-10 日立電線株式会社 両面配線基板のエッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237574B2 (ja) 1997-06-09 2001-12-10 日立電線株式会社 両面配線基板のエッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101421083B1 (ko) 2012-06-13 2014-07-18 손재설 히트싱크 일체형 회로기판의 제조방법
KR20180131094A (ko) 2017-05-31 2018-12-10 (주)제이엠씨 인쇄회로기판용 방열장치 및 이의 제조방법

Similar Documents

Publication Publication Date Title
TWI437930B (zh) 封裝載板及其製作方法
US8778707B2 (en) High-reflection submount for light-emitting diode package and fabrication method thereof
JP2011139008A (ja) 熱と電気の伝導経路を分離させたチップオンボード用金属基板構造
KR101373710B1 (ko) 엘이디 금속기판 패키지 및 그 제조방법
WO2012112310A1 (en) Flexible light emitting semiconductor device having thin dielectric substrate
KR20150014486A (ko) 컴포넌트 캐리어, 전자 어레인지먼트 및 방사 어레인지먼트를 생성하기 위한 방법, 및 컴포넌트 캐리어, 전자 어레인지먼트 및 방사 어레인지먼트
JP2012235083A (ja) パッケージ構造およびその製造方法
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR101263425B1 (ko) 히트싱크 일체형 인쇄회로기판 및 그 제조 방법
KR101148028B1 (ko) 반도체 장치의 방열 벌크 제조 방법
JP6210720B2 (ja) Ｌｅｄパッケージ
KR20110127318A (ko) 엘이디 베어칩 제조방법
KR101575127B1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
KR101166066B1 (ko) 발광다이오드 패키지
US7868347B2 (en) Metal core multi-LED SMD package and method of producing the same
TWI362122B (en) Light-emitting diode package structure and method for manufacturing the same
KR101768908B1 (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
TW202107742A (zh) 散熱基板及其製作方法
KR100979971B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR101051489B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR101956128B1 (ko) 테이프 타입의 광소자 패키지 및 그 제조 방법
KR20160123682A (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
CN117577542A (zh) 一种晶圆级芯片封装体的封装方法及芯片封装体
KR20130025643A (ko) 칩 패키지 부재 제조 방법
KR20100132702A (ko) 방열 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee